CN106098100A - 一种otp rom的单向比特错误纠正方法 - Google Patents

一种otp rom的单向比特错误纠正方法 Download PDF

Info

Publication number
CN106098100A
CN106098100A CN201610444153.4A CN201610444153A CN106098100A CN 106098100 A CN106098100 A CN 106098100A CN 201610444153 A CN201610444153 A CN 201610444153A CN 106098100 A CN106098100 A CN 106098100A
Authority
CN
China
Prior art keywords
bit
otp rom
decoder
information
unidirectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610444153.4A
Other languages
English (en)
Other versions
CN106098100B (zh
Inventor
林豪
展睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yue Xin Information Technology (shanghai) Co Ltd
Original Assignee
Yue Xin Information Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yue Xin Information Technology (shanghai) Co Ltd filed Critical Yue Xin Information Technology (shanghai) Co Ltd
Priority to CN201610444153.4A priority Critical patent/CN106098100B/zh
Priority to US16/311,419 priority patent/US10817368B2/en
Priority to PCT/CN2016/095831 priority patent/WO2017219478A1/zh
Publication of CN106098100A publication Critical patent/CN106098100A/zh
Application granted granted Critical
Publication of CN106098100B publication Critical patent/CN106098100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • H03M13/49—Unidirectional error detection or correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种OTP ROM的单向比特错误纠正方法，包括：将比特信息进行纠错编码并烧录至OTP ROM；在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；在上电初始化过程中通过软比特解码器进行纠错解码。本发明的优点是：利用了通信芯片本身暂时闲置的解码模块，不需要额外的硬件资源，同时可以给OTP ROM提供更强的纠错能力，增强了芯片应用的稳定性，延长了芯片使用寿命，并大大降低了芯片生产中的废片率。

Description

一种OTP ROM的单向比特错误纠正方法
技术领域
本发明涉及通信芯片领域，更确切地说是一种OTP ROM的单向比特错误纠正方法。
背景技术
随着大规模集成电路技术的发展，各种功能的芯片相继出现，并在各个领域得到大量应用。OTP ROM(One Time Programmable Read-Only Memory)，作为芯片中的一种常用存储器类型，具有体积小、断电信息不丢失、成本低、可片上编程的优点。而且OTP ROM具有的一次性编程的特性，使其一般用于存储芯片中不可修改的重要数据，如芯片ID、MAC地址、RF调配信息等。这些重要数据通过物理熔断的方式烧录在OTP ROM中，连通为0，熔断为1。
但是在芯片生产或应用中，由于某些特殊环境因素造成的静电、或者芯片老化等原因，会造成OTP ROM的错误熔断发生，即0至1的单向比特错误。OTP ROM的单向比特错误极难被发现。如果不加任何纠错保护措施，这种单向比特错误会造成芯片无法工作，或工作性能下降，缩短芯片工作寿命，极大降低芯片合格率。
针对上述OTP ROM单向比特错误，传统纠错保护措施一般为简单的硬比特纠错编解码方式，纠错能力极其有限。
但是，一般通信芯片中会集成有较高级纠错能力的利用软比特信息的纠错解码器，如Viterbi解码器、Turbo解码器、LDPC解码器等。在芯片上电解析OTP ROM中内容的时候，由于尚未建立任何通信链接，这些解码器处于闲置状态。
发明内容
本发明的目的是提供一种OTP ROM的单向比特错误纠正方法，其可以对芯片中的OTP ROM的单向比特错误进行纠错操作，以避免使用中静电、老化等产生的OTP ROM的比特错误，造成芯片无法正常工作，保证芯片工作状态的稳定。
本发明采用以下技术方案：
一种OTP ROM的单向比特错误纠正方法，包括：
将比特信息进行纠错编码并烧录至OTP ROM；
在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；
在上电初始化过程中通过软比特解码器进行纠错解码。
所述将需要烧录的比特信息进行纠错编码具体为：
将要进行烧录的比特信息进行相应的编码，添加冗余校验比特信息。
所述在上电初始化过程中通过软比特解码器进行纠错解码具体为：读取出的编码后的硬比特流转化为软比特流，输入相应的软比特解码器进行纠错译码，以纠正可能已经出现的若干个0到1的单向比特错误。
所述软比特译码器为Viterbi译码器、Turbo译码器或LDPC译码器中一种或其组合。
根据软比特译码器的译码方式选择对应的编码方式。
所述需要进行纠错编码的原始比特信息为全部待烧录入OTP ROM中的比特信息或易发生熔断的OTP ROM具体位置的比特信息。
本发明的优点是：利用了芯片本身暂时闲置的解码模块，不需要额外的硬件资源，同时可以给OTP ROM提供更强的纠错能力，增强了芯片应用的稳定性，延长了芯片使用寿命，并大大降低了芯片生产中的废片率。
附图说明
下面结合实施例和附图对本发明进行详细说明，其中：
图1是本发明的实施例中的OTP ROM信息结构示意图。
具体实施方式
下面结合附图进一步阐述本发明的具体实施方式：
本发明公开了一种OTP ROM的单向比特错误纠正方法，包括：
将比特信息进行纠错编码并烧录至OTP ROM；
在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；
在上电初始化过程中通过软比特解码器进行纠错解码。
本发明利用软比特解码器纠正OTP ROM单向比特错误的方法，利用了芯片本身暂时闲置的解码模块，不需要额外的硬件资源，同时可以给OTP ROM提供更强的纠错能力，增强了芯片应用的稳定性，延长了芯片使用寿命，并大大降低了芯片生产中的废片率。
本发明是一种通过共用芯片上电时闲置的通信软比特纠错解码器，实现较强的对OTP ROM单向比特错误的纠错能力的方法，即在芯片OTP ROM烧录过程中，将需要烧录的原始比特信息，加上相应的纠错编码；在芯片上电初始化的过程中，将OTP ROM中读取到的硬比特信息，转换为软比特，并用在上电初始化过程中暂时处于闲置状态的软比特解码器进行纠错解码，以纠正OTP ROM中可能存在的0到1的单向比特错误。
本发明中的所述将需要烧录的比特信息进行纠错编码具体为：将要进行烧录的比特信息进行相应的编码，添加冗余校验比特信息。
本发明中的所述在上电初始化过程中通过软比特解码器进行纠错解码具体为：读取出的编码后的硬比特流转化为软比特流，输入相应的软比特解码器进行纠错译码，以纠正可能已经出现的若干个0到1的单向比特错误。
在芯片上电初始化过程中，首先读取OTP ROM中的编码后的初始化信息，将读取出的编码后的硬比特流转化为软比特流，输入相应的软比特解码器进行纠错译码，以纠正已经出现的若干个0到1的单向比特错误。
本发明中的软比特译码器为Viterbi译码器、Turbo译码器或LDPC译码器中一种或其组合，根据软比特译码器的译码方式选择对应的编码方式。
在把重要信息烧录到芯片OTP ROM的过程中，首先根据要采用的软比特译码器，选择相应的编码器，如卷积编码器、Turbo编码器、LDPC编码器等，将要进行烧录的比特信息流进行相应的编码，加上冗余校验比特信息，再烧录进芯片的OTP ROM中。
不同的编码保护方式也可以混合使用，比如根据数据的不同安全级别，将关键数据进行较为复杂的需要软比特译码器的纠错编码保护，其他较低安全等级的数据进行简单的纠错编码保护，或不使用纠错编码进行保护。
所述需要进行纠错编码的原始比特信息为全部待烧录入OTP ROM中的的比特信息或易发生熔断的OTP ROM具体位置的比特信息。
本发明的编码烧录、上电读取解码的方法，可以对全部需要烧录入OTP ROM的比特信息进行操作，也可以根据工艺情况和可能发生熔断的OTP ROM具体位置，仅将一部分可能受熔断的0到1的单向比特错误影响的信息比特进行编码再进行烧录，以及在上电时读取以后对该部分编码后的信息比特单独进行解码操作。
将上电后读取的OTP ROM中的编码后的硬比特转换为软比特的过程，可以根据需要，采取不同的转换方法。
本发明的实施例中所涉及芯片为支持802.11g的Wi-Fi芯片，其中集成有1/2，3/4，2/3，5/6速率的卷积码编码器，和相应的维特比译码器。其中维特比译码器需要4比特位长的软比特输入，即软比特数值范围为[-7,7]。该芯片需要烧录到OTP ROM的信息包括：芯片出厂ID，10byte；MAC地址，6byte；上电软件初始化信息，6byte；RF调配信息，6byte。共28byte，参见图1。
实施例1：28byte信息全部进行编码保护的场景。
选取1/2卷积码编码器，需要额外6个塞入比特，则编码后数据总量变为：(28*8+6)*2＝460比特，需要占用58byte空间。然后通过烧录器烧录入芯片的OTP ROM。
芯片上电初始化时，读出OTP ROM中的58byte的硬比特信息。软比特生成方法为：0→-7，1→1。将生成的软比特流输入维特比译码器解码，取译码器输出流的前28byte，即可得纠错后的原信息数据。
实施例2：OTP ROM尾部易被静电烧穿的场景。
本实施例芯片中OTP ROM尾部易被静电烧穿。在烧录中，上电软件初始化信息6byte中最后2byte，以及RF调配信息6byte烧录于该易损部位，则受影响的8byte需要加编码保护。
选取1/2卷积码编码器，外加额外6个塞入比特，则编码后数据总量变为：20*8+(8*8+6)*2＝300比特，需要占用38byte空间，然后通过烧录器烧录入芯片的OTP ROM。
芯片上电初始化时，读出OTP ROM中的38byte的硬比特信息，将最后18byte按照实施例一中的软比特生成策略转换为软比特。将生成的软比特流输入维特比译码器解码，取译码器输出流的前8byte，即可得纠错后的原信息数据。
实施例3：关键信息进行编码保护的场景。
烧录信息中的软件初始化信息、RF调配信息属于关键信息，若这两部分信息出现错误，芯片工作性能会出现严重下降，甚至无法正常工作。因此在有些应用考虑中，优先给这两个部分加编码保护。
选取1/2卷积码编码器，外加额外6个塞入比特，则编码后数据总量变为：16*8+(12*8+6)*2＝332比特，需要占用42byte空间。然后通过烧录器烧录入芯片的OTP ROM。
上电初始化时，读出OTP ROM中的42byte的硬比特信息，将最后26byte按照实施例1中的软比特生成方法转换为软比特。将生成的软比特流输入维特比译码器解码，取译码器输出流的前12byte，即可得纠错后的原软件初始化和RF调配信息数据。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种OTP ROM的单向比特错误纠正方法，其特征在于，包括：
将比特信息进行纠错编码并烧录至OTP ROM；
在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；
在上电初始化过程中通过软比特解码器进行纠错解码。
2.根据权利要求1所述的OTP ROM的单向比特错误纠正方法，其特征在于，所述将需要烧录的比特信息进行纠错编码具体为：
将要进行烧录的比特信息进行相应的编码，添加冗余校验比特信息。
3.根据权利要求2所述的OTP ROM的单向比特错误纠正方法，其特征在于，所述在上电初始化过程中通过软比特解码器进行纠错解码具体为：读取出的编码后的硬比特流转化为软比特流，输入相应的软比特解码器进行纠错译码，以纠正若干个0到1的单向比特错误。
4.根据权利要求1所述的OTP ROM的单向比特错误纠正方法，其特征在于，所述软比特译码器为Viterbi译码器、Turbo译码器或LDPC译码器中一种或其组合。
5.根据权利要求4所述的OTP ROM的单向比特错误纠正方法，其特征在于，根据软比特译码器的译码方式选择对应的编码方式。
6.根据权利要求1所述的OTP ROM的单向比特错误纠正方法，其特征在于，所述需要进行纠错编码的原始比特信息为全部待烧录入OTP ROM中的比特信息或易发生熔断的OTPROM具体位置的比特信息。
CN201610444153.4A 2016-06-20 2016-06-20 一种otp rom的单向比特错误纠正方法 Active CN106098100B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610444153.4A CN106098100B (zh) 2016-06-20 2016-06-20 一种otp rom的单向比特错误纠正方法
US16/311,419 US10817368B2 (en) 2016-06-20 2016-08-18 Unidirectional bit error correcting method for OTP ROM
PCT/CN2016/095831 WO2017219478A1 (zh) 2016-06-20 2016-08-18 一种otp rom的单向比特错误纠正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610444153.4A CN106098100B (zh) 2016-06-20 2016-06-20 一种otp rom的单向比特错误纠正方法

Publications (2)

Publication Number Publication Date
CN106098100A true CN106098100A (zh) 2016-11-09
CN106098100B CN106098100B (zh) 2019-12-10

Family

ID=57237751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610444153.4A Active CN106098100B (zh) 2016-06-20 2016-06-20 一种otp rom的单向比特错误纠正方法

Country Status (3)

Country Link
US (1) US10817368B2 (zh)
CN (1) CN106098100B (zh)
WO (1) WO2017219478A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383701B (zh) * 2020-04-29 2023-08-01 中国电子科技集团公司第五十八研究所 一种otp的冗余纠错结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787102A (zh) * 2004-12-06 2006-06-14 上海乐金广电电子有限公司 数据错误修正部及其方法
US20080084273A1 (en) * 2006-10-06 2008-04-10 Stephane Rodgers Method and system for securely loading code in a security processor
CN102508732A (zh) * 2011-10-25 2012-06-20 深圳芯邦科技股份有限公司 改善一次性可编程存储器使用性能的方法及装置
CN104598408A (zh) * 2015-02-05 2015-05-06 深圳芯邦科技股份有限公司 一种一次性可编程只读存储器数据烧录方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003713B2 (en) * 2002-05-16 2006-02-21 Broadcom Corporation Variable Hamming error correction for a one-time-programmable-ROM
EP1920441A4 (en) * 2005-08-31 2009-04-29 Ibm ELECTRICALLY PROGRAMMABLE ELECTRONIC FUSE WITH RANDOM ACCESS
CN102043646A (zh) 2009-10-21 2011-05-04 原形研发股份有限公司 嵌入式烧录晶片系统及烧录晶片的方法
JP6125769B2 (ja) * 2012-07-06 2017-05-10 ローム株式会社 半導体装置、液晶表示装置、電子機器
KR102480856B1 (ko) * 2016-06-17 2022-12-23 삼성전자주식회사 블루투스 기반의 무선 통신 시스템에서 스트리밍 데이터의 통신 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787102A (zh) * 2004-12-06 2006-06-14 上海乐金广电电子有限公司 数据错误修正部及其方法
US20080084273A1 (en) * 2006-10-06 2008-04-10 Stephane Rodgers Method and system for securely loading code in a security processor
CN102508732A (zh) * 2011-10-25 2012-06-20 深圳芯邦科技股份有限公司 改善一次性可编程存储器使用性能的方法及装置
CN104598408A (zh) * 2015-02-05 2015-05-06 深圳芯邦科技股份有限公司 一种一次性可编程只读存储器数据烧录方法

Also Published As

Publication number Publication date
US20190324842A1 (en) 2019-10-24
US10817368B2 (en) 2020-10-27
WO2017219478A1 (zh) 2017-12-28
CN106098100B (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
CN111628785B (zh) 使用硬选取硬译码模式下的译码器产生软信息的方法
US7418644B2 (en) System for error correction coding and decoding
US20120254686A1 (en) Non-volatile semiconductor memory devices and error correction methods
TWI557747B (zh) 記憶體控制模組與方法以及錯誤更正碼編/解碼電路與方法
KR20110031092A (ko) 메모리 시스템 및 메모리 시스템의 제어 방법
WO2008071884A3 (fr) Precede et dispositif de decodage pour codes ldpc sur le corps de galois gf (q)
US10848184B2 (en) Method for controlling storage device with aid of error correction and associated apparatus
US8549382B2 (en) Storage drive with LDPC coding
CN111143107B (zh) 一种fpga单粒子反转校验电路和方法
US8032812B1 (en) Error correction decoding methods and apparatus
CN111597072B (zh) 差错控制编码ecc系统及包括ecc系统的存储器设备
US10382060B2 (en) On-line self-checking hamming encoder, decoder and associated method
TW200629742A (en) Decoder and method for decoding low-density parity-check code
Chen et al. BCH code selection and iterative decoding for BCH and LDPC concatenated coding system
US10191801B2 (en) Error correction code management of write-once memory codes
Ortega et al. Optimizing the co‐design of message structure and channel coding to reduce the TTD for a Galileo 2nd generation signal
CN106098100A (zh) 一种otp rom的单向比特错误纠正方法
CN102904585B (zh) 动态纠错编、解码方法及装置
US11050440B2 (en) Encoder, decoder, encoding method and decoding method based on low-density parity-check code
KR101480383B1 (ko) 코드 인코딩 장치
CN110716824A (zh) 编码方法及使用所述编码方法的存储器存储装置
KR101476049B1 (ko) Ldpc 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법 및 그 장치
JPH1173797A (ja) 記憶装置
US11671198B2 (en) Processing problematic signal modulation patterns as erasures using wireless communication devices
Buch et al. Concatenated Reed-Muller codes for unequal error protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 204, Building 2, 690 Bibo Road, Pudong New Area, Shanghai, 201203

Applicant after: Lexin Information Technology (Shanghai) Co., Ltd.

Address before: Room 204, Building 2, 690 Bibo Road, Pudong New Area, Shanghai, 201203

Applicant before: Yue Xin information technology (Shanghai) Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant