CN106094370B - 外围电路静电释放防护方法 - Google Patents

外围电路静电释放防护方法 Download PDF

Info

Publication number
CN106094370B
CN106094370B CN201610676193.1A CN201610676193A CN106094370B CN 106094370 B CN106094370 B CN 106094370B CN 201610676193 A CN201610676193 A CN 201610676193A CN 106094370 B CN106094370 B CN 106094370B
Authority
CN
China
Prior art keywords
layer
thin film
pad
ito thin
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610676193.1A
Other languages
English (en)
Other versions
CN106094370A (zh
Inventor
张占东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610676193.1A priority Critical patent/CN106094370B/zh
Publication of CN106094370A publication Critical patent/CN106094370A/zh
Application granted granted Critical
Publication of CN106094370B publication Critical patent/CN106094370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本申请提出了一种外围电路静电释放防护方法。涉及液晶显示技术领域，尤其涉及一种提升静电释放防护能力的方法。为解决现有技术ESD防护能力较低的问题，本发明焊盘垫和驱动电路之间连接大电阻，焊盘垫前端连接FPC/IC，焊盘垫和FPC/IC之间连接ITO薄膜绕线。首先，将焊盘垫前端与FPC/IC断开；然后，在钝化层形成过孔；最后，通过ITO薄膜将断路连接。本发明主要应用于平板显示TFT背板，包括LCD TFT背板以及其他LTPS技术平板显示。

Description

外围电路静电释放防护方法
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种提升静电释放防护能力的方法。
背景技术
由于器件集成度的不断提高，电路密集度更高，致使其耐击穿电压越来越低。静电在电子工业中被称为“看不见的敌人”。因此，对静电的防护主要应致力于防患于未然，对ESD(Electro-Static discharge，静电释放)进行综合防护。
在目前的LTPS(Low Temperature Poly-silicon，低温多晶硅技术)工艺设计中，外围test垫(测试焊盘)设计均会串联一个大电阻以进行ESD(Electro-Static discharge，静电释放)防护，然后流至模组后FPC(柔性电路板，是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性、绝佳的可挠性印刷电路板)，会给垫(焊盘)高电位或低电位信号进行画面控制，但在制作工程中，基板静电累积过高，ESD防护处大电阻会受到ESD炸伤，导致产品异常。
如图1所示，在传统的LTPS工艺设计方案中，外围垫处设计方案为大电阻ESD设计，即在焊盘垫和驱动电路之间连接一个大电阻，焊盘垫另一端连接FPC(柔性电路板，是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性、绝佳的可挠性印刷电路板)或IC(Integrated Circuit，集成电路)，焊盘垫和焊盘垫与FPC/IC的连接点均为Array制程metal1或metal2(metal，金属)。在大电阻ESD设计中，只有一道ESD防护设计，ESD防护能力不足，且在metal1或者metal2时已制作完成，在Array后制程发生的ESD可直接通往面内AA区，造成ESD炸伤。
发明内容
针对上述现有技术中的问题，本申请提出了一种外围电路静电释放防护方法。
本发明所述外围电路静电释放防护方法，焊盘垫和驱动电路之间连接大电阻，焊盘垫前端连接FPC/IC，焊盘垫和FPC/IC之间连接ITO薄膜绕线。
焊盘垫和FPC/IC之间连接ITO薄膜绕线的具体方法为：
步骤1、将焊盘垫前端与FPC/IC断开；
步骤2、在钝化层形成过孔；
步骤3、通过ITO薄膜将断路连接。
焊盘垫为扎针焊盘。
步骤3所述ITO薄膜的制备方法为：ITO薄膜为透明导电薄膜，ITO透明导电薄膜包括IM基材，IM基材包括一层PET基材和涂布于PET基材的第一侧面上的IM层，IM层的上方依次镀有一层第一低折射层、一层高折射层、一层第二低折射层和一层ITO透明电极层。
PET基材的第二侧面与第一侧面相对，第二侧面镀有一层硬化层。
IM层的折射率大于1.6；
第一低折射层和第二低折射层的折射率均为1.45-1.49；
高折射层的折射率为2.2-2.4。
第一低折射层的厚度为8-15nm；
高折射层的厚度为6-11nm；
第二低折射层的厚度为30-35nm。
第一低折射层、高折射层、第二低折射层和ITO透明电极层的总厚度为66-76nm。
ITO薄膜制备方法采用磁控溅射制备工艺，工艺过程中通入的O2流量随时间变化，其变化过程为：
ITO薄膜沉积开始之前，只通Ar气体，O2流量为0；
ITO薄膜沉积的第一阶段，O2流量分步增加，从0增大到最大值；
ITO薄膜沉积的第二阶段，O2流量分步减小，从最大值减小到0。
ITO薄膜沉积的第一阶段为RF和DC共同溅射；
ITO薄膜沉积的第二阶段为DC溅射。
O2流量呈等差数列分步增加或分步减小；
分步时间为2s-10s；
分步O2流量为0.02-0.1sccm；
O2流量的变化率为0.01-0.05sccm/s；
O2流量的变化次数为40-200。
ITO薄膜沉积的第二阶段，O2流量分步减小之前，还包括过度步骤，过度步骤中O2流量保持最大值不变。
本发明的优点：本发明提出的外围电路静电释放防护方法，采用了两个ESD防护设计，在焊盘垫和驱动电路之间连接一个大电阻，在焊盘垫和FPC/IC之间增加ITO绕线设计，提升了ESD的防护能力，降低了ESD发生的几率，提升了产品品质。本发明主要应用于平板显示TFT背板，包括LCD TFT背板以及其他LTPS技术平板显示。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1显示了现有技术中外围电路静电释放防护方法的示意图；
图2显示了本发明所述外围电路静电释放防护方法的第一个步骤；
图3显示了本发明所述外围电路静电释放防护方法的第二个步骤；
图4是本发明所述ITO薄膜制备方法制备的ITO透明导电薄膜的结构示意图；
图5是ITO薄膜制备方法采用的磁控溅射工艺腔室结构示意图；
图6是ITO薄膜制备方法中O2流量变化的流程图；
图7是现有的典型结构的基于带有双硬化层的PET基材的ITO透明导电薄膜的结构示意图；
图8是一种改进的基于带有IM层的PET基材的ITO透明导电薄膜的结构示意图；
图9是在图7的基础上提出的验证实施例的结构示意图；
图10是在图8的基础上提出的验证实施例的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。下面将结合附图对本发明作进一步说明。
具体实施方式一：结合图2和图3说明本实施方式，本实施方式所述外围电路静电释放防护方法，在焊盘垫1和驱动电路2之间连接大电阻3，焊盘垫1为扎针焊盘，焊盘垫1前端与FPC/IC4之间为断路设计，如图2所示，然后在钝化层形成过孔，如图3所示，最后通过ITO薄膜将断路连接。
本实施方式，与图1传统的设计方案相比，本发明的设计方法在Array TITO制程前FPC/IC4与焊盘垫1面内为断路设计，ESD(Electro-Static discharge，静电释放)无法释放至面内区，增强了Array段的ESD防护能力。TITO(二输入二输出)后将断路连接，因为TITO(二输入二输出)为高电阻绕线设计，电阻较高，同样具备较强的ESD防护能力，配合内部poly大电阻设计，相当于线路具备了两个ESD防护设计，可以有效降低Cell段ESD的发生几率，降低对面内区的损伤，提升了产品的品质。
具体实施方式二：结合图4说明本实施方式，ITO是一种N型氧化物半导体-氧化铟锡，ITO薄膜即铟锡氧化物半导体透明导电膜，通常有两个性能指标：电阻率和透光率。ITO作为一种半导体材料制备而成的ITO透明导电薄膜，已经被广泛地应用于太阳能电池、显示器件(例如触摸面板)等方面。
以往通过在玻璃上形成ITO电极层的所谓导电玻璃，由于基材为玻璃，其挠性和加工性方面较差。近年来由PET(聚对苯二甲酸乙二醇酯)为基材的ITO透明导电薄膜由其挠性好、加工性能优异、重量轻等优点，尤其在触摸面板领域等到了广泛应用。
ITO透明导电薄膜需要在PET基材上方的ITO电极层上形成电极图案，由于ITO电极层的蚀刻部位和未蚀刻部位以及作为基材的PET层在反射率和透射率上都存在差异，有时能从外部清楚地看到电极图案，通常的解决方案是设置多层结构的光学调整层以减小反射率差值以及透射率差值来消除电极图案的影像，制备所谓的ITO消影膜。
有关ITO透明导电薄膜消除电极图案的影像的现有技术很多，很多技术都采用了多层结构形式的ITO透明导电薄膜，对于消影的原理，效果参数的定义等做了广泛的说明。
但是现有技术的相关文件中，所用到的原料基材基本上都是带有硬化层(HardCoating layer，HC层)的PET基材。
如图7所示，其显示了一种现有典型结构的基于带有双硬化层的PET基材的ITO透明导电薄膜的结构示意图，以下将这种带有硬化层的PET基材称作HC基材。
如图7所示，所述HC基材10由一层PET基材10-1以及在PET基材10-1的单面或两面通过湿式涂布的方式涂布的一层硬化层10-2构成。
这种现有ITO透明导电薄膜的基本消影结构是，在上述HC基材10的硬化层10-2的上方依次镀上一层高折射层A1以及一层低折射层A2，最后在低折射层A2的上方镀上ITO透明电极层30，以形成三层镀层(高折射层A1、低折射层A2、ITO透明电极层30的形式，最后对最上层的ITO透明电极层30进行蚀刻，去除部分结构形成蚀刻区32，剩下的非蚀刻区31形成电路，从而获得最终具导电线路的ITO透明导电薄膜，这是基于HC基材10的最基本的一种消影方案，也是厚度最薄的一种方案。
其它类型的改进方案大体上都是如此，无非是在HC基材10上，调整光学层厚度及折射率，以此最大限度地减小蚀刻区32和非蚀刻区31以及其它各层结构的反射率差值以及透射率差值，尽量实现电极图案视觉上的不可见。
但是上述基于HC基材10的消影工艺的缺陷是镀层厚度很大，三层基本形式的镀层总厚度接近90nm，这还是厚度最薄的方案。由于镀层效率受到镀层厚度的影响最大，因而整个方案的生产速度相对偏低，其消影效果是；于360～740nm波长范围内的透射率差值ΔT只能够达到1.3％左右，反射率差值ΔR只能够达到1.0％左右。
基于图7现有技术中采用双HC基材10获得的ITO透明导电薄膜的缺陷，一种改进的方案针对上述不足而提出，该改进的方案可以使用原料基材是涂布有折射率匹配层(IndexMatching layer，IM层)的PET基材。
如图8所示，其显示的是上述改进的基于带有IM层的PET基材的ITO透明导电薄膜的结构示意图，以下将这种带有IM层的PET基材称作IM基材。
如图8所示，IM基材20通常由一层PET基材20-1以及采用诸如湿式涂布的方式涂布于PET基材20-1的一个侧面上的IM层20-3所构成，所述IM层20-3为一种具折射率较高的涂层(折射率愈高愈好)，PET基材20-1上与IM层20-3相对的另一面可以通过诸如湿式涂布的方式涂布一层硬化层20-2。
由于上述这种IM基材20本身已经具备一层高折射率的IM层20-3，因而在后续加工工艺中，仅仅只需要在IM层20-3的上方镀上一层低折射层B1，最后在上述低折射层B1的上方镀上ITO透明电极层30，以形成二层镀层(低折射层B1和ITO透明电极层30)的形式，最后对最上层的ITO透明电极层30进行蚀刻，去除部分结构形成蚀刻区32，剩下的非蚀刻区31形成电路，从而获得最终具导电线路的ITO透明导电薄膜。
图8这种采用IM基材20的改进方案，相较于现有技术中提及的HC基材10的方案，具有镀层厚度小(二层镀层总厚度约为45nm)、生产速度快的优点，但是其消影效果略差：于360～740nm波长范围内的透射率差值ΔT只能达到2％，反射率差值ΔR只能达到2％。
通过对比图8的改进方案以及图7的现有方案，可以发现二者其实各有优劣，即：
图7所示方案的优点是消影效果好，但是厚度相对较大；
图8所示方案的优点是整体厚度小，但是消影效果相对略差。
将图7和图8中两种方案中的HC基材10和IM基材20互换，提出了两个验证实施例，即：
将其中的HC基材10和IM基材20互换，分别形成一种与图7一样的三层方案以及一种与图8一样的二层方案，如图9、图10所示。
图9和图10分别显示的是在图7和图8所示基础上提出的验证实施例的结构示意图。
但是图9中这种验证实施例的结果并不理想：由于IM基材20的各层之间已经存在预先设定的折射率匹配关系，在IM基材20的IM层20-3上方增加的高折射层A1和低折射层A2无法使ITO透明电极层30与IM层20-3形成良好的匹配，毕竟IM层20-3的折射率也很高，其与高折射层A1很难实现良好的匹配关系。
另外，发明人也进行了进一步的实验，将图9中的高折射层A1和低折射层A2的上下排列顺序互换，同样也未能获得理想的消影效果。
当然，图10中的验证实施例的消影效果更差是完全可以预料的事情，由于HC基材10的HC层10-2通常由丙烯酸树脂之类的材料涂布而成，其折射率通常为相对较低的1.4-1.5，在其上方仅仅镀一层通常由诸如SiO2之类的材料所构成的低折射层B1(其折射率通常为1.45-1.49，折射率甚至比HC层还要高)肯定是没有任何效果的。
基于上述两个验证实施例可见，本领域技术人员通过简单的互换图7和图8中的原料基材是不可能获得可以预料的技术效果的。
基于上述改进方案以及验证实施例的不足，提供了另一种优化的技术解决方案，该技术解决方案综合了图8以及图7所示方案，获得了一种厚度折中但是消影效果远超上述两种方案的ITO透明导电薄膜，具体如图4所示。
图4显示的是根据一个具体实施例的基于带有IM层的PET基材的ITO透明导电薄膜的结构示意图。
图4中可见，ITO透明导电薄膜包括IM基材20，IM基材20由一层PET基材20-1以及采用诸如湿式涂布的方式涂布于所述PET基材20-1的第一侧面上且折射率大于1.6的IM层20-3所构成。
在一个优选实施例中，所述PET基材20-1具有与所述第一侧面相对的第二侧面，所述第二侧面可以通过诸如湿式涂布的方式涂布有一层硬化层20-2。
具体的，IM基材20上涂布的IM层20-3可以是含有具备较高折射率的丙烯酸树脂的透明涂层，其折射率通常选择为1.6以上，优选为约1.65；
硬化层20-2可以是含有折射率为1.4-1.5的丙烯酸树脂之类材料的透明涂层。
现有的IM基材20可以是一面涂布折射率较高的IM层20-3，另一面可涂(或不涂)硬化层20-2的产品。
其中不同厂家提供的IM基材20所采用的PET基材20-1和IM层20-3的折射率是经过筛选不同折射率的材料事先匹配好了的，其理论特性是IM层20-3的折射率越高越好，当然不同厂家的产品存在一定的差异，基本上现有市场上所销售的IM基材应用于本发明均可以到达本发明所记载的效果。
在图4所示具体实施例中，IM层20-3的上方依次镀有一层第一低折射层C1、一层高折射层C2、一层第二低折射层C3以及一层ITO透明电极层30，从而形成了四层镀层的形式。
具体的，第一低折射层C1可以是由诸如SiO2之类的材料通过真空溅射的方式形成的折射率为1.45-1.49的透明涂层；
高折射层C2可以是由诸如Nb2O5或TiO2之类的材料通过真空溅射的方式形成的折射率为2.2-2.4的透明涂层；
第二低折射层C3可以是由诸如SiO2之类的材料通过真空溅射的方式形成的折射率为1.45-1.49的透明涂层；
ITO透明电极层30的折射率范围为2.0-2.2。
图4所示的这种四层镀层的方案，是通过创造性劳动获得的一种在图7和图8方案的基础上改进后获得的优化方案，具体为：
图8方案中的IM基材20以及ITO透明电极层30的厚度保持不变；
保留图8方案中的低折射层B1，将其厚度由15-35nm降低后形成厚度范围为8-15nm的第一低折射层C1；
将图7方案中的高、低折射层A1、A2移植到图4中，调整高折射层A1的厚度由6-9nm略增或保持不变后形成厚度范围为6-11nm的高折射层C2，并将低折射层A2的厚度由50-65nm大幅降低后形成厚度范围为30-35nm的第二低折射层C3。
这种优化过程的思路是基于成本和结构考虑的一种优选方案，即，IM基材20采用的是市售产品，若加改变，难度和成本都很大；ITO透明电极层30要实现导电功能的最小厚度是确定的，也很难改变。
由于图8方案本身具备相当的消影效果，则证明图8中的ITO透明电极层30、第一低折射层B1与IM基材20的匹配本身并无太大的缺陷，去掉或者改进图8中的低折射层B1可能会花费大量的劳动量进行筛选试验，因此保留图8中的这层低折射层B1是一种可供选择的低成本方案。
同时由于本发明的图4中另外还增加了两层镀层，则可以相应的降低这层低折射层B1的厚度以形成第一低折射层C1。
从图7方案移植到图4方案中的高折射层A1由于紧邻的第一低折射层C1的厚度相对降低了，再降低其厚度会影响消影效果，因此可以将其厚度范围略微增加或保持不变以形成高折射层C2。
从图7方案移植到图4方案中的低折射层A2在第一低折射层C1、高折射层C2优化之后，经过大幅降低其厚度形成第二低折射层C3，期望以此获得与图7方案类似的消影效果，同时得以使镀层的厚度保持在图7方案和图8方案的镀层厚度之间。
然而，出人意料的是，图4所示的上述优选的方案所获得的消影效果大大超出了本领域技术人员的想象。
经过测试，本发明的上述方案所获得的ITO透明导电薄膜，于360～740nm波长范围内的透射率差值ΔT竟然达到了0.3％以下，反射率差值ΔR达到了0.5％，相对于现有技术大大提高了消影效果。
亦即，根据发明人的预期，原本以为可以用本发明的这种优化方案获得一种厚度大于图8中的方案但是小于图7中的方案，消影效果优于图8中的方案但是接近图7中的方案，以获得类似的消影效果但是具备比图7中的方案的显示器亮度和色彩表现好一些的效果。
但是测试结果表明，本发明的上述技术方案不但获得了更薄的厚度，更好的显示器亮度和色彩表现，还获得了一种出人意料的远优于现有技术的消影效果。
在一个优选实施例中，所述第一低折射层C1、高折射层C2、第二低折射层C3以及ITO透明电极层30的总厚度为65-80nm。
图4提出的ITO薄膜的制备方法，通过将现有的HC基材替换成IM基材，并加以成本和结构优化改进，不但获得了更薄的厚度、更好的显示器亮度和色彩表现，还获得了一种出人意料的远优于现有技术的消影效果。
图4提出的ITO薄膜制备方法具有镀层厚度小、生产速度快的优点，二层镀层的总厚度约为45nm。
具体实施方式三：如图6所示，为本发明提出的ITO薄膜制备方法，采用磁控溅射制备工艺，工艺过程中通入的O2流量随时间变化，其变化过程为：
ITO薄膜沉积开始之前，只通Ar气体，O2流量为0；
ITO薄膜沉积的第一阶段，O2流量分步增加，从0增大到最大值；
ITO薄膜沉积的第二阶段，O2流量分步减小，从最大值减小到0。
ITO薄膜沉积的第一阶段为RF和DC共同溅射；
ITO薄膜沉积的第二阶段为DC溅射。
O2流量呈等差数列分步增加或分步减小；
O2流量分步增加或分步减小的过程中，分步时间为2s-10s，分步O2流量为0.02-0.1sccm；
O2流量的变化率为0.01-0.05sccm/s，O2流量的变化次数为40-200。
ITO薄膜沉积的第二阶段，O2流量分步减小之前，还包括过度步骤，过度步骤中O2流量保持最大值不变。
分步时间为5s，分步O2流量为0.05sccm。
ITO薄膜的折射率为1.8～2.8。
ITO薄膜沉积步骤之前，第1-3步，只通Ar气，O2流量为0；
ITO薄膜沉积的第一阶段，第4-24步，每一步增加0.05sccm，从0增加到最大值1sccm；
第25步为过度步骤，O2流量保持最大值1sccm不变；
第26步-第46步为ITO薄膜沉积的第二阶段，第26步O2流量最大值1sccm，每一步减小0.05sccm，从最大值减小到0。
ITO薄膜的制备方法，镀膜过程中O2流量会发生变化，O2流量会影响ITO薄膜中氧空位的浓度，从而影响ITO薄膜的折射率。
图5是ITO薄膜制备方法采用的磁控溅射工艺腔室结构示意图。
ITO薄膜磁控溅射沉积ITO薄膜的主要过程：在高真空度的情况下，将基片5-3放置在基座5-4的正上方，通入一定流量的气体(Ar，O2)，其中，流量计5-6为Ar气流量计，流量计5-7为O2气流量计，通过旋转磁控管5-1和施加一定功率的RF-DC电源5-5来消耗ITO靶材5-2，最后将ITO薄膜沉积在基片5-3上。
ITO(indium tin oxide，氧化铟锡)是一种半导体技术行业中重要的透明导电氧化物，在可见光范围的透过率高达90％以上，能大大提高半导体器件的光电性能。
目前，ITO已经被应用于一种可以替代传统的白炽灯和荧光灯的节能器件，即LED(light emitting diode，发光二极管)器件。
LED器件的结构主要包括n-GaN层、MQW(multiple quantum well，量子阱)层、p-GaN层、ITO薄膜层以及合金电极层等。
这些薄膜层中，ITO薄膜层对LED器件的发光性能十分重要。
ITO薄膜在可见光范围内的透过率，远高于合金电极的透过率；与此同时，ITO薄膜导电性能良好，起到扩展p-GaN层的表面电流的作用。
因此，ITO薄膜是提高LED器件发光效率的重要结构部分。
ITO薄膜的沉积通常采用单步法和两步法，通过改变RF(radio frequency，射频)功率、DC(direct current，直流)功率、Ar和O2气体流量等参数进行调节，每一步的Ar和O2气体流量是固定的。
通常来讲，Ar和O2气体流量是影响ITO薄膜折射率的最敏感的因素，目前的单步法和两步法磁控溅射工艺制备的ITO薄膜折射率范围较窄，在1.9到2.1之间。
在LED器件中，ITO位于GaN和封装材料之间，GaN折射率通常在2.5以上，封装材料通常在1.0以上。
由于材料间的折射率不匹配，导致出光效率难以进一步提升。如果ITO薄膜的折射率调整到适当的范围，就可以有效地降低全反射造成的出光损耗，从而提高LED器件的出光效率。但目前的ITO薄膜的折射率范围较窄，往往不能满足提高出光效率的需要。
利用本实施方式提出的ITO薄膜制备方法方法，可制得折射率范围较宽的ITO薄膜，使之与GaN和封装材料的折射率相匹配，可以有效地降低全反射造成的出光损耗，从而提高LED器件的出光效率。
该制备方法采用磁控溅射制备工艺，工艺过程中通入的O2流量随时间变化，该变化过程为：在ITO薄膜沉积步骤之前，只通Ar气，O2流量为0；在ITO薄膜沉积的第一阶段，O2流量分步增加，从0一直增加到最大值。
ITO薄膜的主要成分为In2O3，Sn掺入后，代替In2O3晶格中的In元素，以SnO和SnO2形式存在，同时对应一定浓度的氧空位。
在工艺过程中，O2流量变化后，形成的SnO和SnO2的浓度随之改变，薄膜中氧空位的浓度也会发生变化，从而引起ITO薄膜的折射率发生变化。
ITO薄膜沉积步骤开始后，由于每一步具有一定的O2流量，这相当于把ITO薄膜分成几十层小层薄膜，每一小层薄膜对于最后的ITO薄膜具有一定的折射率贡献(O2流量越大，ITO薄膜的折射率越大)，通过几十层薄膜折射率的综合效应，可以获得不同折射率的ITO薄膜，且折射率的范围较宽。
利用本发明的制备方法，可制备折射率范围为1.8～2.8的ITO薄膜。
优选地，ITO薄膜的沉积还包括第二阶段，在该阶段，O2流量分步减小，由最大值逐步减小到0。
在ITO薄膜进入沉积阶段后，同一小步中的O2流量的值为定值，O2流量随时间逐步增加或减小。
其中，O2流量的增加或减小可以遵循一定的规律。作为一种可实施方式，O2流量呈等差数列分步增加或分步减小。
这种等差数列的方式便于程序的设定，且易于统计所制备的ITO薄膜的折射率随O2流量变化的规律。
该工艺的关键参数为分步时间和分步O2流量。
分步时间为ITO薄膜沉积时，每一步所对应的时间，一般为几秒钟；分步O2流量为两步之间O2流量的差值，即变化的O2流量。
优选地，在O2流量分步增加或分步减小的过程中，分步时间为2s～10s；分步O2流量为0.02～0.1sccm。
另外，如果硬件(O2的MFC流量控制的最小单位)和软件(时间控制的最小单位)的控制精度提高，分步O2流量和分步时间可以进一步增大范围。
O2流量的变化率和O2流量的变化次数为ITO薄膜的制备方法的另两个工艺参数。
其中，O2流量的变化率为ITO薄膜的整个沉积过程中平均每秒改变的O2流量；O2流量的变化次数为ITO薄膜的整个沉积过程中O2流量的改变次数。
优选地，O2流量的变化率为0.01～0.05sccm/s，O2流量的变化次数没有限制，优选为40～200次。
不同的O2流量会产生不同折射率的ITO薄膜，O2流量越大，ITO薄膜的折射率越大。
O2流量的变化次数越多，相当于产生的不同折射率的薄膜层越多，进行叠加后得到的薄膜的折射率会更丰富。
作为一种可实施方式，在O2流量由最大值逐步减小的步骤之前，还包括过渡步骤。过度步骤中O2流量保持最大值不变。
过度步骤能使已沉积的薄膜更加稳定，同时，为其它条件的转变提供了缓冲时间。
以下为本发明的ITO薄膜制备方法的一个具体实施例，在ITO薄膜的沉积过程中，第一阶段为RF和DC共同溅射，第二阶段为DC溅射，分步时间为5s，分步O2流量为0.05sccm，以下详细说明。
实施例1
表1为通过调整O2流量来调整ITO薄膜折射率的一个Recipe(工艺配方)。以该Recipe为例，说明O2流量在整个工艺过程中的变化过程。该Recipe中ITO薄膜的沉积分为两个阶段，第一阶段是RF和DC共同溅射，第二阶段是DC溅射。与传统两步法不同之处是，在两个阶段之中又分为几十个小步。在ITO薄膜沉积步骤之前(Recipe中第1步到第3步，包括通气、起辉和过渡阶段)，只通入Ar气，O2流量为零。从ITO薄膜沉积的第一阶段(第4步到第24步，RF和DC共同溅射)开始，O2流量逐步增加，第4步O2流量为零，每一步增加0.05sccm，第24步O2流量增大到最大值1sccm。第25步为过渡步骤。第26步到第46步是ITO薄膜沉积的第二阶段(只采用DC溅射)，O2流量逐步减少，第26步O2流量为1sccm，每一步减少0.05sccm，第46步O2含量减少到零，至此，工艺结束。在该工艺中，分步时间为5s，分步O2流量为0.05sccm。
表1
本实施方式所沉积的ITO薄膜的折射率随分步时间和分步O2流量的变化而变化，利用本方法可制得折射率为1.8～2.8的ITO薄膜。
在LED器件中，利用方法制备的ITO薄膜能更好的与GaN和封装材料的折射率相配合，较大限度的降低全反射造成的出光损耗，从而提高LED器件的出光效率。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，一体地连接，也可以是可拆卸连接；可以是两个元件内部的连通；可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (11)

1.一种外围电路静电释放防护方法，其特征在于，焊盘pad(1)和驱动电路(2)之间连接大电阻(3)，焊盘pad(1)前端连接FPC/IC(4)，焊盘pad(1)和FPC/IC(4)之间连接ITO薄膜绕线；所述焊盘pad和FPC/IC之间连接ITO薄膜绕线的具体方法为：
步骤1、将焊盘pad(1)前端与FPC/IC(4)断开；
步骤2、在所述焊盘pad和所述FPC/IC之间形成钝化层，在钝化层形成过孔；
步骤3、在所述过孔内形成ITO薄膜，以通过ITO薄膜将断路连接。
2.根据权利要求1所述的一种外围电路静电释放防护方法，其特征在于，焊盘pad(1)为扎针焊盘。
3.根据权利要求1所述的一种外围电路静电释放防护方法，其特征在于，步骤3所述ITO薄膜的制备方法为：ITO薄膜为透明导电薄膜，ITO透明导电薄膜包括IM基材(20)，IM基材(20)包括一层PET基材(20-1)和涂布于PET基材(20-1)的第一侧面上的IM层(20-3)，IM层(20-3)的上方依次镀有一层第一低折射层(C1)、一层高折射层(C2)、一层第二低折射层(C3)和一层ITO透明电极层(30)。
4.根据权利要求3所述的一种外围电路静电释放防护方法，其特征在于，PET基材(20-1)的第二侧面与第一侧面相对，第二侧面镀有一层硬化层(20-2)。
5.根据权利要求3所述的一种外围电路静电释放防护方法，其特征在于，IM层(20-3)的折射率大于1.6，第一低折射层(C1)和第二低折射层(C3)的折射率均为1.45-1.49，高折射层(C2)的折射率为2.2-2.4。
6.根据权利要求5所述的一种外围电路静电释放防护方法，其特征在于，第一低折射层(C1)的厚度为8-15nm，高折射层(C2)的厚度为6-11nm，第二低折射层(C3)的厚度为30-35nm。
7.根据权利要求6所述的一种外围电路静电释放防护方法，其特征在于，第一低折射层(C1)、高折射层(C2)、第二低折射层(C3)和ITO透明电极层(30)的总厚度为66-76nm。
8.根据权利要求3所述的一种外围电路静电释放防护方法，其特征在于，ITO薄膜制备方法采用磁控溅射制备工艺，工艺过程中通入的O2流量随时间变化，其变化过程为：
ITO薄膜沉积开始之前，只通Ar气体，O2流量为0；
ITO薄膜沉积的第一阶段，O2流量分步增加，从0增大到最大值；
ITO薄膜沉积的第二阶段，O2流量分步减小，从最大值减小到0。
9.根据权利要求8所述的一种外围电路静电释放防护方法，其特征在于，ITO薄膜沉积的第一阶段为RF和DC共同溅射，ITO薄膜沉积的第二阶段为DC溅射。
10.根据权利要求8所述的一种外围电路静电释放防护方法，其特征在于，O2流量呈等差数列分步增加或分步减小，分步时间为2s-10s，分步O2流量为0.02-0.1sccm；O2流量的变化率为0.01-0.05sccm/s，O2流量的变化次数为40-200。
11.根据权利要求8所述的一种外围电路静电释放防护方法，其特征在于，ITO薄膜沉积的第二阶段，O2流量分步减小之前，还包括过度步骤，过度步骤中O2流量保持最大值不变。
CN201610676193.1A 2016-08-17 2016-08-17 外围电路静电释放防护方法 Active CN106094370B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610676193.1A CN106094370B (zh) 2016-08-17 2016-08-17 外围电路静电释放防护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610676193.1A CN106094370B (zh) 2016-08-17 2016-08-17 外围电路静电释放防护方法

Publications (2)

Publication Number Publication Date
CN106094370A CN106094370A (zh) 2016-11-09
CN106094370B true CN106094370B (zh) 2019-11-05

Family

ID=58070221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610676193.1A Active CN106094370B (zh) 2016-08-17 2016-08-17 外围电路静电释放防护方法

Country Status (1)

Country Link
CN (1) CN106094370B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970496B (zh) * 2017-06-01 2021-05-18 京东方科技集团股份有限公司 阵列基板及显示装置
CN114999417A (zh) * 2022-06-17 2022-09-02 京东方科技集团股份有限公司 一种显示面板测试组、母板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501495A (zh) * 2002-11-12 2004-06-02 胜华科技股份有限公司 使集成电路可承受高压静电放电的氧化铟锡走线方法
CN104651785A (zh) * 2013-11-18 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜的制备方法
CN104766647A (zh) * 2015-04-02 2015-07-08 江苏双星彩塑新材料股份有限公司 Ito透明导电薄膜
CN104969283A (zh) * 2013-02-26 2015-10-07 夏普株式会社 显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501495A (zh) * 2002-11-12 2004-06-02 胜华科技股份有限公司 使集成电路可承受高压静电放电的氧化铟锡走线方法
CN104969283A (zh) * 2013-02-26 2015-10-07 夏普株式会社 显示装置
CN104651785A (zh) * 2013-11-18 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜的制备方法
CN104766647A (zh) * 2015-04-02 2015-07-08 江苏双星彩塑新材料股份有限公司 Ito透明导电薄膜

Also Published As

Publication number Publication date
CN106094370A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
KR101890790B1 (ko) 터치 스크린 패널에서 이용하기 위한 투명 바디 및 그 제조 방법 및 시스템
KR101890781B1 (ko) 터치 패널에서 이용하기 위한 투명 바디 및 그 제조 방법 및 장치
CN101118954B (zh) 有机发光元件及显示装置
US20150255682A1 (en) Light Emitting Diode and Fabrication Method Thereof
CN107293564A (zh) 一种oled显示面板及其制备方法
CN103092416B (zh) 一种消影高透过率ogs用玻璃及其制造方法
CN104651785B (zh) Ito薄膜的制备方法
CN204441323U (zh) 倒装led芯片
CN106094370B (zh) 外围电路静电释放防护方法
US10528167B2 (en) Conductive structure, method for manufacturing same, touch panel comprising same and display device comprising same
KR20070084121A (ko) 도전막 부착 기체 및 그 제조 방법
CN110364602A (zh) 发光二极管的芯片及其制备方法
WO2013127337A1 (zh) 氧化物半导体薄膜晶体管及其制造方法与显示装置
CN106155432A (zh) 一种激光蚀刻工艺电容触摸屏及其制造方法
WO2020015437A1 (zh) 一种用于背光的倒装led芯片及其制作方法
CN106159057A (zh) Led芯片及其制作方法
CN109799641A (zh) 一种阵列基板及其制备方法、液晶显示面板
CN104810436A (zh) 一种发光二极管芯片及其制备方法
CN109742266A (zh) 一种oled微腔结构的制作方法
CN106784173A (zh) 具有电容结构的led芯片及其制备方法
EP2721651B1 (en) Method for forming current diffusion layer in semiconductor light emitting device and method for fabricating semiconductor light emitting device
CN109860349A (zh) 一种led芯片及其制造方法
CN102723351B (zh) 一种oled基板及其制造方法、显示装置
CN104701350B (zh) 电极及其制作方法、阵列基板及其制作方法
CN104576867A (zh) 一种iii族半导体发光器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant