CN106082109A - 具有圆边制动器的mems结构及其制造方法 - Google Patents
具有圆边制动器的mems结构及其制造方法 Download PDFInfo
- Publication number
- CN106082109A CN106082109A CN201510843011.0A CN201510843011A CN106082109A CN 106082109 A CN106082109 A CN 106082109A CN 201510843011 A CN201510843011 A CN 201510843011A CN 106082109 A CN106082109 A CN 106082109A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- brake
- carrier substrates
- layer
- mems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
Abstract
本发明提供一种制造MEMS器件的方法,包括在载体衬底上方的牺牲层上形成多个圆边沟槽。然后,在牺牲层上方形成多晶硅层,以填充沟槽。多个制动器由沟槽限定并且从多晶硅层朝向载体衬底突出。随后,去除牺牲层的一部分,以在多晶硅层与载体衬底之间限定凹槽并且暴露制动器。本发明还提供了具有圆边制动器的MEMS结构及其制造方法。
Description
技术领域
本发明的实施例一般地涉及半导体技术领域,更具体地,涉及MEMS及其制造方法。
背景技术
集成电路(IC)的功能密度从未停止增大,使得每芯片面积容纳甚至更多的组件。组件的尺寸必须随着演化的过程而减小。规模缩小必然伴随着设计和制造中的复杂度。
随着微机电系统(MEMS)器件的晶圆级封装的出现,可以实现这些进步。MEMS器件提供集成电路所能实现的新前景,包括功率生成、光投射、力感测、开关以及新材料和工艺的组合。由于MEMS器件包含多个衬底,所以MEMS器件的支架是相对接合的。在存在可移动构件时,采用保护机制来削弱碰撞产生的影响。尽管用于防止静摩擦的现有技术已经足够,但是它们还不能完全满足所有方面的要求。
发明内容
为了解决现有技术中所存在的缺陷,根据本发明的一方面,提供了一种MEMS器件,包括:载体衬底;多晶硅层,悬于所述载体衬底上方;牺牲层,介于所述载体衬底与所述多晶硅层之间;以及腔体,由所述多晶硅层、所述载体衬底和所述牺牲层限定,其中,所述多晶硅层包括具有圆边的至少一个制动器并且朝向所述载体衬底突出并进入所述腔体。
根据本发明的另一方面,提供了一种MEMS器件,包括:载体衬底;多晶硅层,悬于所述载体衬底上方;牺牲层,介于所述载体衬底与所述多晶硅层之间;以及腔体,由所述多晶硅层、所述载体衬底和所述牺牲层限定,其中,所述多晶硅层具有从所述多晶硅层朝向所述载体衬底突出并进入所述腔体的至少一个制动器,并且所述制动器类似半球形状。
根据本发明的又一方面,提供了一种制造MEMS器件的方法,包括:在载体衬底上方的牺牲层上形成多个圆边沟槽;在所述牺牲层上方形成多晶硅层,以填充所述沟槽,其中,多个制动器由所述沟槽限定并且从所述多晶硅层朝向所述载体衬底突出;以及去除所述牺牲层的一部分,以在所述多晶硅层与所述载体衬底之间限定凹槽并且暴露所述制动器。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以更好地理解本发明的各个方面。应该注意,根据工业中的标准实践,各种部件没有被按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增加或减少。
图1A至图1F是根据本发明的一些实施例的经受形成方法的MEMS组件的截面侧视图;
图2A至图2L是根据本发明的一些实施例的经受形成方法的MEMS组件的截面侧视图;以及
图3是根据本发明的一些实施例的形成MEMS组件的方法的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例,用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然,这些仅是实例并且不意欲限制本发明。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例,也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外,本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
微机电系统(MEMS)结构是在微加速器、微陀螺仪、压力传感器、开关、谐振器和其他应用中找到的典型组件。该结构包含在预定空间内移动的可移动构件。由于可移动构件从其静止位置偏移,所以必然出现相邻组件之间的碰撞。然后,开发制动器,以削弱碰撞中产生的力。通常,氧化物层设置在硅衬底上,并且图案化的光刻胶(PR)层用作蚀刻掩模,以在硅衬底上限定制动器。通过干蚀刻氧化物层的步骤来确定制动器的轮廓,从而导致制动器边缘处的尖角。尽管制动器减少了可移动构件上的碰撞力的影响,但是同时,制动器的尖角由于该力而磨损。制动器的残余物分散并且累积在颗粒污染发生的区域中。在较差的情形下,残余物颗粒阻碍可移动构件的移动或者甚至使MEMS器件变形或器件故障。例如,可以在衬底上形成刺痕,或者颗粒阻挡可移动构件的正常移动。不期望的结果不仅是平滑移动变弱而且是削弱功能的丢失。因此,复杂的MEMS器件结构易于发生故障并且大幅降低了整个集成电路的可靠性。
图1A至图1F是根据本发明的一些实施例的经受形成方法的MEMS结构10的截面侧视图。为了简洁的目的,简化图1A至图1F。MEMS结构10至少具有可移动构件并且仅仅是两个或多个衬底接合的一种MEMS组件的一个实例。尽管本发明通常分配在悬梁结构的情况下,但是本文所公开的原理同样应用于包含接合衬底的其他的MEMS结构。本领域的普通技术人员将意识到这些原理的应用,并且预期以及提供这种应用和结构。
参考图1A至图1F并且结合图3公开了制造MEMS结构的方法。图3是根据本发明的方面的形成MEMS结构的方法300的流程图。应该理解,在方法300之前、期间和之后可以提供附加的步骤,并且对于方法的其他实施例,可以代替或去除所描述的一些步骤。
参考框301和图1A,接收载体衬底100。载体衬底100用于辅助其他晶圆的处理并且可以基于机械硬度、热兼容性、表面质量、成分和/或其他质量来选择该载体衬底。载体衬底100可以包括:元素半导体,诸如硅或锗;和/或化合物半导体,诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓和/或磷化铟。其他的示例性材料包括合金半导体,诸如,碳化硅锗、磷化镓砷和磷化镓铟。载体衬底100可以具有限定在其内的一层或多层。载体衬底100可以包括非半导体材料,包括碱石灰玻璃、熔融二氧化硅、熔融石英、氟化钙(CaF2)和/或其他合适的材料。
在一些实施例中,尽管载体衬底100通常被认为在处理期间所使用的支撑件,但是载体衬底100包括形成在其上的一个或多个有源器件。因此,载体衬底100可以包括掺杂区域、栅极结构、隔离结构、互连层和本领域普通技术人员已知的其他有源器件元件。
仍如图1A所示,在所示的实施例中,载体衬底100包括牺牲层110。牺牲层110是介电层,该介电层可以包括:氧化物材料,诸如氧化硅;含氮材料,诸如氮化硅或氮氧化硅;无定形碳材料;碳化硅;正硅酸乙酯(TEOS);其他合适的材料;和/或它们的组合。用于沉积牺牲层110的常用方法包括旋涂沉积、物理汽相沉积(PVD)、化学汽相沉积(CVD)、高密度等离子体CVD(HDP-CVD)、原子层沉积(ALD)和/或其他合适的沉积工艺。
在框301中,多个圆边沟槽形成在牺牲层110上。通过各向异性蚀刻实现圆边沟槽。蚀刻可以包括光刻图案化工艺,其中光刻胶涂覆应用于牺牲层110,将牺牲层110的被蚀刻的未被覆盖部分曝光并且显影。如图1A所示,在光刻工艺中使用掩模层130。工艺可以包括旋涂掩模层130、软烘、掩模对准、曝光、曝光后烘焙、显影光刻胶、冲洗和干燥。如图1B所示,在形成掩模层130并且将该掩模层成形为通过图案131暴露牺牲层110的一部分之后,蚀刻牺牲层110。合适的蚀刻工艺包括湿蚀刻、氟化氢(HF)蚀刻和/或各向异性干蚀刻。
仍如图1B所示,在牺牲层110经受蚀刻工艺之后,形成多个圆边沟槽111。蚀刻工艺可以包括不同类型的蚀刻周期。例如,可以使用湿蚀刻来形成沟槽111的一般轮廓,然后使用各向异性干蚀刻来微调沟槽111的曲率。沟槽111具有圆边,或更加具体地类似半球形。通过蚀刻工艺的多个周期使尖角钝化成为平滑曲率,并且选择蚀刻能力有助于微调所得到的结果。使用牺牲层110作为沟槽111的法平面,该沟槽类似于朝向载体衬底100的方向凹进的半球形。沟槽111的深度小于牺牲层110的厚度。即,沟槽111未贯穿牺牲层110并且未暴露下面的衬底。在所示的实施例中,沟槽111未暴露载体衬底100。然而,应该理解,只要沟槽111具有弯曲的轮廓,其他的几何配置就也是可以接受的。因此,例如,可以将沟槽111调整为气球状的形状。牺牲层110上方的蚀刻面积(即,沟槽111)限定当可移动构件移动时随后会削弱碰撞的制动器。
参考图1C,去除掩模层130,并且暴露形成在牺牲层110上的圆边沟槽111。参考框303和图1D,多晶硅(多晶硅)层150形成在牺牲层110上。多晶硅层150的部分(诸如形成在沟槽111中的部分)限定制动器151。由于多晶硅层150可以用于随后的熔融接合工艺中,所以可以基于接合属性以及机械完整性来选择多晶硅层150中使用的材料,诸如外延生长的多晶硅(外延多晶硅)。可以通过任何合适的工艺来形成多晶硅层150,并且形成至使其超出沟槽111的深度的任何给定厚度。用于形成多晶硅层150的典型工艺包括使用诸如四氯化硅的原料气体的汽相外延(VPE)和使用诸如硅烷的原料气体的CVD工艺。其他合适的技术包括旋涂应用、PVD、其他CVD工艺、HDP-CVD和/或ALD。化学机械抛光/平坦化(CMP)工艺也可以提供合适的表面以用于随后的沉积或接合。如图1D所示,多晶硅层150在与制动器151相对应的区域中更深。即,多晶硅层150填充牺牲层110的蚀刻区域(即,沟槽111)并且未与诸如载体衬底100的下面的衬底接触。
参考图1E,对多晶硅层150执行蚀刻。蚀刻可以包括光刻图案化工艺,反过来,其可以包括如先前所讨论的应用光刻胶涂覆。可选地,可以通过诸如无掩模光刻、电子束写入和离子束写入的其他方法来实施、补充或替换光刻工艺。合适的蚀刻工艺包括干蚀刻、湿蚀刻和/或其他的蚀刻方法(如,反应离子蚀刻)。在所示的实施例中,蚀刻工艺形成通孔153。通孔153贯穿多晶硅层150的整个深度而未穿过制动器151。在对多晶硅层150执行蚀刻之后,制动器151保持完整无缺。
参考图1F并且结合框305,从载体衬底100释放牺牲层110的一部分。通过穿过通孔153的选择性蚀刻来实现牺牲层110的释放。如图1F所示,选择性蚀刻留下了某些非接触的结构,诸如制动器151。可以看出,释放牺牲层110没有必要使多晶硅层150与载体衬底100分离。多晶硅层150通过剩余的部分牺牲层110保持连接。剩余的牺牲层110可以用作多晶硅层150与载体衬底100的固定器。在该阶段,多晶硅层150大部分悬浮在载体衬底100上方。在释放牺牲层110之后,形成凹槽113。通过多晶硅层150、载体衬底100和剩余的部分牺牲层110来共同限定凹槽113。基本平行地布置多晶硅层150和载体衬底100,并且该多晶硅层和载体衬底限定凹槽113的纵向轮廓。牺牲层110从两侧围绕凹槽113,以创建内部的空间。在去除牺牲层110之后,制动器151完全暴露在凹槽113中,并且制动器151悬浮在载体衬底100上方而不与之接触。换句话说,制动器151悬于凹槽113上方并且与载体衬底100之间具有间距。在制造MEMS器件10的工艺中,牺牲层110允许制动器151超出多晶硅层150的原始深度。然而,在释放牺牲层110之后,在发生碰撞事件的情况下制动器151与载体衬底100之间的小间距提供了又一缓冲空间。
制动器151继承了由沟槽111限定的平滑轮廓并且用作MEMS器件中的可移动构件在具体方向上的减震器。更具体地,在三维空间中,可移动构件可以获得来自两侧中任一侧的保护,例如,多晶硅层150的外部边缘区域防止牺牲层110和载体衬底100的冲击(flush)。然而,保护面积严格地受多晶硅层150的厚度的限制,并且保护结构几乎不能进一步向外延伸。当出现来自其他方向(例如,来自上面)的撞击时,制动器151利用其由牺牲层110的沟槽111限定的可延伸的厚度来吸收该力。换句话说,制动器151是多晶体硅层150的集成凸块,并且同时在不使用主体的情况下延伸至凹槽113以用于减震。
图2A至图2L是根据本发明的一些实施例的经受形成方法的MEMS结构20的截面侧视图。为了简洁的目的,简化图2A至图2L。MEMS结构20仅仅是两个或多个衬底接合的一种MEMS组件的一个实例。
参考图2A至图2C,接收载体衬底20并且该载体衬底与先前所描述的载体衬底100相同。载体衬底200包括牺牲层210。在光刻工艺中使用第一掩模层230,以形成图案231。多个圆边沟槽211形成在牺牲层210上。通过各向异性蚀刻实现圆边沟槽。如图2B所示,合适的蚀刻工艺包括湿蚀刻、氟化氢(HF)蚀刻和/或各向异性干蚀刻。例如,可以使用湿蚀刻来形成沟槽211的一般轮廓,然后使用各向异性干蚀刻来微调沟槽211的曲率。沟槽211具有圆边,或更加具体地类似半球形。通过蚀刻工艺的多个周期使尖角钝化成为平滑曲率,并且选择蚀刻能力有助于微调所得到的结果。沟槽211的深度小于牺牲层210的厚度。即,沟槽211未贯穿牺牲层210并且未暴露下面的衬底。然而,应该理解,只要沟槽211具有弯曲的轮廓,其他的几何配置就也是可以接受的。
参考图2D,在牺牲层210上方沉积第一材料250。在所示的实施例中,第一材料是低应力氮化物(LSN)层。第一材料250共形填充沟槽211并且同时超出牺牲层210的表面至任何厚度。可以通过包括以下工艺的任何合适的工艺来形成第一材料250:使用诸如四氯化硅的原料气体的汽相外延(VPE)和使用诸如硅烷的原料气体的CVD工艺。其他合适的技术包括旋涂应用、PVD、其他的CVD工艺、HDP-CVD和/或ALD。在应用第一材料250之后,第一材料250的一部分限定制动器251。可以基于接合属性以及机械完整性来选择第一材料250的材料。化学机械抛光/平坦化(CMP)工艺也可以提供合适的表面以用于随后的接合。应该理解,在第一材料250与牺牲层210之间呈现选择蚀刻能力。
参考图2E,图案化的光刻胶(PR)层253用作蚀刻掩模,以图案化下面的第一材料250。如图2E所示,光刻胶层253至少掩蔽第一材料250的与制动器251相对应的部分。
参考图2F,对第一材料250执行蚀刻。合适的蚀刻工艺包括干蚀刻、湿蚀刻和/或其他蚀刻方法(如,反应离子蚀刻)。在所示的实施例中,蚀刻工艺释放第一材料250的未被掩蔽的区域。除了制动器251之外,过填充的第一材料250的部分仍保留在制动器251上方。过填充部分建立了比牺牲层210的表面更高的厚度,并且过填充部分的宽度稍大于制动器251的宽度,因此在蚀刻工艺中确保制动器251的完整性。然后,如图2G所示,从第一材料250上去除光刻胶层。
参考图2H,第二材料270沉积在牺牲层210上方。在所示的实施例中,第二材料270是多晶硅层。第二材料270的材料是在第一材料250与第二材料270之间呈现出选择蚀刻能力的任何合适的材料。可以通过包括VPE、CVD、旋涂应用、PVD、HDP-CVD和/或ALD的任何合适的工艺来形成第二材料270。第二材料270在第一材料250上方形成为至少包裹整个第一材料250的厚度,该整个第一材料包括第一材料250的过填充部分和制动器251。
参考图2I和图2J,第二掩模层290沉积在第二材料270上,并且通过任何合适的蚀刻工艺形成多个通孔291。还进行蚀刻工艺,以在第二材料270内形成至牺牲层210的贯通孔271。通孔271、291未穿过第一材料250的过填充部分和制动器251。在通孔的形成期间,第一材料250保持其完整性。
参考图2K和图2L,去除第二掩模层290并且通过选择性蚀刻释放牺牲层210。在执行选择性蚀刻之后,形成凹槽213。通过载体衬底200、剩余的牺牲层210、第一和第二材料250、270共同限定凹槽213。在去除牺牲层210时,完全暴露了圆边制动器251。制动器251悬于凹槽213上方并且不与剩余的牺牲层210和载体衬底200接触。
再次参考图1F,MEMS器件10包括载体衬底100、悬于载体衬底100上方的多晶硅层150、和牺牲层110。多晶硅层150、载体衬底100和牺牲层110共同限定腔体113。在制造MEMS器件10的工艺中,通过蚀刻牺牲层110来创建腔体113。换句话说,通过与如先前所述的凹槽113相同的方法和定位来形成腔体113。多晶硅层150停留在部分牺牲层110上方,该部分牺牲层从两侧的任一侧围绕腔体113并且将多晶硅层150连接至载体衬底100的。在多晶硅层150上形成至少圆边制动器151。制动器151从多晶硅层150的表面朝向载体衬底100突出并且不与该载体衬底接触。换句话说,制动器151悬于腔体113内。制动器151具有平滑的轮廓而没有尖角。例如,制动器151可以类似具有微调的圆角的去顶圆锥体。圆边提供了更大的减震能力并且当遇到碰撞时不会留下残余物。更具体地,制动器151的宽度从多晶硅层150朝向载体衬底100减小。如图2L所示,制动器251(即,第一材料)由与上面的衬底(即,第二材料270)不同的材料制成,并且制动器251的一部分延伸进第二材料270中。然而,制动器251可以被视为第二材料270的从衬底突出并且用作减震器的集成部分。
在一些实施例中,制动器151类似半球形状。制动器151具有与多晶硅层150的表面共面的法平面。半球形制动器151从多晶硅层150向外突出,并且朝向载体衬底100减小,以及在腔体113的中部最终结束。减小的制动器151具有由沟槽111限定的平滑曲率,并且因为沟槽111的形成涉及各向异性蚀刻多个周期以微调沟槽111的轮廓,所以可以实现横切圆周的的基本相同的半径。当释放牺牲层110时,暴露半球形制动器151并且维持半球形轮廓。当制动器和多晶硅层由不同的材料制成时,制动器的一部分延伸进多晶硅层中,以在执行其他的工艺时保护半球形结构的完整性。半球形凸块指向载体层,并且制动器的剩余部分具有比凸块的直径稍大的宽度。
因此,本发明提供了一种包含圆边制动器的MEMS结构和形成该结构的方法。圆边制动器从多晶硅层突出进入由多晶硅层、载体衬底和牺牲层限定的凹槽。通过剩余的牺牲层将多晶硅层连接至载体衬底并且多晶硅层大部分悬于载体衬底上方。与多晶硅层类似的制动器悬于凹槽内并且不与载体衬底接触。制动器用作减震器。使尖角钝化为制动器,使得当发生碰撞时,平滑的轮廓平缓地削弱力,并且与传统的尖角凸块相比,尤其更不可能在之后留下残余物。圆形表面接收撞击,并且因为没有尖端允许力在小面积中积累,所以将力均匀地释放至整个主体。因此,圆边制动器具有更大的减震能力,并且圆边制动器不可能使阻碍可移动构件移动的颗粒脱落。
在一些示例性实施例中,MEMS器件包括载体衬底、多晶硅层、牺牲层以及由多晶硅层、载体衬底和牺牲层限定的腔体。多晶硅层悬于载体衬底上方并且包括具有圆边的至少一个制动器以及朝向载体衬底突出进入腔体。
在该MEMS器件中,所述制动器的宽度从所述多晶硅层朝向所述腔体减小。
在该MEMS器件中,所述多晶硅层和所述制动器由不同的材料制成。
在该MEMS器件中,所述制动器具有小于所述腔体的厚度。
在该MEMS器件中,通过所述牺牲层将所述多晶硅层连接至所述载体衬底。
在一些示例性实施例中,MEMS器件包括载体衬底、多晶硅层、牺牲层以及由多晶硅层、载体衬底和牺牲层限定的腔体。多晶硅层悬于载体衬底上方并且具有从多晶硅层朝向载体衬底突出并进入腔体的至少一个制动器,并且制动器类似半球形状。
在该MEMS器件中,所述制动器具有与所述多晶硅层共面的法平面。
在该MEMS器件中,所述制动器具有小于所述牺牲层的厚度。
在该MEMS器件中,所述多晶硅层和所述制动器由不同的材料制成。
在该MEMS器件中,通过所述牺牲层将所述多晶硅层连接至所述载体衬底。
在一些示例性实施例中,一种制造MEMS器件的方法包括在载体衬底上方的牺牲层上形成多个圆边沟槽。然后,在牺牲层上方形成多晶硅层,以填充沟槽。多个制动器由沟槽限定并且从多晶硅层朝向载体衬底突出。随后,去除牺牲层的一部分,以在多晶硅层与载体衬底之间限定凹槽并且暴露制动器。
在该制造MEMS的方法中,在去除所述牺牲层的一部分之前,还包括:蚀刻穿过所述多晶硅层到达所述牺牲层,以形成多个通孔。
在该制造MEMS的方法中,所述制动器与所述通孔间隔开。
在该制造MEMS的方法中,所述多晶硅层包括多种材料。
在该制造MEMS的方法中,在去除所述牺牲层之前,还包括:利用第一材料过填充所述沟槽;以及利用第二材料加厚所述多晶硅层。
该制造MEMS的方法还包括:去除所述第一材料,以暴露所述牺牲层的一部分。
在该制造MEMS的方法中,通过各向异性蚀刻来形成所述沟槽。
在该制造MEMS的方法中,所述沟槽的宽度从所述牺牲层朝向所述载体衬底减小。
在该制造MEMS的方法中,所述沟槽限定具有与所述牺牲层共面的法平面的半球形状。
在该制造MEMS的方法中,所述沟槽具有比所述牺牲层短的半径。
上面论述了若干实施例的部件,使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解,可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到,这种等效构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,可以进行多种变化、替换以及改变。
Claims (10)
1.一种MEMS器件,包括:
载体衬底;
多晶硅层,悬于所述载体衬底上方;
牺牲层,介于所述载体衬底与所述多晶硅层之间;以及
腔体,由所述多晶硅层、所述载体衬底和所述牺牲层限定,
其中,所述多晶硅层包括具有圆边的至少一个制动器并且朝向所述载体衬底突出并进入所述腔体。
2.根据权利要求1所述的MEMS器件,其中,所述制动器的宽度从所述多晶硅层朝向所述腔体减小。
3.根据权利要求1所述的MEMS器件,其中,所述多晶硅层和所述制动器由不同的材料制成。
4.根据权利要求1所述的MEMS器件,其中,所述制动器具有小于所述腔体的厚度。
5.根据权利要求1所述的MEMS器件,其中,通过所述牺牲层将所述多晶硅层连接至所述载体衬底。
6.一种MEMS器件,包括:
载体衬底;
多晶硅层,悬于所述载体衬底上方;
牺牲层,介于所述载体衬底与所述多晶硅层之间;以及
腔体,由所述多晶硅层、所述载体衬底和所述牺牲层限定,
其中,所述多晶硅层具有从所述多晶硅层朝向所述载体衬底突出并进入所述腔体的至少一个制动器,并且所述制动器类似半球形状。
7.根据权利要求6所述的MEMS器件,其中,所述制动器具有与所述多晶硅层共面的法平面。
8.根据权利要求6所述的MEMS器件,其中,所述制动器具有小于所述牺牲层的厚度。
9.根据权利要求6所述的MEMS器件,其中,所述多晶硅层和所述制动器由不同的材料制成。
10.一种制造MEMS器件的方法,包括:
在载体衬底上方的牺牲层上形成多个圆边沟槽;
在所述牺牲层上方形成多晶硅层,以填充所述沟槽,其中,多个制动器由所述沟槽限定并且从所述多晶硅层朝向所述载体衬底突出;以及
去除所述牺牲层的一部分,以在所述多晶硅层与所述载体衬底之间限定凹槽并且暴露所述制动器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/700,138 | 2015-04-29 | ||
US14/700,138 US9517927B2 (en) | 2015-04-29 | 2015-04-29 | MEMS structure having rounded edge stopper and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106082109A true CN106082109A (zh) | 2016-11-09 |
CN106082109B CN106082109B (zh) | 2018-08-31 |
Family
ID=57204595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510843011.0A Active CN106082109B (zh) | 2015-04-29 | 2015-11-26 | 具有圆边制动器的mems结构及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9517927B2 (zh) |
KR (1) | KR101802609B1 (zh) |
CN (1) | CN106082109B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110116985A (zh) * | 2018-02-07 | 2019-08-13 | 英飞凌科技股份有限公司 | 用于制造薄层和具有薄层的微系统的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101462691A (zh) * | 2007-12-19 | 2009-06-24 | 清华大学 | 刻蚀牺牲层形成间隙的方法 |
US20110127650A1 (en) * | 2009-11-30 | 2011-06-02 | Imec | Method of Manufacturing a Semiconductor Device and Semiconductor Devices Resulting Therefrom |
CN103964373A (zh) * | 2013-01-29 | 2014-08-06 | 飞思卡尔半导体公司 | 具有抗裂膜结构的微机电系统器件及其制造方法 |
US20150060956A1 (en) * | 2013-09-03 | 2015-03-05 | Windtop Technology Corp. | Integrated mems pressure sensor with mechanical electrical isolation |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10353894B4 (de) | 2003-07-11 | 2007-02-15 | Nft Nanofiltertechnik Gmbh | Filterelement und Verfahren zu dessen Herstellung |
-
2015
- 2015-04-29 US US14/700,138 patent/US9517927B2/en active Active
- 2015-11-26 CN CN201510843011.0A patent/CN106082109B/zh active Active
- 2015-11-27 KR KR1020150168003A patent/KR101802609B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101462691A (zh) * | 2007-12-19 | 2009-06-24 | 清华大学 | 刻蚀牺牲层形成间隙的方法 |
US20110127650A1 (en) * | 2009-11-30 | 2011-06-02 | Imec | Method of Manufacturing a Semiconductor Device and Semiconductor Devices Resulting Therefrom |
CN103964373A (zh) * | 2013-01-29 | 2014-08-06 | 飞思卡尔半导体公司 | 具有抗裂膜结构的微机电系统器件及其制造方法 |
US20150060956A1 (en) * | 2013-09-03 | 2015-03-05 | Windtop Technology Corp. | Integrated mems pressure sensor with mechanical electrical isolation |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110116985A (zh) * | 2018-02-07 | 2019-08-13 | 英飞凌科技股份有限公司 | 用于制造薄层和具有薄层的微系统的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106082109B (zh) | 2018-08-31 |
KR101802609B1 (ko) | 2017-11-28 |
US9517927B2 (en) | 2016-12-13 |
US20160318754A1 (en) | 2016-11-03 |
KR20160128890A (ko) | 2016-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9133017B2 (en) | MEMS structure with adaptable inter-substrate bond | |
US10510874B2 (en) | Semiconductor device | |
US8940586B2 (en) | Mechanism for MEMS bump side wall angle improvement | |
US9130017B2 (en) | Methods for forming interconnect structures of integrated circuits | |
CN101335182B (zh) | 在半导体器件中形成细微图案的方法 | |
CN102757015A (zh) | 集成互补金属氧化物半导体-微型机电系统器件的制造方法 | |
KR20150101398A (ko) | 기판 내 반도체 장치의 핀 구조체 제조방법 | |
KR20180069699A (ko) | 반도체 장치 및 그 제조방법 | |
CN103325664A (zh) | 半导体器件的形成方法 | |
US9728472B2 (en) | Method for wafer etching in deep silicon trench etching process | |
CN105329846A (zh) | 一种mems工艺中的刻蚀方法 | |
CN103633016A (zh) | 一种半导体结构及其制造方法 | |
CN106082109A (zh) | 具有圆边制动器的mems结构及其制造方法 | |
TW201619040A (zh) | 微機電系統元件及其製造方法 | |
KR100679449B1 (ko) | 반도체 소자 및 반도체 제조 방법 | |
US8237263B2 (en) | Method and apparatus for cooling an integrated circuit | |
CN105513944A (zh) | 半导体装置及其制造方法 | |
US7910481B2 (en) | Method for fabricating semiconductor device | |
US9000556B2 (en) | Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration | |
US11942331B2 (en) | Method for preparing semiconductor device structure with isolation patterns having different heights | |
US11875994B2 (en) | Method for preparing semiconductor device structure with features at different levels | |
US8426289B2 (en) | Wafer with spacer including horizontal member | |
US8420532B2 (en) | Method of manufacturing semiconductor device | |
US20230223261A1 (en) | Method for preparing semiconductor device structure with features at different levels | |
US20230223259A1 (en) | Method for preparing semiconductor device structure having features of different depths |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |