CN106057621A - 在半导体制造中控制晶圆表面上的表面电荷的方法 - Google Patents

在半导体制造中控制晶圆表面上的表面电荷的方法 Download PDF

Info

Publication number
CN106057621A
CN106057621A CN201510658912.2A CN201510658912A CN106057621A CN 106057621 A CN106057621 A CN 106057621A CN 201510658912 A CN201510658912 A CN 201510658912A CN 106057621 A CN106057621 A CN 106057621A
Authority
CN
China
Prior art keywords
semiconductor crystal
crystal wafer
arc chamber
wafer
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510658912.2A
Other languages
English (en)
Other versions
CN106057621B (zh
Inventor
于伟波
庄瑞萍
吕祯祥
古绍延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106057621A publication Critical patent/CN106057621A/zh
Application granted granted Critical
Publication of CN106057621B publication Critical patent/CN106057621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/3288—Maintenance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/06—Carrying-off electrostatic charges by means of ionising radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67733—Overhead conveying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67736—Loading to or unloading from a conveyor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了用于处理半导体晶圆的方法。该方法包括在封闭的放电室中对半导体晶圆实施放电工艺。该方法还包括在放电工艺之后通过使用第一处理模块处理半导体晶圆。在放电工艺期间，基于半导体晶圆的表面的特性来调节施加在半导体晶圆上的带电粒子。本发明的实施例还涉及在半导体制造中控制晶圆表面上的表面电荷的方法。

Description

在半导体制造中控制晶圆表面上的表面电荷的方法
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及在半导体制造中控制晶圆表面上的表面电荷的方法。
背景技术
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在材料层上形成集成电路(IC)和元件来制造半导体器件。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都比上一代具有更小和更复杂的电路。然而，这些进步已经增大了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似的发展。
在半导体器件的制造期间，各种处理步骤用于在半导体晶圆上制造集成电路。在朝着更小器件尺寸和更高密度不断演进中的困难因素之一是在预定误差窗口内一致地形成小临界尺寸的能力。例如，半导体部件尺寸常常经受光刻图案化和蚀刻之后的光学或电子计量检验以确保临界尺寸在可接受的限度内。
虽然用于操作处理步骤的现有方法和器件对于它们的预期目的通常已经足够，但是它们不是在所有方面都已经完全令人满意。因此，期望提供用于半导体制造操作的工艺控制的解决方案。
发明内容
本发明的实施例提供了一种用于处理至少一个半导体晶圆的方法，包括：将所述半导体晶圆移入放电室内；封闭所述放电室以产生封闭的放电室；检测所述封闭的放电室中的所述半导体晶圆的表面的至少一种特性；在所述封闭的放电室中的所述半导体晶圆上方释放带电粒子，其中，根据所述半导体晶圆的表面的所述至少一种特性的检测结果来控制所述带电粒子的供应；从所述放电室去除所述半导体晶圆；以及在处理模块中处理所述半导体晶圆。
本发明的另一实施例提供了一种用于处理至少一个半导体晶圆的方法，包括：在封闭的放电室中对所述半导体晶圆实施放电工艺，其中，在所述放电工艺期间，基于所述半导体晶圆的表面的至少一种特性调节施加在所述半导体晶圆上的带电粒子；以及在所述放电工艺之后通过使用第一处理模块处理所述半导体晶圆。
本发明的又一实施例提供了一种用于控制半导体制造中的表面电荷的系统，所述系统包括：放电模块，包括：放电室，包括用于封闭所述放电室的门；电荷检测单元，设置在所述放电室中并且配置为检测所述放电室中的半导体晶圆的表面电荷；和离子源单元，设置在所述放电室中并且配置为在所述放电室中的所述半导体晶圆上方释放带电粒子；以及控制模块，配置为根据所述表面电荷的测量结果控制来自所述离子源单元的带电粒子的供应。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的用于在半导体制造工艺中处理半导体晶圆的系统的示意图。
图2示出了根据一些实施例的第一处理装置的截面图。
图3示出了根据一些实施例的第一处理装置的部分元件的示意图。
图4示出了根据一些实施例的用于处理半导体晶圆的方法的流程图。
图5示出了根据一些实施例的在第一处理装置中转移半导体晶圆的阶段的框图。
图6示出了根据一些实施例的在第一处理装置中转移半导体晶圆的阶段的框图。
图7示出了根据一些实施例的用放电后工艺处理半导体晶圆的方法的流程图。
图8是根据一些实施例的用于在半导体制造工艺中处理半导体晶圆的系统的示意图。
图9示出了根据一些实施例的第一处理装置的部分元件的示意图。
图10示出了根据一些实施例的用于处理半导体晶圆的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特性的不同实施例或实例。下面描述了解决方案和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。应该理解，在方法之前、期间和之后可以提供额外的操作，并且对于方法的其他实施例，可以代替或消除一些描述的操作。
图1是根据一些实施例的用于在半导体制造工艺中处理半导体晶圆5的系统1的示意图。在一些实施例中，系统1包括第一处理装置10、第二处理装置20和传输装置30。可以添加或省略系统1的元件，并且本发明不应受实施例的限制。
半导体晶圆5可以由硅或其他半导体材料制成。可选地或额外地，半导体晶圆5可以包括诸如锗(Ge)的其他元素半导体材料。在一些实施例中，半导体晶圆5由诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物半导体制成。在一些实施例中，半导体晶圆5由诸如硅锗(SiGe)、碳化硅锗(SiGeC)、磷砷化镓(GaAsP)或磷化镓铟(GaInP)的合金半导体制成。在一些实施例中，半导体晶圆5包括外延层。例如，半导体晶圆5具有位于块状半导体上面的外延层。在一些其他实施例中，半导体晶圆5可以是绝缘体上硅(SOI)或绝缘体上锗(GOI)衬底。
半导体晶圆5可以具有各种器件元件。在半导体晶圆5中形成的器件元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管和/或其他适用的元件。实施各种工艺以形成器件元件，诸如沉积、蚀刻、注入、光刻、退火和/或其他合适的工艺。
图2示出了根据一些实施例的第一处理装置10的截面图。在一些实施例中，第一处理装置10包括装载端口11、接口模块12、第一处理模块13、装载锁模块14、放电模块15和控制模块16。可以添加或省略第一处理装置10的元件，并且本发明不应受实施例的限制。
装载端口11邻近接口模块12。在一些实施例中，诸如高架提升传输(OHT)的传输装置30(图1)将具有一个或多个半导体晶圆5的诸如标准机械接口(SMIF)或前开式统集盒(FOUP)的载体40从其他装置传输至装载端口11。当载体40位于装载端口11上时，将载体40中的半导体晶圆5转移至接口模块12。
根据一些实施例，接口模块12包括外壳121、诸如机械臂122的一个或多个转移工具以及风扇过滤器组件123。在一些实施例中，接口模块12是设备接口。在一些实施例中，接口模块12包括设备前端模块(EFEM)。
外壳121包括诸如侧壁124的多个壁和两个穿孔板125以及形成在侧壁124上的多个门以允许半导体晶圆5穿过。外壳121的内部126由侧壁124和两个穿孔板125限定。两个穿孔板125使空气能够在周围环境和外壳121的内部126之间流通。
机械臂122设置在外壳121的内部126内。机械臂122配置为物理地传输半导体晶圆5。例如，机械臂122将半导体晶圆5从载体40取回至外壳121，或者机械臂122将半导体晶圆5运输至装载锁模块14和/或从装载锁模块14运输半导体晶圆5。然而，机械臂122传输半导体晶圆5的位置不受本实施例的限制。在一些其他实施例中，接口模块12包括多个机械臂122，机械臂122将多个半导体晶圆5传输至它们的相应载体40和装载锁模块14。
风扇过滤器组件123包括风扇127和过滤器128并且安装在外壳121的顶部上。在具有风扇过滤器组件123的情况下，穿过顶部穿孔板125将气流通入外壳121的内部126，并且穿过底部穿孔板125将气流排出至周围环境。
处理模块13可以配置为对半导体晶圆5实施任何制造工序。在一些实施例中，处理模块13配置为实施包括沉积工艺(诸如物理汽相沉积(PVD)、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)和/或其他沉积工艺)的制造工序。在一些实施例中，处理模块13配置为实施包括蚀刻工艺(诸如湿蚀刻和干蚀刻)和离子束研磨的制造工序。在一些实施例中，处理模块13配置为实施包括光刻曝光、离子注入、热工艺、清洗工艺、测试、涉及半导体晶圆5的处理的任何工序和/或工序的任何组合的制造工序。
在一些实施例中，第一处理装置还包括装载锁模块14。装载锁模块14配置为通过使处理模块13与接口模块12分隔开而保持处理模块13内的气氛。取决于装载的半导体晶圆5下一步预定的位置，装载锁模块14能够产生与处理模块13或接口模块12一致的气氛。这可能需要通过诸如添加气体或产生真空的机制以及用于调整装载锁模块14中的气氛的其他合适的工具来改变装载锁模块14的气体含量。当到达正确的气氛时，可以打开相应的门，并且可以存取半导体晶圆5。
图3示出了根据一些实施例的第一处理装置10的部分元件的示意图。在一些实施例中，放电模块15包括放电室151、晶圆工作台152、电荷检测单元153、离子源单元154和气体充换单元157。
放电室151包括两个门156和157以及多个侧板，诸如两个垂直侧板1511和1512与两个水平侧板1513和1514。两个垂直侧板1511和1512彼此相对布置。两个水平侧板1513和1514彼此相对布置。侧板使放电室151的内部与外壳121的内部126隔离。两个门156和157分别设置在两个垂直侧板1511和1512上以使得能够传递半导体晶圆5。
在一些实施例中，放电室151的内部150通过两个门156和157与外壳121的内部126连通。当两个门156和157均关闭时，产生封闭的放电室151。保持在放电室151中的空气环境与保持在外壳121的内部126中的空气环境隔离。然而，应该理解，可以对本发明的实施例作出许多变化和更改。例如，省略设置在垂直侧板1511上的门157。放电室151的内部150通过门156与外壳121的内部126连通。
在一些实施例中，晶圆工作台152设置在放电室151中。晶圆工作台152配置为保持、定位、移动和以其他方式控制半导体晶圆5。半导体晶圆5可以通过诸如真空夹持或静电卡盘夹持的夹持机制固定在晶圆工作台152上。
电荷检测单元153配置为检测放电室151中的半导体晶圆的表面的至少一个特性。在一些实施例中，电荷检测单元153相对于晶圆工作台152设置在放电室151中。在一些实施例中，当半导体晶圆5设置在晶圆工作台152上时，电荷检测单元153用于检测半导体晶圆5的表面电荷。在一些实施例中，电荷检测单元153包括开尔文探针力显微镜(KPFM)，也称为表面电位显微术。KPFM的功函数涉及许多表面现象，包括催化活性、表面的重新构建、半导体的掺杂和能带弯曲、电介质中的电荷捕获、和腐蚀。
离子源单元154配置为将带电粒子释放在放电室151中的半导体晶圆5上方。在一些实施例中，离子源单元154相对于晶圆工作台152设置在放电室151中。在一些实施例中，当半导体晶圆5设置在晶圆工作台152上时，离子源单元154用于在半导体晶圆5上方产生阳离子、阴离子或阳离子和阴离子两者。在一些实施例中，离子源单元154包括具有预定长度和平行于晶圆工作台152延伸的电离棒。在一些实施例中，许多离子源单元154设置在放电室151中。共同地操作离子源单元154以在半导体晶圆5的预定区域上方倾泻带电粒子。
气体充换单元155配置为将气体通入放电室151内。在一些实施例中，气体充换单元155包括气体入口1551和气体出口1552。气体通过气体入口1551供应至放电室151内并且通过气体出口1552从放电室151排出。应该理解，虽然气体入口1551和气体出口1552连接至放电室151的侧板1514，但是本发明不应限于此。气体入口1551和气体出口1552可以连接至放电室151的任何侧板。
在一些实施例中，气体入口1551包括气体柜、适合于给内部150提供气体的任何其他装置和/或它们的组合。此外，气体入口1551还包括泵、真空系统、引擎、电机、足以从内部150去除气体的其他装置和/或它们的组合。
在一些实施例中，放电模块15包括多个放电室151。放电室151设置在接口模块12中的不同位置中。通过多个放电室151，增大了第一处理装置10的生产量。
控制模块16配置为控制第一处理装置10。在一些实施例中，控制模块16包括测量控制单元161和放电控制单元162。测量控制单元161连接至电荷检测单元153并且用于控制电荷检测单元153。由电荷检测单元153产生的检测数据传输至测量控制单元161并且通过测量控制单元161分析。
放电控制单元162连接至离子源单元154并且用于控制离子源单元154。由测量控制单元161产生的测量结果传输至放电控制单元162。根据测量结果，放电控制单元162输出信号以驱动离子源单元154。
如图2所描述的，在一些实施例中，第二处理装置20包括装载端口11、接口模块12和装载锁模块14。此外，第二处理装置20还包括连接至装载锁模块14的第二处理模块23。第二处理模块23配置为在半导体晶圆5上方实施与第一处理模块10实施的不同的工艺。
传输装置30配置为将载体40传输或运送至储料器和/或第一和第二处理装置10和20以及将载体40从储料器和/或第一和第二处理装置10和20传输或运送出来。根据一些实施例，传输装置30包括导轨组件31、高架提升传输(OHT)组件32和传输控制器。例如，导轨组件31安装在FAB的顶棚上。通过导轨组件31悬置OHT组件32，并且通过传输控制器控制导轨组件31上的OHT组件32的移动。
图4是根据一些实施例的示出用于处理半导体晶圆的方法50的流程图。为了示出，将与图1至图3和图5至图6中示出的示意图描述流程图。对于不同实施例，可以代替或消除描述的一些阶段。在半导体器件结构中可以添加额外的部件。对于不同的实施例，可以代替或消除下面描述的一些部件。
方法50开始于放电工艺，其中，在诸如设置在接口模块12中的放电模块15的放电模块中对半导体晶圆5实施放电工艺。在一些实施例中，放电工艺包括以下操作。
放电工艺开始于操作51，其中，将半导体晶圆5移至放电模块15的放电室151内。在一些实施例中，多个半导体晶圆5包含在载体40中并且通过传输装置30转移至第一处理装置10。在装载端口11上设置载体40之后，打开接口模块12的门。然后，通过机械臂122将半导体晶圆5转移至设置在外壳121的内部126中的放电模块15内。
当半导体晶圆5接近时，打开诸如门156的两个门中的一个。放电室151的内部150通过打开的门156与外壳121的内部126连通，并且通过打开的门156将半导体晶圆5发送至放电室151内。在将半导体晶圆5传递至放电室151内之后，通过晶圆工作台152保持半导体晶圆5，并且通过晶圆工作台152将半导体晶圆5移动至合适的位置以用于实施放电工艺。
应该注意，由于放电室151设置在外壳121中，在半导体晶圆5转移至放电室151内之前，半导体晶圆5穿过外壳121中的周围可控的环境。
放电工艺继续进行操作52，其中，放电室151封闭。在一些实施例中，当机械臂122离开放电室151时，允许半导体晶圆5进入放电室151的内部150的门156关闭。在门156关闭之后，保持在放电室151中的空气环境与保持在外壳121的内部126中的空气环境隔离。因此，不允许由接口模块12的风扇过滤器组件123产生的气流进入放电室151的内部150。结果，不允许外壳121的内部126中的粒子或污染物进入封闭的放电室151。
放电工艺继续进行操作53，其中，检测封闭的放电室151中的半导体晶圆5的表面的至少一个特性。在一些实施例中，通过设置在放电室151中的电荷检测单元153检测半导体晶圆5的表面电荷。在一些实施例中，电荷检测单元153检测半导体晶圆5的选择的单点。在一些实施例中，电荷检测单元153通过扫描半导体晶圆5的表面的选择区域来检测表面电荷。然后由电荷检测单元153产生的检测的数据传输至测量控制单元161并且通过测量控制单元161分析。
放电工艺继续进行操作54，其中，在半导体晶圆5上方释放带电粒子。在一些实施例中，由测量控制单元161产生的测量结果传输至放电控制单元162。然后，根据测量结果，放电控制单元162输出信号以控制由离子源单元154产生的带电粒子的配方(例如，带电粒子的量或带电粒子的电性能)。
在一些实施例中，在粒子放电期间，离子源单元154控制为移动，从而以扫描方式在半导体晶圆5上方释放带电粒子。在一些实施例中，离子源单元154固定，带电粒子倾泻在与离子源单元154对准的半导体晶圆5的表面的区域上方。在一些实施例中，从设置在放电室151中的多个离子源单元154供应带电粒子，并且每个离子源单元154沿着撞击半导体晶圆5的相应区域的路径导向离子束。
在一些实施例中，由于放电室151与外壳121的内部126隔离，所以外壳121的内部126中的粒子和污染物将不进入放电室151。结果，足以防止由于带电粒子吸引周围环境中或外壳121的内部126中的粒子和污染物引起的粒子问题。
放电工艺继续进行操作55，其中，从放电室151去除半导体晶圆5。在一些实施例中，在离子源单元154停止操作之后，打开诸如门157的两个门中的一个门。放电室151的内部150通过打开的门157与外壳121的内部126连通，并且由机械臂122通过打开的门157从放电室151去除半导体晶圆5。
在一些实施例中，在去除半导体晶圆5之后，关闭门157以使放电室151与外壳121的内部126隔离。然后，实施气体充换。在一些实施例中，通过气体入口1551将气体供应至放电室151内，并且通过气体出口1552去除放电室151中的气体。供应至放电室151内的气体可以包括氮气(N2)、氢气(H2)、氦气(He)或氩气(Ar)和/或它们的组合。在一些实施例中，在将下一个半导体晶圆5转移至放电室151内之前停止气体充换。
在一些实施例中，在放电工艺之后，方法50继续至操作56，其中，在诸如第一处理模块13的处理模块中处理半导体晶圆5。在一些实施例中，由于半导体晶圆5已经经过放电工艺处理，所以防止了由于半导体晶圆5上的现有电荷或工艺流(例如，化学物、DIW和等离子体等)引起的电弧作用、电化学腐蚀或点腐蚀。
在一些实施例中，处理模块13对半导体晶圆5实施干蚀刻工艺。当将半导体晶圆5装载在处理模块13中时，由晶圆平台(图中未示出)保持半导体晶圆5。然后将电偏置施加至晶圆平台以控制等离子体沉积工艺。由于在放电工艺中中和了半导体晶圆的表面电荷，所以当产生等离子体时，防止了对半导体晶圆5上的一个或多个管芯的损坏。
如图5所示，在一些实施例中，通过接口模块12的相同的机械臂122将半导体晶圆5移入或移出放电室151。此外，通过机械臂122将半导体晶圆5发送至处理模块13或装载锁模块14内。在完成处理模块13中的工艺之后，通过相同的机械臂122转移半导体晶圆5以装载在载体40中。然而，应该理解，可以对本发明的实施例作出许多变化和更改。
例如，如图6所示，在放电工艺之前，通过接口模块12的机械臂122将半导体晶圆5移入放电室151。在放电工艺之后，通过接口模块12的另一机械臂122’将半导体晶圆5移出放电室151。然后，通过机械臂122’将半导体晶圆5发送至处理模块13或装载锁模块14内。在完成第一处理模块13中的工艺之后，通过相同的机械臂122或122’转移半导体晶圆5以装载在载体40中。
图7是根据一些实施例的示出通过系统1处理半导体晶圆的方法60的流程图。为了示出，将与图1至图3中示出的示意图一起描述流程图。对于不同的实施例，可以代替或消除描述的一些阶段。在半导体器件结构中可以添加额外的部件。对于不同的实施例，可以代替或消除下面描述的一些部件。
方法60开始于操作61，其中，在半导体晶圆5上方实施放电工艺。在一些实施例中，在放电室15中实施放电工艺。放电工艺可以包括如图5中描述的操作51至操作55。然后，方法60继续进行操作62，其中，通过第一处理模块13对半导体晶圆5实施第一工艺。
方法60继续进行操作63，其中，对半导体晶圆5实施放电后工艺。在一些实施例中，在从第一处理模块13去除半导体晶圆5之后，将半导体晶圆5转移至放电模块15内用于放电后工艺。放电后工艺可以包括如图5中描述的操作51至操作55。在一些实施例中，通过门157将半导体晶圆5发送至放电室151内，并且通过门156将半导体晶圆5移出放电室。然而，应该理解，可以对本发明的实施例作出许多变化和更改。
方法60继续进行操作64，其中，通过第二处理模块23对半导体晶圆5实施第二工艺。在一些实施例中，将已经经过放电后工艺处理的半导体晶圆5转移至载体40内。然后，通过传输装置30将载体40运送至第二处理装置20。当载体40设置在第二处理装置20的装载端口11上时，打开接口模块12的门。然后，将半导体晶圆5直接转移至装载锁模块14内并且通过第二处理模块23处理。
在一些实施例中，由于半导体晶圆5已经经过放电后工艺处理，所以防止了由于半导体晶圆5上的现有电荷或工艺流(例如，化学物、DIW和等离子体等)引起的电弧作用、电化学腐蚀或点腐蚀。因此，大大地改进了半导体晶圆5的生产率。此外，由于放电工艺和放电后工艺均通过第一处理装置的放电单元15实施，所以没有必要在第二处理装置20的接口模块12中设置另一放电单元15。结果，降低了制造成本。
图8是根据一些实施例的在半导体制造工艺中处理半导体晶圆5的系统1a的示意图。在一些实施例中，系统1a和系统1之间的差别包括在第一处理装置10a中省略了放电模块15以及系统1a进一步包括放电模块15a。
如图9所示，放电模块15a包括放电室151a、晶圆工作台152、电荷检测单元153、离子源单元154、气体充换单元157和装载端口158a。在实施例中，图3中示出的类似的元件提供有相同的参考标号，并且为了简化而不重复类似元件的特性。
在一些实施例中，放电室151a包括门156a以及诸如两个垂直侧板1511aa和1512a的多个侧板。两个垂直侧板1511aa和1512a彼此相对布置。门156a设置在垂直侧板1512a上以使能够传递半导体晶圆5。
图10是根据一些实施例的示出通过系统1a处理半导体晶圆的方法70的流程图。为了示出，将与图9中示出的示意图描述流程图。对于不同的实施例，可以代替或消除描述的一些阶段。在半导体器件结构中可以添加额外的部件。对于不同的实施例，可以代替或消除下面描述的一些部件。
方法70开始于操作71，其中，通过使用第一处理模块13对半导体晶圆5实施第一工艺。
方法70继续进行操作72，其中，通过使用放电模块15a对半导体晶圆5实施放电工艺。在一些实施例中，将已经通过第一处理模块13处理的半导体晶圆5装载在载体40中，并且然后通过传输装置30将载体40转移至装载端口158a。当将载体40位于装载端口158a时，打开门156a，并且通过门156a将半导体晶圆5装载至放电模块15a内以用于放电工艺。放电工艺可以包括如图5中描述的操作51至操作55。
在一些实施例中，在放电工艺之后，当半导体晶圆5被转移至放电室151a内时，通过相同的门156a将半导体晶圆5移出放电室151a。
方法70继续进行操作73，其中，通过使用第二处理模块23对半导体晶圆5实施第二工艺。在一些实施例中，第一工艺与第二工艺不同。例如，第一工艺是光刻工艺，而第二工艺是干或湿蚀刻工艺。由于半导体晶圆5已经在第二工艺之前经过放电工艺处理，所以防止了由于半导体晶圆5上的现有电荷或工艺流(例如，化学物、DIW和等离子体等)引起的电弧作用、电化学腐蚀或点腐蚀。
以上描述的用于控制半导体晶圆的表面电荷的机制的实施例使用放电模块以中和存在于半导体晶圆上的电荷。在放电室中实施放电工艺。由于放电室与周围环境隔离，所以降低了放电工艺期间的半导体晶圆的污染的风险。大大改进了半导体晶圆的生产率。此外，由于用于检测表面电荷的工具和用于释放带电粒子的工具设置在放电室中，所以实现了用于放电的实时闭环控制。因此，提高了给定工艺的生产量。此外，由于根据半导体晶圆上的表面电荷的测量结果控制带电粒子的供应，所以精确选择带电粒子的电性质或量。结果，提高了放电效率。
根据一些实施例，提供了一种用于处理半导体晶圆的方法。该方法包括将半导体晶圆移入放电室内和封闭放电室以形成封闭的放电室。该方法还包括检测封闭的放电室中的半导体晶圆的表面的至少一种特性。该方法也包括在封闭的放电室中的半导体晶圆上方释放带电粒子。在放电期间，根据半导体晶圆的表面的至少一种特性的检测结果来控制带电粒子的供应。此外，该方法包括从放电室去除半导体晶圆。此外，该方法包括在处理模块中处理半导体晶圆。
在上述方法中，还包括：在将所述半导体晶圆移入所述放电室内之前，转移所述半导体晶圆并且使所述半导体晶圆穿过接口模块中的周围可控的环境。
在上述方法中，其中，在所述半导体晶圆的表面的单点处实施检测所述半导体晶圆的表面的所述至少一种特性。
在上述方法中，其中，通过扫描所述半导体晶圆的表面的区域实施检测所述半导体晶圆的表面的所述至少一种特性。
在上述方法中，其中，通过所述放电室的第一门将所述半导体晶圆转移至所述放电室内，并且通过所述放电室的第二门从所述放电室去除所述半导体晶圆，其中，所述第二门与所述第一门不同。
在上述方法中，还包括：在从所述放电室去除所述半导体晶圆之后或在将另一半导体晶圆转移至所述放电室内之前，充换所述放电室上方的气体。
在上述方法中，其中，通过用于放电工艺的所述放电室从载体转移所述半导体晶圆，并且所述半导体晶圆发送至所述处理模块，所述载体配置为包含多个半导体晶圆。
在上述方法中，其中，通过用于放电工艺的所述放电室从所述处理模块转移所述半导体晶圆，并且所述半导体晶圆发送至载体，所述载体配置为包含多个半导体晶圆。
根据一些实施例，提供了一种用于处理半导体晶圆的方法。该方法包括在封闭的放电室中对半导体晶圆实施放电工艺。在放电工艺期间，基于半导体晶圆的表面的至少一种特性调节施加在半导体晶圆上的带电粒子。该方法还包括在放电工艺之后通过使用第一处理模块处理半导体晶圆。
在上述方法中，还包括：在已经通过所述第一处理模块处理所述半导体晶圆之后，在所述放电室或另一封闭的放电室中实施放电后工艺；以及通过使用第二处理模块处理已经在所述放电后工艺中处理的所述半导体晶圆。
在上述方法中，还包括：在已经通过所述第一处理模块处理所述半导体晶圆之后，在所述放电室或另一封闭的放电室中实施放电后工艺；以及通过使用第二处理模块处理已经在所述放电后工艺中处理的所述半导体晶圆；将已经在所述放电后工艺中处理的所述半导体晶圆移动至载体；以及通过所述载体将所述半导体晶圆转移至所述第二处理模块。
在上述方法中，还包括：将所述半导体晶圆从载体移动至放电室；封闭所述放电室以用于实施所述放电工艺；将所述半导体晶圆从放电模块移动至所述载体或另一载体；以及通过所述载体或其他载体将已经在所述放电工艺中处理的所述半导体晶圆转移至所述第一处理模块。
在上述方法中，还包括：在对两个不同的半导体晶圆实施所述放电工艺的操作期间，实施气体充换。
在上述方法中，其中，基于所述半导体晶圆的表面上的单点的至少一种特性来调节带电粒子。
在上述方法中，其中，基于所述半导体晶圆的表面上的区域的至少一种特性来调节带电粒子。
根据一些实施例，提供了用于处理半导体晶圆的系统。该系统包括放电模块。放电模块包括放电室、电荷检测单元和离子源单元。放电室包括用于封闭放电室的门。电荷检测单元设置在放电室中并且用于检测放电室中的半导体晶圆的表面电荷。离子源单元设置在放电室中并且用于在放电室中的半导体晶圆上方释放带电粒子。该系统还包括控制模块。控制模块用于根据半导体晶圆的表面电荷的测量结果从离子源单元供应带电粒子。
在上述系统中，还包括：处理装置，其中，所述处理装置包括配置为从所述处理装置的外部接收所述半导体晶圆的接口模块，其中，在所述接口模块中产生可控的周围环境，并且所述放电模块设置在所述接口模块中。
在上述系统中，还包括：处理装置，配置为处理所述半导体晶圆，并且所述放电模块与所述处理装置分隔开。
在上述系统中，还包括：气体充换单元，配置为将气体充换至所述放电室内。
在上述系统中，其中，所述放电室包括设置在所述放电室的侧板上的两个门，其中，所述半导体晶圆通过所述两个门中的一个进入或离开所述放电室。
虽然详细描述了实施例及它们的优势，但应该理解，在不背离所附权利要求限定的实施例的精神和范围的情况下，对本发明可作出各种变化、替代和修改。此外，本申请的范围不旨在限制于说明书中所述的工艺、机器、制造、物质组成、工具、方法和步骤的特定实施例。作为本领域的普通技术人员将容易地从本发明中理解，根据本发明，可以利用现有的或今后将被开发的、执行与在本发明所述的对应实施例基本相同的功能或实现基本相同的结果的工艺、机器、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在将这些工艺、机器、制造、物质组成、工具、方法或步骤包括它们的范围内。另外，每一个权利要求构成一个单独的实施例，且不同权利要求和实施例的组合都在本发明的范围内。

Claims (10)

1.一种用于处理至少一个半导体晶圆的方法，包括：
将所述半导体晶圆移入放电室内；
封闭所述放电室以产生封闭的放电室；
检测所述封闭的放电室中的所述半导体晶圆的表面的至少一种特性；
在所述封闭的放电室中的所述半导体晶圆上方释放带电粒子，其中，根据所述半导体晶圆的表面的所述至少一种特性的检测结果来控制所述带电粒子的供应；
从所述放电室去除所述半导体晶圆；以及
在处理模块中处理所述半导体晶圆。
2.根据权利要求1所述的方法，还包括：
在将所述半导体晶圆移入所述放电室内之前，转移所述半导体晶圆并且使所述半导体晶圆穿过接口模块中的周围可控的环境。
3.根据权利要求1所述的方法，其中，在所述半导体晶圆的表面的单点处实施检测所述半导体晶圆的表面的所述至少一种特性。
4.根据权利要求1所述的方法，其中，通过扫描所述半导体晶圆的表面的区域实施检测所述半导体晶圆的表面的所述至少一种特性。
5.根据权利要求1所述的方法，其中，通过所述放电室的第一门将所述半导体晶圆转移至所述放电室内，并且通过所述放电室的第二门从所述放电室去除所述半导体晶圆，其中，所述第二门与所述第一门不同。
6.根据权利要求1所述的方法，还包括：
在从所述放电室去除所述半导体晶圆之后或在将另一半导体晶圆转移至所述放电室内之前，充换所述放电室上方的气体。
7.根据权利要求1所述的方法，其中，通过用于放电工艺的所述放电室从载体转移所述半导体晶圆，并且所述半导体晶圆发送至所述处理模块，所述载体配置为包含多个半导体晶圆。
8.根据权利要求1所述的方法，其中，通过用于放电工艺的所述放电室从所述处理模块转移所述半导体晶圆，并且所述半导体晶圆发送至载体，所述载体配置为包含多个半导体晶圆。
9.一种用于处理至少一个半导体晶圆的方法，包括：
在封闭的放电室中对所述半导体晶圆实施放电工艺，其中，在所述放电工艺期间，基于所述半导体晶圆的表面的至少一种特性调节施加在所述半导体晶圆上的带电粒子；以及
在所述放电工艺之后通过使用第一处理模块处理所述半导体晶圆。
10.一种用于控制半导体制造中的表面电荷的系统，所述系统包括：
放电模块，包括：
放电室，包括用于封闭所述放电室的门；
电荷检测单元，设置在所述放电室中并且配置为检测所述放电室中的半导体晶圆的表面电荷；和
离子源单元，设置在所述放电室中并且配置为在所述放电室中的所述半导体晶圆上方释放带电粒子；以及
控制模块，配置为根据所述表面电荷的测量结果控制来自所述离子源单元的带电粒子的供应。
CN201510658912.2A 2015-04-16 2015-10-12 在半导体制造中控制晶圆表面上的表面电荷的方法 Active CN106057621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/688,191 2015-04-16
US14/688,191 US9704714B2 (en) 2015-04-16 2015-04-16 Method for controlling surface charge on wafer surface in semiconductor fabrication

Publications (2)

Publication Number Publication Date
CN106057621A true CN106057621A (zh) 2016-10-26
CN106057621B CN106057621B (zh) 2018-08-07

Family

ID=57129202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510658912.2A Active CN106057621B (zh) 2015-04-16 2015-10-12 在半导体制造中控制晶圆表面上的表面电荷的方法

Country Status (2)

Country Link
US (1) US9704714B2 (zh)
CN (1) CN106057621B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507149A (en) * 2003-07-21 2005-02-16 Kenneth Steeples Integrated implant monitor for closed loop control
CN100382234C (zh) * 2003-10-20 2008-04-16 应用材料股份有限公司 用于大面积基板处理系统的装载锁定室

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4693777A (en) * 1984-11-30 1987-09-15 Kabushiki Kaisha Toshiba Apparatus for producing semiconductor devices
US5661408A (en) * 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
CN102047376A (zh) * 2008-05-30 2011-05-04 艾克塞利斯科技公司 注入硼烷时在半导体基片上的粒子控制

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507149A (en) * 2003-07-21 2005-02-16 Kenneth Steeples Integrated implant monitor for closed loop control
CN100382234C (zh) * 2003-10-20 2008-04-16 应用材料股份有限公司 用于大面积基板处理系统的装载锁定室

Also Published As

Publication number Publication date
CN106057621B (zh) 2018-08-07
US9704714B2 (en) 2017-07-11
US20160307757A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
Quirk et al. Semiconductor manufacturing technology
Franco et al. SiGe channel technology: Superior reliability toward ultrathin EOT devices—Part I: NBTI
US20080124197A1 (en) Semiconductor manufacturing process modules
US8685820B2 (en) Multiple gate dielectric structures and methods of forming the same
US20080219810A1 (en) Semiconductor manufacturing process modules
US8352062B2 (en) Advanced process control for gate profile control
US10847431B2 (en) Ion implantation methods and structures thereof
US10510572B2 (en) Semiconductor processing station
US20080124194A1 (en) Semiconductor manufacturing process modules
TW200931576A (en) Transport system with buffering
US11145654B2 (en) Field effect transistor (FET) comprising channels with silicon germanium (SiGe)
WO2007103887A2 (en) Semiconductor manufacturing process modules
US20080145192A1 (en) Semiconductor manufacturing process modules
CN101151707B (zh) 杂质导入装置和杂质导入方法
JP2016219620A (ja) 半導体装置の製造方法およびそれに用いられるｆｏｕｐ
CN106057621A (zh) 在半导体制造中控制晶圆表面上的表面电荷的方法
WO2021034419A1 (en) Integrated device comprising a cmos structure comprising well-less transistors
CN115101457A (zh) 晶圆前端传送系统和半导体处理设备
CN107093580A (zh) 一种半导体器件的制作方法
US20220367292A1 (en) Gas Control in Semiconductor Processing
US20220068684A1 (en) Substrate processing system and substrate processing apparatus
Siddiqui Atomic Layer Deposited (ALD) SiO2 with HiK/Metal Gate Dielectric for High Voltage Analog and I/O Devices on Silicon and High Mobility Silicon Germanium (SiGe) Channels: Planar, FinFET and GAA Transistor Architecture
DUBOIS Étude, fabrication et caractérisation pour l'intégration 3D séquentielle Study, fabrication and characterization in
CN106887387B (zh) 一种半导体器件的制造方法
KR20220026995A (ko) 기판 처리 시스템 및 기판 처리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant