CN106055744B - 一种基于格点的单元级的三维集成电路的电压降分析方法 - Google Patents

Abstract

本发明涉及一种基于格点的单元级的三维集成电路的电压降分析方法。本发明的一种基于格点的单元级的三维集成电路的电压降分析方法，首先，将三维集成电路的电源传输网络格点化，三维集成电路的每一个电流源或者电路交叉点均作为格点，并将电源网络等效为等效互连电路；然后，将高斯‑赛德尔迭代法应用于三维集成电路的电压降分析，逐层逐点计算电源传输网络的格点电压，根据格点电压计算得到全局电压降。其有益效果是：本发明的电压降分析方法将三维集成电路的电源传输网络格点化；然后运用高斯‑赛德尔迭代法(基于格点)应用于三维集成电路电源传输网络分析，逐层逐点计算全局电压降值；逐层逐点计算全局电压降，节省了内存空间。

Description

一种基于格点的单元级的三维集成电路的电压降分析方法

技术领域

本发明涉及三维集成电路(3D-IC)电源传输网络分析领域，特别涉及一种基于格点的单元级的三维集成电路的电压降分析方法。

背景技术

与二维集成电路相比，三维集成电路的供电需求增加，能量的传输路径更为复杂，需要大量的电流通过电源网络进行配送，导致互连线上电压降增加，因此带来了新的能量传输和电路性能问题。三维集成电路的供电电压有逐渐降低的趋势，电源供应不充足，电压降导致电路性能下降，因此电压降带来的问题不容忽视。由于运行时间和内存空间的问题，三维集成电路电压降的计算成为一种亟待解决的问题。

现有的计算三维集成电路静态电压降的方法是在二维集成电路的研究基础上对其进行改进。将电源网络等效为由电压源、恒定电流源和互连线寄生电阻组成的电源网络，如图1所示，其中101为电源硅通孔(Power TSV)；102为电源焊球(power bump)；103为第二层裸片(die2)；104为第一层裸片(die1)。典型的计算电压值方法是根据基尔霍夫电流定律的矩阵方法Ax＝b，将电源网络等效为N·N均匀电源网状阵列，其中A为互连线电导矩阵，b为独立电流源向量，x为电压源向量，若三维集成电路为m层结构，则矩阵A的规模为(m·N²)(m·N²)，矩阵规模非常大，计算时所占内存很大。Jianyong Xie和Madhavan Swaminathan提出了有限体积法和共轭梯度法，该方法依赖于电阻率计算电压降，解决了实际电源网格电阻不均匀的问题，主要从封装的角度考虑三维集成电路的能量传输。如图2所示，三维集成电路一般采用电源硅通孔101(Power TSV)技术连接相邻层之间的电源轨204(powerrail)和顶层金属206(top metal)，电源硅通孔的着陆点202(power TSV landing pad)不仅增加了整个设计的面积，如果着陆点(landing pad)的高度大于单元器件的高度，则影响电源轨204布局布线。Sheldon Tan Moongon Jung和Sung Kyu Lim采用串联电阻链模型，将每一条电源轨204等效为一条串联电阻链，考虑片上(on-chip)电源传输情况，但只考虑电源轨204上电源互连网络，忽略了电源条(power stripes)和电源环(power ring)上的能量传输情况。附图2中201为层间介质(Poly active ILD)，203为电源金属层(Metal 2)；205为地轨(ground rail)。

实际的三维集成电路的电源传输网络分析中，为了减少因大量电源硅通孔的插入而增加的面积和对布局布线的需求，考虑片上的电源传输网络更加精确的电压降预估十分重要。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于单元级(cell-level)的三维集成电路的电压降分析方法，本发明的电压降分析方法逐层逐点计算全局电压，节省内存空间，使用更加精确的等效电路模型，确保三维集成电路电压降的预估更加精确。

本发明提供的一种基于格点的单元级的三维集成电路的电压降分析方法，其技术方案为：

一种基于格点的单元级的三维集成电路的电压降分析方法，首先，将三维集成电路的电源传输网络格点化，三维集成电路的每一个电流源或者电路交叉点均作为格点，并将电源网络等效为等效互连电路；然后，将高斯-赛德尔迭代法应用于三维集成电路的电压降分析，逐层逐点计算电源传输网络的格点电压，根据格点电压计算得到全局电压降。

其中，等效互连电路是基于标准单元和宏模块的功耗库，将电源轨、电源环和电源条、电源硅通孔等效为互连电阻；形成包括电压源、恒定电流源和互连电阻的等效互连电路。

其中，根据标准单元和宏模块的功耗库，获取二维集成电路电源传输网络的单元级的格点互连电阻和独立电流源参数，将二维集成电路的电源传输网络构建成三维集成电路电源传输网络。

其中，格点电压根据以下公式计算：

其中，i代表第i个格点；j代表相邻层连接的格点；k代表三维集成电路的第k层；V_(i,k+1)表示第k+1层的第i个格点的电压值；j_k表示三维集成电路中第k层的格点；Ni表示与格点i相连的所有格点；g_(i,j,k+1)表示第k+1层的第i个格点的互连线电导；V_(j,k+1)表示第k+1层的第j个格点的电压值；g_ti表示硅通孔电导；V(_j,k)表示第k层的第j个格点的电压值；I_(i,k+1)表示第k+1层的与第i个格点连接的独立电流源的电流值。

其中，将高斯-赛德尔迭代法应用于三维集成电路的电压降分析，逐层逐点计算电源传输网络的格点电压的具体步骤如下：

1)、三维集成电路的能量由下向上传输，计算电压值时从最底层的格点开始，层数j＝1，计算最底层格点的电压值V_i；

2)、最底层上的格点V_i计算完后，更新V_i电压值，再计算下一个格点V_(i+1)，逐点进行电压值的计算；

3)、计算完底层后，层数j+1，再计算上一层，逐层向上计算；

4)、所有格点的电压值都计算完记为一次迭代,迭代次数n+1；

5)、判断迭代误差是否达到迭代精度，若达到迭代精度，结束迭代计算；否则重复步骤1-4。

本发明的优点和积极效果是：

本发明提出了基于格点的单元级的三维集成电路的电压降分析方法，将二维集成电路电源传输网络构建三维集成电路电源传输网络；然后将高斯-赛德尔迭代法(基于格点)应用于三维集成电路电源传输网络分析，逐层逐点计算全局电压值；步骤简单，并节省了内存空间。使用的格点模型忽略了过孔阵列的电阻，将电源环、电源条、电源轨、硅通孔、电压源、和独立电流源组成三维集成电路等效互连电路，电源传输模型更加精确。

附图说明

图1为格点分布均匀的三维集成电路电源传输网络等效电路示意图。

图2为一种基于单元级的三维集成电路的硅通孔技术示意图。

图3a为一种基于单元级的三维集成电路的单层电路电源传输网络示意图。

图3b为一种基于单元级的三维集成电路的单层电路电源传输网络等效电路示意图。

图4为一种基于格点的单元级的三维集成电路的单个格点互连等效电路示意图。

图5为一种基于格点的单元级的三维集成电路的电压预估的流程示意图。

图6为电源/地网格结构的电压降示意图。

具体实施方式

下面将结合实施例以及附图对本发明加以详细说明，需要指出的是，所描述的实施例仅旨在便于对本发明的理解，而对其不起任何限定作用。

本实施例提供的一种基于格点的单元级的三维集成电路的电压降分析方法，包括以下步骤：

1、将二维集成电路电源传输网络构建为三维集成电路电源传输网络

本实施例中使用的等效互连模型是基于标准单元行(standard cell row)，根据标准单元和宏模块(macro blocks)的功耗库(power library)，将电源轨(power rail)、电源环(power ring)和电源条(power stripes)、硅通孔(power TSV)等效为互连电阻，组成由电压源、恒定电流源和互连电阻组成的等效电源网格，并考虑片上的能量传输，单层电路电源传输模型等效互连电路如图3a和图3b所示，其中301为宏模块(macro blocks)；302为标准单元区域；303为电源环电阻(power ring resistance)；304为电源轨电阻(powerrail resistance)；305为水平方向的电源条电阻(horizontal power stripesresistance)；306为竖直方向的电源条电阻(vertical power stripes resistance)。

使用EDA工具构建三维集成电路电源传输网络，过程如下：将二维集成电路网表综合例化后，使用Encounter对其进行布局布线，导出详细布局布线之后的def、netlist等文件，使用StarRC抽取寄生参数spef文件，根据标准单元和宏模块的功耗库，使用工具EPS获取二维集成电路电源传输网络的单元级的格点互连电阻和独立电流源参数，使用Perl脚本将二维集成电路的电源传输网络构建成三维集成电路电源传输网络。三维集成电路的每一个电流源或者交叉点均作为一个格点。

2、将高斯-赛德尔迭代法应用于三维集成电路电源传输网络分析，逐层逐点计算全局电压值；

电压值的计算可以使用MATLAB执行。本发明中基于格点的电压降算法只需根据电源网络结构，逐点进行计算，无需建立结构复杂的电导矩阵。由于电源和地的电压降的计算原理类似，因此仅从电源的角度分析三维集成电路电源传输网络。

首先只考虑一个格点，如图4所示，第k+1层格点为i_(k+1)，假设格点i_(k+1)同层周围有四个相邻的格点，互连线电导为g_(i,j,k+1)，与相邻层的格点j_k通过硅通孔相连，硅通孔的电导为g_ti，格点处连接的独立电流源为I_(i,k+1)，根据基尔霍夫电流定律(KCL)，可以得出方程(1)：

其中N_i＝{j|g_ij≠0}，N_i表示与格点i相连的所有格点，方程(1)可以写成：

其中，i代表第i个格点；j代表相邻层连接的格点；k代表三维集成电路的第k层；V_(i,k+1)表示第k+1层的第i个格点的电压值；j_k表示三维集成电路中第k层的格点；Ni表示与格点i相连的所有格点；g_(i,j,k+1)表示第k+1层的第i个格点的互连线电导；V_(j,k+1)表示第k+1层的第j个格点的电压值；g_ti表示硅通孔电导；V_(j,k)表示第k层的第j个格点的电压值；I_(i,k+1)表示第k+1层的与第i个格点连接的独立电流源的电流值。

其中，各个格点的初始电压值可以是任意值，本实施例中，连接电压源的格点的电压值是定值，计算该点时，假设没有其他格点与之相连接，即V_(j,k)均为0，且电流I_(i,k)设为-1.2，电导之和为1，用这种方法将该格点电压值固定。本实施例中，假设初始时每个格点上均连接硅通孔，但其电阻值为无穷大，相当于断路，电导g_ti＝0，相邻两层之间有连接关系时，通过电源硅通孔将对应格点连接，此时g_ti≠0。

本实施例中格点法的算法流程如图5所示，具体步骤如下：

1)、三维集成电路的能量由下向上传输，计算电压值时从最底层的格点开始，层数j＝1，计算最底层格点的电压值V_i；

2)、最底层上的格点V_i计算完后，更新V_i电压值，再计算下一个格点V_(i+1)，逐点进行电压值的计算；

3)、计算完底层后，层数j+1，再计算上一层，逐层向上计算；

4)、所有格点的电压值都计算完记为一次迭代,迭代次数n+1；

5)、判断迭代误差是否达到迭代精度，若达到迭代精度，结束迭代计算；否则重复步骤1-4。

本实施例的电源/地网格结构的电压降示意图如图6所示，其中601为封装引脚，602为电源焊球(VDD pad)，603为地焊球(VSS pad)，604为电源网格(Vdd grid)，605为地网格(Vss grid)，606为电压降ΔV。由于寄生参数的存在，在电源焊球VDD pad和芯片上各个器件的电源引脚之间存在电压损失ΔV，使各电路器件不能获得理想的电源电压。电压损失ΔV称为电压降，计算完成后使用ΔV＝VDD-Vdd或ΔV＝VSS-Vss可得到每个格点的电压降，VDD为电压源的电压值，Vdd为电源格点的电压值，VSS为地的电压值，Vss为地网络格点的电压值。电压降的值是电源格点两端电压的差值。

从以上计算过程可以得出，将高斯-赛德尔迭代法应用于三维集成电路的电压降分析的格点法的方程(2)，与现有的基于矩阵的高斯-赛德尔迭代法的方程(3)是等价的，基于格点的电压降算法与高斯-赛德尔迭代法是等效的。

但是，基于矩阵的高斯-赛德尔迭代法是基于Ax＝b公式，根据公式中系数矩阵A进行迭代计算的，随着电路规模的增大，电导矩阵A规模也会增大，受到内存空间的限制。针对基于矩阵的高斯-赛德尔迭代法如下：

求解线性方程

其中是向量x_i的第k+1次迭代的结果，b_i是向量b的分量，a_(i,j)是不在矩阵A对角线上的系数，a_(i,i)是在矩阵A对角线上的系数，是x_j的第k+1次迭代结果，是x_j的第k次迭代结果。

本实施例中将基于格点的高斯-赛德尔迭代法应用于实际的三维集成电路电源网络分析，不需要构建电导矩阵A，只需根据实际电源传输网络结构，逐层逐点计算全局电压降值，节省了内存空间。而且操作步骤更为简化，具体步骤为将二维集成电路电源传输网络构建三维集成电路电源传输网络；然后将高斯-赛德尔迭代法应用于三维集成电路电源传输网络分析，逐层逐点计算全局电压值；步骤简单。使用的格点模型忽略了过孔阵列的电阻，将电源环、电源条、电源轨、硅通孔、电压源、和独立电流源组成三维集成电路等效互连电路，电源传输模型更加精确。将高斯-赛德尔迭代法应用于三维集成电路电源传输网络分析中，逐层逐点计算全局电压值，节省了内存空间。

本实施例中的术语解释：

电压降：指集成电路中电源网络上电压下降或地网络上电压上升的现象。

标准单元(standard cell)：标准单元是指把一些基本单元乃至具有相当强功能的模块预先设计好,作为标准单元存入CAD系统中，构成标准单元库，设计时从标准单元库调用所需的单元。在同一标准单元库中，标准单元的高是相同的，这样标准单元摆放的时候都是整齐的一行一行的，标准单元行(standard cell row)的间距就是标准单元的高度。

宏模块(macro blocks)：指的是一些通用的知识产权核，方便设计中复用。

高斯-赛德尔迭代(Gauss–Seidel method)：一种线性代数方程组的迭代求解方法。由高斯-赛德尔发明，因此命名为高斯-赛德尔迭代法。

格点：每一个电流源或者交叉点处就是一个格点。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (5)

1.一种基于格点的单元级的三维集成电路的电压降分析方法，其特征在于：首先，将三维集成电路的电源传输网络格点化，并将电源网络等效为等效互连电路；然后，将高斯-赛德尔迭代法应用于三维集成电路的电压降分析，逐层逐点计算电源传输网络的格点电压，根据格点电压计算得到全局电压降；

其中，三维集成电路的电源传输网络格点化的方法为：将二维集成电路网表综合例化后，对其进行布局布线，导出详细布局布线之后的文件，抽取寄生参数文件，根据标准单元和宏模块的功耗库，获取二维集成电路电源传输网络的单元级的格点互连电阻和独立电流源参数，将二维集成电路的电源传输网络构建成三维集成电路电源传输网络，三维集成电路的每一个电流源或者交叉点均作为一个格点。

2.根据权利要求1所述的一种基于格点的单元级的三维集成电路的电压降分析方法，其特征在于：等效互连电路是基于标准单元和宏模块的功耗库，将电源轨、电源环和电源条、电源硅通孔等效为互连电阻；形成包括电压源、恒定电流源和互连电阻的等效互连电路。

3.根据权利要求1所述的一种基于格点的单元级的三维集成电路的电压降分析方法，其特征在于：根据标准单元和宏模块的功耗库，获取二维集成电路的电源传输网络的单元级的格点互连电阻和独立电流源参数，将二维集成电路的电源传输网络构建成三维集成电路电源传输网络。

4.根据权利要求1～3任一所述的一种基于格点的单元级的三维集成电路的电压降分析方法，其特征在于：格点电压根据以下公式计算：

其中，i代表第i个格点；j代表相邻层连接的格点；k代表三维集成电路的第k层；V_(i,k+1)表示第k+1层的第i个格点的电压值；j_k表示三维集成电路中第k层的格点；Ni表示与格点i相连的所有格点；g_(i,j,k+1)表示第k+1层的第i个格点的互连线电导；V_(j,k+1)表示第k+1层的第j个格点的电压值；g_ti表示硅通孔电导；V_(j,k)表示第k层的第j个格点的电压值；I_(i,k+1)表示第k+1层的与第i个格点连接的独立电流源的电流值。

5.根据权利要求1～3任一所述的一种基于格点的单元级的三维集成电路的电压降分析方法，其特征在于：将高斯-赛德尔迭代法应用于三维集成电路的电压降分析，逐层逐点计算电源传输网络的格点电压的具体步骤如下：

1)、三维集成电路的能量由下向上传输，计算电压值时从最底层的格点开始，层数j＝1，计算最底层格点的电压值V_i；

2)、最底层上的格点V_i计算完后，更新V_i电压值，再计算下一个格点V_(i+1)，逐点进行电压值的计算；

3)、计算完底层后，层数j+1，再计算上一层，逐层向上计算；

4)、所有格点的电压值都计算完记为一次迭代,迭代次数n+1；

5)、判断迭代误差是否达到迭代精度，若达到迭代精度，结束迭代计算；否则重复步骤1-4。