CN106055516A - 片上系统和包括其的电子装置以及将存储器初始化的方法 - Google Patents

片上系统和包括其的电子装置以及将存储器初始化的方法 Download PDF

Info

Publication number
CN106055516A
CN106055516A CN201610195645.4A CN201610195645A CN106055516A CN 106055516 A CN106055516 A CN 106055516A CN 201610195645 A CN201610195645 A CN 201610195645A CN 106055516 A CN106055516 A CN 106055516A
Authority
CN
China
Prior art keywords
initialization
memorizer
local
address scope
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610195645.4A
Other languages
English (en)
Other versions
CN106055516B (zh
Inventor
赵庆浩
柳基洙
宣京壹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106055516A publication Critical patent/CN106055516A/zh
Application granted granted Critical
Publication of CN106055516B publication Critical patent/CN106055516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7857—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) using interleaved memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/206—Memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/253—Centralized memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Stored Programmes (AREA)

Abstract

提供了片上系统和包括其的电子装置以及将存储器初始化的方法。片上系统包括中央处理单元和存储控制器。存储控制器从中央处理单元接收指示初始化地址范围和初始化值的初始化信息，基于初始化信息确定初始化目标存储器和初始化目标存储器的本地初始化地址范围，并且按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，从而将初始化目标存储器的本地初始化地址范围初始化。

Description

片上系统和包括其的电子装置以及将存储器初始化的方法
本申请要求于2015年4月7日在韩国知识产权局(KIPO)提交的第10-2015-0048921号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
技术领域
示例实施例总体上涉及半导体装置。更具体地讲，本公开的实施例涉及控制随机存取存储器(例如，动态随机存取存储器(DRAM)等)的片上系统和包括片上系统的电子装置。
背景技术
通常，随机存取存储装置包括随机存取存储器和控制随机存取存储器的存储控制器。这里，存储控制器可以由作为片上系统的电子装置的中央处理单元(CPU)实现。在随机存取存储装置中，频繁地执行利用初始化值(例如，二进制数字“0”或二进制数字“1”)对随机存取存储器的特定地址范围进行初始化的初始化操作(例如，诸如memset()等的函数)。传统上，按下列方式执行初始化操作：中央处理单元按特定单位(例如，按字节单位，按字单位，按高速缓存行(cache-line)单位等)反复地将包括初始化值的初始化数据经由总线发送到随机存取存储装置，并且存储控制器反复地将接收到的初始化数据写入到随机存取存储装置中的随机存取存储器中。即，由于初始化操作使中央处理单元反复地将具有相同模式(pattern)的初始化数据经由总线发送到随机存取存储装置，因此初始化操作会不必要地增加中央处理单元的总线流量和/或负载。结果，会出现电子装置的性能劣化。
发明内容
一些示例实施例提供了一种片上系统，该片上系统可以用初始化值(例如，二进制数字“0”或二进制数字“1”)将初始化目标存储器的特定地址范围(即，本地初始化地址范围)初始化，同时使中央处理单元的总线流量和/或负载最小化(或减小)。
一些示例实施例提供了一种包括片上系统的电子装置。
根据示例实施例的一方面，一种片上系统可以包括：至少一个中央处理单元；以及存储控制器，从中央处理单元接收指示初始化地址范围和初始化值的初始化信息，基于初始化信息确定至少一个初始化目标存储器和初始化目标存储器的至少一个本地初始化地址范围，并且按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，从而将初始化目标存储器的本地初始化地址范围初始化。
在示例实施例中，预定单位可以被设置成小于本地初始化地址范围。另外，存储控制器可以反复将初始化数据发送到初始化目标存储器。
在示例实施例中，预定单位可以被设置成等于本地初始化地址范围。另外，存储控制器可以将初始化数据发送到初始化目标存储器一次。
在示例实施例中，当存储控制器因初始化目标存储器的本地初始化地址范围被初始化而从初始化目标存储器接收到本地初始化完成信号时，存储控制器可以将初始化完成信号发送到中央处理单元。
在示例实施例中，当中央处理单元从存储控制器接收到初始化完成信号时，中央处理单元可以将内部高速缓存初始化。
在示例实施例中，当存储控制器从中央处理单元接收到初始化信息时，存储控制器可以停止处理外部装置针对初始化地址范围的访问请求。
在示例实施例中，当存储控制器因初始化目标存储器的本地初始化地址范围被初始化而从初始化目标存储器接收到本地初始化完成信号时，存储控制器开始处理访问请求。
在示例实施例中，初始化数据可以是二进制数据，初始化值可以是二进制数字“0”或二进制数字“1”。
在示例实施例中，初始化目标存储器可以是动态随机存取存储器。
根据示例实施例的另一个方面，一种片上系统可以包括：至少一个中央处理单元；以及流量交织器，从中央处理单元接收指示初始化地址范围和初始化值的初始化信息，基于初始化信息确定至少一个初始化目标存储器和初始化目标存储器的至少一个本地初始化地址范围，并且生成指示初始化目标存储器的本地初始化地址范围和初始化值的本地初始化信息。片上系统还可以包括多个存储控制器，所述多个存储控制器控制均包括至少一个随机存取存储器的多个随机存取存储器组，从流量交织器接收本地初始化信息，并且基于本地初始化信息按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，从而将初始化目标存储器的本地初始化地址范围初始化。
在示例实施例中，预定单位可以被设置成小于本地初始化地址范围。另外，每个存储控制器可以反复将初始化数据发送到初始化目标存储器。
在示例实施例中，预定单位可以被设置成等于本地初始化地址范围。另外，每个存储控制器可以将初始化数据发送到初始化目标存储器一次。
在示例实施例中，当流量交织器因初始化目标存储器的本地初始化地址范围被初始化而经由存储控制器从初始化目标存储器接收到本地初始化完成信号时，流量交织器可以将初始化完成信号发送到中央处理单元。
在示例实施例中，当中央处理单元从流量交织器接收到初始化完成信号时，中央处理单元可以将内部高速缓存初始化。
在示例实施例中，当流量交织器从中央处理单元接收到初始化信息时，流量交织器可以停止处理外部装置针对初始化地址范围的访问请求。
在示例实施例中，当流量交织器因初始化目标存储器的本地初始化地址范围被初始化而经由存储控制器从初始化目标存储器接收到本地初始化完成信号时，流量交织器可以开始处理访问请求。
在示例实施例中，初始化数据可以是二进制数据，初始化值可以是二进制数字“0”或二进制数字“1”。
在示例实施例中，初始化目标存储器可以是动态随机存取存储器。
根据示例实施例的一方面，一种电子装置可以包括：随机存取存储装置，接收指示初始化地址范围和初始化值的初始化信息，基于初始化信息确定至少一个初始化目标存储器的至少一个本地初始化地址范围，并且按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，从而将初始化目标存储器的本地初始化地址范围初始化。电子装置还可以包括至少一个中央处理单元，中央处理单元控制随机存取存储装置并且向随机存取存储装置提供用于将随机存取存储装置的初始化地址范围初始化的初始化信息。
在示例实施例中，预定单位可以被设置成小于本地初始化地址范围。另外，初始化数据可以被反复发送到初始化目标存储器。
在示例实施例中，预定单位可以被设置成等于本地初始化地址范围。另外，初始化数据可以被发送到初始化目标存储器一次。
在示例实施例中，当初始化目标存储器的本地初始化地址范围被初始化时，随机存取存储装置可以将初始化完成信号发送到中央处理单元。
在示例实施例中，当中央处理单元从随机存取存储装置接收到初始化完成信号时，中央处理单元可以将内部高速缓存初始化。
在示例实施例中，当随机存取存储装置从中央处理单元接收到初始化信息时，随机存取存储装置可以停止处理中央处理单元针对初始化地址范围的访问请求。
在示例实施例中，当初始化目标存储器的本地初始化地址范围被初始化时，随机存取存储装置可以开始处理访问请求。
根据示例实施例的一方面，一种由存储控制器执行的将存储器初始化的方法包括：从处理器接收指示初始化地址范围和初始化值的初始化信息；针对多个存储装置中的每个并且从指示初始化地址范围的初始化信息识别将被初始化的本地地址范围；单独控制每个存储装置以将初始化值写入按存储装置的本地地址范围寻址的存储单元。
在示例实施例中，存储控制器控制每个存储装置，使得通过反复将初始化值发送到存储装置以在本地地址范围的子范围中写入，从而将初始化值写入到按本地地址范围寻址的存储器单元中。
在示例实施例中，存储控制器控制每个存储装置，使得通过单次发送初始化值以在针对存储装置的整个本地地址范围中写入，从而将初始化值写入到按本地地址范围寻址的存储器单元中。
在示例实施例中，存储控制器从每个存储装置接收指示已完成将初始化值写入到按存储装置的本地地址范围寻址的存储器单元中的本地初始化完成信号；以及在从各存储装置接收到本地初始化完成信号时，将初始化完成信号发送到处理器。
在示例实施例中，存储控制器从外部装置接收对初始化地址范围内的地址的访问请求；以及在接收到初始化信息时阻止处理访问请求，直到从各存储装置接收到本地初始化完成信号为止。
根据示例实施例的一方面，存储器系统包括存储控制器和多个存储装置。存储控制器从处理器接收指示初始化地址范围和初始化值的初始化信息，针对多个存储装置中的每个并且从指示初始化地址范围的初始化信息识别将被初始化的本地地址范围；单独控制每个存储装置以将初始化值写入到按存储装置的本地地址范围寻址的存储器单元中。
在示例实施例中，存储控制器控制存储装置中的每个，使得通过反复将初始化值发送到存储装置以在本地地址范围的子范围中写入，从而将初始化值写入到按本地地址范围寻址的存储器单元中。
在示例实施例中，存储控制器控制存储装置中的每个，使得通过单次发送初始化值以在针对存储装置的整个本地地址范围中写入，从而将初始化值写入到按本地地址范围寻址的存储器单元中。
在示例实施例中，存储控制器从存储装置中的每个接收本地初始化完成信号，本地初始化完成信号指示已完成将初始化值写入到按存储装置的本地地址范围寻址的存储器单元中；以及在从各存储装置接收到本地初始化完成信号时，将初始化完成信号发送到处理器。
在示例实施例中，存储控制器从外部装置接收对初始化地址范围内的地址的访问请求；以及在接收到初始化信息时阻止处理访问请求，直到从各存储装置接收到本地初始化完成信号为止。
因此，根据示例实施例的片上系统可以按下列方式对初始化目标存储器的本地初始化地址范围进行初始化：存储控制器基于指示初始化地址范围和初始化值的初始化信息确定初始化目标存储器的本地初始化地址范围，并且在中央处理单元向存储控制器提供初始化信息时，按预定单位将包括初始化值(例如，二进制数字“0”或二进制数字“1”)的初始化数据发送到初始化目标存储器。因此，片上系统可以在对初始化目标存储器执行初始化操作时防止中央处理单元的总线流量和/或负载不必要地增加。
另外，根据示例实施例的电子装置可包括随机存取存储装置。因此，即使当对随机存取存储装置中的初始化目标存储器执行初始化操作时，电子装置也可以使中央处理单元和功能装置(例如，其它中央处理单元、显示装置、通信装置、传感器装置、存储装置、输入/输出(I/O)装置等)之间能够进行交互，并且可以确保中央处理单元和功能装置能够使用足够的总线带宽。
附图说明
根据下面结合附图的详细描述，将更清楚地理解例证性的、非限制性的示例实施例。
图1是示出根据示例实施例的电子装置的框图。
图2是示出图1的电子装置被实现为智能电话的示例的图。
图3是示出图1的电子装置的随机存取存储装置中包括的随机存取存储器的示例的框图。
图4是示出根据示例实施例的随机存取存储装置的框图。
图5是示出根据示例实施例的片上系统的框图。
图6是用于描述由图5的片上系统对初始化目标存储器执行的初始化操作的图。
图7是示出图5的片上系统中包括的存储控制器进行操作的示例的流程图。
图8是示出图5的片上系统中包括的中央处理单元进行操作的示例的流程图。
图9是示出由图5的片上系统对初始化目标存储器执行初始化操作的示例的图。
图10是示出根据示例实施例的随机存取存储装置的框图。
图11是示出根据示例实施例的片上系统的框图。
图12是用于描述由图11的片上系统对初始化目标存储器执行的初始化操作的图。
图13是示出图11的片上系统中包括的存储控制器进行操作的示例的流程图。
图14是示出图11的片上系统中包括的中央处理单元进行操作的示例的流程图。
图15是示出由图11的片上系统对初始化目标存储器执行初始化操作的示例的图。
图16是示出由图11的片上系统处理功能装置针对初始化地址范围的访问请求的示例的流程图。
图17是示出由图11的片上系统处理功能装置针对初始化地址范围的访问请求的示例的图。
图18是示出根据示例实施例的计算系统的框图。
具体实施方式
将参照附图更充分地描述各种示例实施例，在附图中示出一些示例实施例。然而，本公开可以用许多不同的形式来实施，并且不应该被理解为局限于这里阐述的实施例。相反地，提供这些实施例使得本公开将是彻底和完全的，并且这些实施例将把本公开的范围充分传达给本领域技术人员。在整个本申请中，同样的附图标记指示同样的元件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应该受这些术语限制。这些术语用于将一个元件与另一个元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。
将理解的是，当元件被称为“连接”或“结合”至另一元件时，该元件可以直接连接或结合至另一元件，或者可能存在中间元件。相反，当元件被称为“直接连接”或“直接结合”至另一元件时，不存在中间元件。应该以类似方式解释用于描述元件之间关系的其它词语(例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。
这里使用的术语只是为了描述具体实施例的目的，而并不意图限制本公开。如这里所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解，当这里使用术语“包含”、“包括”和/或其变型时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术与科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关技术的背景中它们的意思一致的意思，并且将不以理想化或过于形式化地解释它们的意思。
图1是示出根据示例实施例的电子装置的框图。图2是示出图1的电子装置被实现为智能电话的示例的图。图3是示出图1的电子装置的随机存取存储装置中包括的随机存取存储器的示例的框图。
参照图1至图3，电子装置100可以包括：中央处理单元110(1)至110(n)，其中，n是大于或等于1的整数；功能装置120(1)至120(m)，其中，m是大于或等于1的整数；随机存取存储装置130；以及电源140等。在示例实施例中，如图2中所示，电子装置100可以被实现为智能电话。然而，电子装置100不限于此。例如，电子装置100可以被实现为蜂窝电话、视频电话、智能卡、平板PC、汽车导航系统、计算机监视器、膝上型电脑、头戴式显示器(HMD)等。
中央处理单元110(1)至110(n)可以控制功能装置120(1)至120(m)和随机存取存储装置130。中央处理单元110(1)至110(n)可以执行各种计算和任务。在一些示例实施例中，中央处理单元110(1)至110(n)可以是微处理器、应用处理器(AP)等。中央处理单元110(1)至110(n)可以经由地址总线、控制总线、数据总线等连接到其它组件。在一些示例实施例中，中央处理单元110(1)至110(n)可以连接到诸如外围组件互连(PCI)总线的扩展总线。中央处理单元110(1)至110(n)可以向随机存取存储装置130提供用于将随机存取存储装置130的初始化地址范围初始化(即，用于将初始化值写入到随机存取存储装置130的初始化地址范围中)的初始化信息。例如，当驱动电子装置100的软件组件等需要用初始化值对随机存取存储装置130的特定地址范围进行初始化时，中央处理单元110(1)至110(n)可以向随机存取存储装置130提供用于将随机存取存储装置130的特定地址范围(即，初始化地址范围)初始化的初始化信息。这里，包括初始化值的初始化数据可以是二进制数据，初始化值可以是二进制数字“0”或二进制数字“1”。如上所述，在传统电子装置中，以中央处理单元110(1)至110(n)按特定单位(例如，按字节单位，按字单位，按高速缓存行单位等)反复将包括初始化值的初始化数据经由总线发送到随机存取存储装置130，并且存储控制器反复将接收到的初始化数据写入到随机存取存储装置130中的随机存取存储器中的方式，对随机存取存储器执行初始化操作(即，用初始化值将随机存取存储器的特定地址范围初始化)。即，由于中央处理单元110(1)至110(n)反复将具有相同模式的初始化数据经由总线发送到随机存取存储装置130，因此在传统电子装置中，中央处理单元110(1)至110(n)的总线流量和/或负载会不必要地增加。为了克服这个问题，在电子装置100中，中央处理单元110(1)至110(n)可以只向随机存取存储装置130提供用于将随机存取存储装置130的初始化地址范围初始化的初始化信息。即，在电子装置100中，中央处理单元110(1)至110(n)可以不执行传统电子装置中包括的中央处理单元的操作(即，反复将具有相同模式的初始化数据经由总线发送到随机存取存储装置130的操作)。尽管图1中示出第一中央处理单元110(1)至第n中央处理单元110(n)是单独的组件，但在一些示例实施例中，第一中央处理单元110(1)至第n中央处理单元110(n)可以被解释为一个中央处理单元的多个核110(1)至110(n)。
功能装置120(1)至120(m)可以执行各种功能(例如，通信功能、相机功能等)。功能装置120(1)至120(m)可以与电子装置100中包括的知识产权(IP)对应。可以由中央处理单元110(1)至110(n)控制功能装置120(1)至120(m)的操作。这里，功能装置120(1)至120(m)可以包括显示装置、通信装置、传感器装置、存储装置、I/O装置等。显示装置可以执行显示功能(即，可以向用户提供可视信息)。例如，显示装置可以包括液晶显示装置、有机发光显示装置等。通信装置可以执行通信功能(即，可以从外部组件接收数据并且可以将内部生成的数据发送到外部组件)。例如，通信装置可以包括全球移动通信系统(GSM)装置、通用分组无线业务(GPRS)装置、码分多址(CDMA)装置、长期演进(LTE)装置、射频(RF)装置、超带宽(UWB)装置、无线局域网(WLAN)装置、全球互通微波接入(WIMAX)装置等。传感器装置可以执行感测功能。例如，传感器装置可以包括测量旋转角速度的陀螺仪传感器装置、测量速度和动量的加速度传感器装置、充当罗盘的地磁场传感器装置、测量海拔的气压计传感器装置、执行诸如运动识别、接近检测、亮度测量等的各种操作的手势-接近-亮度-RGB传感器装置、测量温度和湿度的温度-湿度传感器装置以及确定电子装置是否由用户握持的握持传感器装置等。存储装置可以包括固态驱动(SSD)装置、硬盘驱动(HDD)装置、CD-ROM装置等。I/O装置可以包括诸如键盘、小键盘、触摸板、触摸屏、鼠标装置等的输入装置以及诸如打印机、扬声器等的输出装置。然而，功能装置120(1)至120(m)不限于此。例如，功能装置120(1)至120(m)还可以包括全球定位系统(GPS)装置、麦克风(MIC)装置、相机装置等。电源140可以提供用于操作电子装置100的电力。
随机存取存储装置130可以通过基于指示初始化地址范围和初始化值的初始化信息来确定初始化目标存储器的本地初始化地址范围并且通过按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，以将初始化目标存储器的本地初始化地址范围初始化(即，可以通过从中央处理单元110(1)至110(n)接收指示初始化地址范围和初始化值的初始化信息，以将初始化值写入到初始化目标存储器的本地初始化地址范围中)。通常，当随机存取存储装置130包括一个或更多个随机存取存储器时，随机存取存储装置130的被中央处理单元110(1)至110(n)识别的物理地址可以被分散地映射到随机存取存储装置130中包括的一个或更多个随机存取存储器的物理地址。例如，当把随机存取存储装置130中包括的随机存取存储器进行连接(或组织)以形成廉价磁盘冗余阵列(RAID)结构时，随机存取存储装置130的被中央处理单元110(1)至110(n)所识别的连续的物理地址可以被分散到随机存取存储装置130中包括的随机存取存储器的物理地址。因此，中央处理单元110(1)至110(n)所识别的随机存取存储装置130的初始化地址范围可以被分散地映射到随机存取存储装置130中包括的一个或更多个随机存取存储器的一个或更多个本地初始化地址范围。因此，当随机存取存储装置130从中央处理单元110(1)至110(n)接收到指示初始化地址范围和初始化值的初始化信息时，随机存取存储装置130可以通过从随机存取存储装置130中包括的随机存取存储器之中确定与初始化地址范围对应的初始化目标存储器及其本地初始化地址范围，并且通过按预定单位将包括初始化值的初始化数据发送到该初始化目标存储器，从而将初始化目标存储器的本地初始化地址范围初始化。
在示例实施例中，发送初始化数据所遵循的预定单位可以被设置成小于初始化目标存储器的本地初始化地址范围。在这种情况下，因为当只发送一次初始化数据时，不能够将初始化值完全写入初始化目标存储器的本地初始化地址范围(或者，用初始化值将初始化目标存储器的本地初始化地址范围完全初始化)，所以需要反复将初始化数据发送到初始化目标存储器。在另一个示例实施例中，发送初始化数据所遵循的预定单位可以被设置成等于初始化目标存储器的本地初始化地址范围。在这种情况下，因为当只发送一次初始化数据时，就能够将初始化值完全写入初始化目标存储器的本地初始化地址范围，所以需要将初始化数据发送到初始化目标存储器一次。在一些示例实施例中，当初始化目标存储器的本地初始化地址范围被初始化(如果存在多个初始化目标存储器，则初始化目标存储器的所有本地初始化地址范围被初始化)时，随机存取存储装置130可以将初始化完成信号发送到中央处理单元110(1)至110(n)。另外，当中央处理单元110(1)至110(n)从随机存取存储装置130接收到初始化完成信号时，中央处理单元110(1)至110(n)可以将其内部高速缓存初始化。即，由于在初始化目标存储器的本地初始化地址范围被初始化(如果存在多个初始化目标存储器，则初始化目标存储器的所有本地初始化地址范围被初始化)之后，存储在内部高速缓存中的数据不再有效，因此中央处理单元110(1)至110(n)可以将其内部高速缓存初始化。在一些示例实施例中，当随机存取存储装置130从中央处理单元110(1)至110(n)接收到初始化信息时，随机存取存储装置130可以停止(或延缓)处理功能装置120(1)至120(m)针对初始化地址范围的访问请求和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)针对初始化地址范围的访问请求。随后，当初始化目标存储器的本地初始化地址范围被初始化(如果存在多个初始化目标存储器，则初始化目标存储器的所有本地初始化地址范围被初始化)时，随机存取存储装置130可以开始(或重新开始)处理功能装置120(1)至120(m)针对初始化地址范围的访问请求和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)针对初始化地址范围的访问请求。简言之，在随机存取存储装置130中执行初始化操作的同时，可以不允许功能装置120(1)至120(m)和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)访问初始化地址范围。
如上所述，随机存取存储装置130可以通过基于从中央处理单元110(1)至110(n)接收的初始化信息确定初始化目标存储器的本地初始化地址范围并通过按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，以将初始化目标存储器的本地初始化地址范围初始化。在示例实施例中，随机存取存储装置130可以包括一个或更多个随机存取存储器和控制随机存取存储器的存储控制器。在这种情况下，存储控制器可以通过从中央处理单元110(1)至110(n)接收指示初始化地址范围和初始化值的初始化信息，通过基于指示初始化地址范围和初始化值的初始化信息来确定初始化目标存储器及其本地初始化地址范围，并且通过按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，从而对初始化目标存储器的本地初始化地址范围进行初始化。在另一个示例实施例中，随机存取存储装置130可以包括多个随机存取存储器组、用于各个随机存取存储器组的多个存储控制器以及流量交织器(traffic interleaver)。这里，每个随机存取存储器组可以包括一个或更多个随机存取存储器。另外，每个存储控制器可以控制相应的随机存取存储器组。在这种情况下，每个存储控制器可以通过从流量交织器接收指示初始化目标存储器的本地初始化地址范围和初始化值的本地初始化信息，并且通过基于本地初始化信息按预定单位将包括初始化值的初始化数据发送到初始化目标存储器，从而将初始化目标存储器的本地初始化地址范围初始化。流量交织器可以从中央处理单元110(1)至110(n)接收指示初始化地址范围和初始化值的初始化信息，可以基于指示初始化地址范围和初始化值的初始化信息确定初始化目标存储器及其本地初始化地址范围，可以生成指示初始化目标存储器的本地初始化地址范围和初始化值的本地初始化信息，然后可以向存储控制器提供指示初始化目标存储器的本地初始化地址范围和初始化值的本地初始化信息。将参照图4至图15详细地描述这些操作。
在示例实施例中，随机存取存储装置130可以是DRAM装置，即，动态随机存取存储装置。在这种情况下，随机存取存储装置130可以包括动态随机存取存储器200。例如，如图3中所示，动态随机存取存储器200可以包括存储区220和外围区240。存储区220可以包括存储单元阵列222、感测放大器224和I/O门控单元226。基于行解码器244提供的行控制信号CTL_R和列解码器246提供的列控制信号CTL_C，存储单元阵列222可以将数据写入到内部易失性存储单元中，或者可以读取存储在内部易失性存储单元中的数据。感测放大器224可以通过将从外部组件输入的数据施加到存储单元阵列222中来执行写入操作，并且可以通过感测存储在存储单元阵列222中的数据来执行读取操作。当动态随机存取存储器200执行写入操作或读取操作时，I/O门控单元226可以对从外部组件输入的数据和存储在存储单元阵列222中的数据执行门控操作。外围区240可以包括控制逻辑241、地址寄存器242、存储库(bank)控制逻辑243、行解码器244、列地址锁存器245、列解码器246和数据I/O缓冲器247。控制逻辑241可以控制动态随机存取存储器200的整体操作。例如，控制逻辑241可以生成用于动态随机存取存储器200的写入操作和读取操作的内部控制信号ICMD。在一些示例实施例中，控制逻辑241可以包括命令解码器241a和模式寄存器241b，命令解码器241a对从外部组件输入的命令CMD进行解码，模式寄存器241b设置动态随机存取存储器200的操作模式。例如，命令解码器241a可以通过对写入使能信号/WE、行地址选通信号/RAS、列地址选通信号/CAS、芯片选择信号/CS等进行解码而生成与命令CMD对应的内部控制信号ICMD。同时，控制逻辑241还可以接收用于以同步方法驱动动态随机存取存储器200的时钟信号CLK和时钟使能信号/CKE。
另外，控制逻辑241可以响应于刷新命令REF而控制动态随机存取存储器200的刷新操作。地址寄存器242可以从外部组件接收地址ADDR，所述地址ADDR包括存储库地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR。地址寄存器242可以将存储库地址BANK_ADDR提供给存储库控制逻辑243，可以将行地址ROW_ADDR提供给行解码器244，并且可以通过列地址锁存器245将列地址COL_ADDR提供给列解码器246。存储库控制逻辑243可以响应于存储库地址BANK_ADDR而生成第一存储库控制信号BCT_R和第二存储库控制信号BCT_C。例如，当存储单元阵列222包括多个存储库阵列时，行解码器244中包括的多个存储库行解码器之中的与存储库地址BANK_ADDR对应的存储库行解码器可以响应于第一存储库控制信号BCT_R而激活，并且列解码器246中包括的多个存储库列解码器之中的与存储库地址BANK_ADDR对应的存储库列解码器可以响应于第二存储库控制信号BCT_C而激活。行解码器244可以对行地址ROW_ADDR进行解码以激活与行地址ROW_ADDR对应的字线。例如，行解码器244可以对与行地址ROW_ADDR对应的字线施加字线驱动电压。列地址锁存器245可以从地址寄存器242接收列地址COL_ADDR以暂时存储列地址COL_ADDR，并且可以将列地址COL_ADDR提供给列解码器246。在一些示例实施例中，列地址锁存器242可以以突发模式来逐渐增加列地址COL_ADDR。列解码器246可以通过I/O门控单元226激活对应于存储库地址BANK_ADDR和列地址COL_ADDR的一个或更多个感测放大器。数据I/O缓冲器247可以针对输入数据和输出数据(即，I/O数据)执行缓冲操作。由于这个结构是示例，因此动态随机存取存储器200的结构不限于图3中示出的结构。
如上所述，随机存取存储装置130可以通过从中央处理单元110(1)至110(n)接收指示初始化地址范围和初始化值的初始化信息，通过基于指示初始化地址范围和初始化值的初始化信息确定初始化目标存储器的本地初始化地址范围，并且通过按预定单位将包括初始化值(例如，二进制数字“0”或二进制数字“1”)的初始化数据发送到初始化目标存储器，以将初始化目标存储器的本地初始化地址范围初始化。另外，当初始化目标存储器的本地初始化地址范围被初始化(如果存在多个初始化目标存储器，则初始化目标存储器的所有本地初始化地址范围被初始化)时，随机存取存储装置130可以将初始化完成信号发送到中央处理单元110(1)至110(n)。以这种方式，随机存取存储装置130可以对初始化目标存储器执行初始化操作(即，可以将初始化值写入到初始化目标存储器的本地初始化地址范围中)。结果，随机存取存储装置130可以在对初始化目标存储器执行初始化操作时防止中央处理单元110(1)至110(n)的总线流量和/或负载不必要地增加。因此，即使当对随机存取存储装置130中的初始化目标存储器执行初始化操作时，包括随机存取存储装置130的电子装置100也可以使中央处理单元110(1)至110(n)和功能装置120(1)至120(m)(例如，其它中央处理单元、显示装置、通信装置、传感器装置、存储装置、I/O装置等)之间能够进行交互，并且可以确保中央处理单元110(1)至110(n)和功能装置120(1)至120(m)能够使用的足够的总线带宽。例如，电子装置100可以由各种封装实现，诸如，层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包裸片、晶圆裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级构造封装(WFP)或晶圆级堆叠封装(WSP)。
图4是示出根据示例实施例的随机存取存储装置的框图。图5是示出根据示例实施例的片上系统的框图。图6是用于描述图5的片上系统对初始化目标存储器执行的初始化操作的图。
参照图4至图6，随机存取存储装置130可以包括存储控制器131和多个随机存取存储器132(1)至132(k)，其中，k是大于或等于2的整数。这里，存储控制器131可以由作为片上系统的电子装置的中央处理单元110(1)至110(n)实现。如图5中所示，随机存取存储装置130可以与中央处理单元110(1)至110(n)交互。尽管图5中示出随机存取存储装置130与中央处理单元110(2)交互，但与随机存取存储装置130交互的中央处理单元110(1)至110(n)可以实时变化。例如，随机存取存储装置130可以与中央处理单元110(1)至110(n)中的一个交互。同时，在图4至图6中假定存在多个本地初始化地址范围SAR(1)至SAR(k)。
随机存取存储器132(1)至132(k)可以存储用于操作电子装置的数据。这里，当驱动电子装置的软件组件等需要利用初始化值VAL将随机存取存储装置130的特定地址范围(即，初始化地址范围AR)初始化时，可以将与随机存取存储装置130的初始化地址范围AR对应的随机存取存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化。也就是说，如图6中所示，可以将被中央处理单元110(1)至110(n)识别的随机存取存储装置130的物理地址分散地映射到随机存取存储装置130中包括的随机存取存储器132(1)至132(k)的物理地址。因此，中央处理单元110(1)至110(n)所识别的随机存取存储装置130的初始化地址范围AR可以被分散地映射到随机存取存储装置130中包括的随机存取存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)。因此，当需要利用初始化值VAL对随机存取存储装置130的初始化地址范围AR进行初始化时，可以将与随机存取存储装置130的初始化地址范围AR对应的随机存取存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化。在示例实施例中，随机存取存储器132(1)至132(k)可以是动态随机存取存储器。然而，随机存取存储器132(1)至132(k)不限于此。例如，随机存取存储器132(1)至132(k)可以是静态随机存取存储器(SRAM)、移动动态随机存取存储器等。
存储控制器131可以从中央处理单元110(1)至110(n)接收指示初始化地址范围AR和初始化值VAL的初始化信息，可以确定随机存取存储装置130中包括的随机存取存储器132(1)至132(k)之中的与初始化地址范围AR对应的初始化目标存储器132(1)至132(k)及其本地初始化地址范围SAR(1)至SAR(k)，并且可以按预定单位将包括初始化值VAL的初始化数据IDA发送到初始化目标存储器132(1)至132(k)。以这种方式，存储控制器131可以将初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化。这里，初始化数据IDA可以是二进制数据，初始化值VAL可以是二进制数字“0”或二进制数字“1”。另外，存储控制器131可以在将初始化数据IDA发送到初始化目标存储器132(1)至132(k)时，提供用于将初始化数据IDA写入到本地初始化地址范围SAR(1)至SAR(k)中的命令。在示例实施例中，发送初始化数据IDA所遵循的预定单位可以被设置成小于初始化目标存储器132(1)至132(k)的各个本地初始化地址范围SAR(1)至SAR(k)。在这种情况下，因为当只发送一次初始化数据IDA时，不能够利用初始化值VAL将初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)完全初始化，所以可以反复将初始化数据IDA发送到各初始化目标存储器132(1)至132(k)。例如，预定单位可以是字节单位、字单位等。在另一个示例实施例中，发送初始化数据IDA所遵循的预定单位可以被设置成等于初始化目标存储器132(1)至132(k)的各个本地初始化地址范围SAR(1)至SAR(k)。在这种情况下，因为当只发送一次初始化数据IDA时，就可以将初始化值VAL完全写入初始化目标存储器132(1)至132(k)的各个本地初始化地址范围SAR(1)至SAR(k)，所以可以向各个初始化目标存储器132(1)至132(k)仅发送一次初始化数据IDA。例如，对于初始化目标存储器132(1)至132(k)而言，预定单位可以不是固定的。换句话讲，预定单位可以根据初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)而变化。
在示例实施例中，当初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)被初始化(即，初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)写入有初始化值VAL)时，初始化目标存储器132(1)至132(k)中的每个可以将本地初始化完成信号发送到存储控制器131。例如，初始化目标存储器132(1)可以在初始化目标存储器132(1)的本地初始化地址范围SAR(1)被初始化时将本地初始化完成信号发送到存储控制器131，初始化目标存储器132(2)可以在初始化目标存储器132(2)的本地初始化地址范围SAR(2)被初始化时将本地初始化完成信号发送到存储控制器131，并且初始化目标存储器132(k)可以在初始化目标存储器132(k)的本地初始化地址范围SAR(k)被初始化时将本地初始化完成信号发送到存储控制器131。随后，当存储控制器131从初始化目标存储器132(1)至132(k)接收到所有的本地初始化完成信号时，存储控制器131可以将初始化完成信号发送到中央处理单元110(1)至110(n)。例如，如果存在k个初始化目标存储器132(1)至132(k)，则存储控制器131可以在从k个初始化目标存储器132(1)至132(k)接收到所有本地初始化完成信号之后，将初始化完成信号发送到中央处理单元110(1)至110(n)。在示例实施例中，当存储控制器131从中央处理单元110(1)至110(n)接收到指示初始化地址范围AR和初始化值VAL的初始化信息时，存储控制器131可以停止(或延缓)处理外部装置针对初始化地址范围AR的访问请求。例如，外部装置可为功能装置120(1)至120(m)和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)。随后，当存储控制器131从初始化目标存储器132(1)至132(k)接收到所有本地初始化完成信号(即，初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)全部被初始化)时，存储控制器131可以开始(或重新开始)处理功能装置120(1)至120(m)针对初始化地址范围AR的访问请求和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)针对初始化地址范围AR的访问请求。简而言之，在随机存取存储装置130中执行初始化操作的同时，可以不允许功能装置120(1)至120(m)和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)访问初始化地址范围AR。
如上所述，存储控制器131可以通过从中央处理单元110(1)至110(n)接收指示初始化地址范围AR和初始化值VAL的初始化信息，通过基于指示初始化地址范围AR和初始化值VAL的初始化信息确定初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)，并且通过按预定单位将包括初始化值VAL的初始化数据IDA发送到初始化目标存储器132(1)至132(k)，从而将初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化。另外，存储控制器131可以在初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)全部被初始化时，将初始化完成信号发送到中央处理单元110(1)至110(n)。以这种方式，存储控制器131可对初始化目标存储器132(1)至132(k)执行初始化操作。结果，包括中央处理单元110(1)至110(n)和存储控制器131的片上系统可以在对初始化目标存储器132(1)至132(k)执行初始化操作时，防止中央处理单元110(1)至110(n)的总线流量和/或负载不必要地增加。换句话讲，由于存储控制器131主导(leadingly)执行被传统电子装置频繁执行的反复将同一值写入特定地址范围的初始化操作(例如，诸如memset()等函数)，因此包括中央处理单元110(1)至110(n)和存储控制器131的片上系统可以减小中央处理单元110(1)至110(n)的总线流量和/或负载，从而可以增大功能装置120(1)至120(m)和中央处理单元110(1)至110(n)能够使用的总线带宽。结果，包括随机存取存储装置130的电子装置可以实现可靠性提高、性能改进和功耗降低。
图7是示出图5的片上系统中包括的存储控制器进行操作的示例的流程图。图8是示出图5的片上系统中包括的中央处理单元进行操作的示例的流程图。图9是示出图5的片上系统对初始化目标存储器执行初始化操作的示例的图。
参照图7至图9，示出存储控制器131与中央处理单元110(1)至110(n)交互以对初始化目标存储器132(1)至132(k)执行初始化操作。对于存储控制器131的操作，存储控制器131可以从中央处理单元110(1)至110(n)接收指示初始化地址范围AR和初始化值VAL的初始化信息(S110)，然后可以基于指示初始化地址范围AR和初始化值VAL的初始化信息，确定初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)(即，被指示为DA)(S120)。随后，存储控制器131可以通过将初始化数据IDA发送到初始化目标存储器132(1)至132(k)，以将初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化(S130)。这里，当初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)全部被写入初始化值VAL(即，被指示为DB和DC)时，初始化目标存储器132(1)至132(k)可以分别将本地初始化完成信号CS(1)至CS(k)发送到存储控制器131。随后，当存储控制器131从初始化目标存储器132(1)至132(k)接收到所有本地初始化完成信号CS(1)至CS(k)时，存储控制器131可以将初始化完成信号FCS发送到中央处理单元110(1)至110(n)(S140)。即，存储控制器131可以在检查初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)是否全部被写入初始化值VAL(即，被指示为DD)之后将初始化完成信号FCS发送到中央处理单元110(1)至110(n)。对于中央处理单元110(1)至110(n)的操作，中央处理单元110(1)至110(n)可以将指示初始化地址范围AR和初始化值VAL的初始化信息发送到存储控制器131(S210)。这里，中央处理单元110(1)至110(n)可以直到随机存取存储装置130的初始化地址范围AR被完全写入初始化值VAL(即，初始化操作完成)才与随机存取存储装置130交互。因此，在指示初始化地址范围AR和初始化值VAL的初始化信息从中央处理单元110(1)至110(n)发送到存储控制器131之后，直到随机存取存储装置130的初始化地址范围AR被完全写入初始化值VAL之前，在中央处理单元110(1)至110(n)和随机存取存储装置130之间不会出现用于初始化操作的总线占用。随后，当中央处理单元110(1)至110(n)从存储控制器131接收到初始化完成信号FCS时(S220)，因为存储在中央处理单元110(1)至110(n)的内部高速缓存中的数据不再有效，所以中央处理单元110(1)至110(n)可以将它的内部高速缓存初始化(即，被指示为DE)(S230)。
图10是示出根据示例实施例的随机存取存储装置的框图。图11是示出根据示例实施例的片上系统的框图。图12是用于描述图11的片上系统对初始化目标存储器执行的初始化操作的图。
参照图10至图12，随机存取存储装置130可以包括流量交织器133、多个存储控制器134(1)至134(j)(其中，j是大于或等于2的整数)以及多个随机存取存储器132(1)至132(k)(其中，k是大于或等于2的整数)。这里，流量交织器133和存储控制器134(1)至134(j)可以由作为片上系统的电子装置的中央处理单元110(1)至110(n)实现。如图11中所示，随机存取存储装置130可以与中央处理单元110(1)至110(n)交互。尽管图11中示出随机存取存储装置130与中央处理单元110(2)交互，但与随机存取存储装置130交互的中央处理单元110(1)至110(n)可以实时变化。
随机存取存储器132(1)至132(k)可以存储用于操作电子装置的数据。这里，随机存取存储器132(1)至132(k)可分组成多个随机存取存储器组，随机存取存储器组可以分别连接到存储控制器134(1)至134(j)。例如，随机存取存储器132(1)至132(i)可以构成将连接到存储控制器134(1)的一个随机存取存储器组，随机存取存储器132(l)至132(k)可以构成将连接到存储控制器134(j)的一个随机存取存储器组。在这种情况下，由于在随机存取存储装置130中存在j个存储控制器134(1)至134(j)，因此可以存在连接到j个存储控制器134(1)至134(j)的j个随机存取存储器组。当驱动电子装置的软件组件等需要用初始化值VAL对随机存取存储装置130的特定地址范围(即，初始化地址范围AR)进行初始化时，可以将与随机存取存储装置130的初始化地址范围AR对应的随机存取存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化。即，如图12中所示，可以将被中央处理单元110(1)至110(n)识别的随机存取存储装置130的物理地址分散映射到随机存取存储装置130中包括的随机存取存储器132(1)至132(k)的物理地址。因此，中央处理单元110(1)至110(n)所识别的随机存取存储装置130的初始化地址范围AR可以被分散映射到随机存取存储装置130中包括的随机存取存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)。因此，当需要用初始化值VAL对随机存取存储装置130的初始化地址范围AR进行初始化时，可以将与随机存取存储装置130的初始化地址范围AR对应的随机存取存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化。在示例实施例中，随机存取存储器132(1)至132(k)可以是动态随机存取存储器。然而，随机存取存储器132(1)至132(k)不限于此。例如，随机存取存储器132(1)至132(k)可以是静态随机存取存储器、移动动态随机存取存储器等。
存储控制器134(1)至134(j)可以分别控制对应的随机存取存储器组。这里，存储控制器134(1)至134(j)可以从流量交织器133接收指示初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)和初始化值VAL的本地初始化信息，并且可以基于本地初始化信息按预定单位将包括初始化值VAL的初始化数据IDA发送到初始化目标存储器132(1)至132(k)。以这种方式，存储控制器134(1)至134(j)可以对初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)进行初始化。这里，初始化数据IDA可以是二进制数据，并且初始化值VAL可以是二进制数字“0”或二进制数字“1”。另外，存储控制器134(1)至134(j)可以在将初始化数据IDA发送到初始化目标存储器132(1)至132(k)时，提供将初始化数据IDA写入到本地初始化地址范围SAR(1)至SAR(k)中的命令。在示例实施例中，发送初始化数据IDA所遵循的预定单位可以被设置成小于初始化目标存储器132(1)至132(k)的各本地初始化地址范围SAR(1)至SAR(k)。在这种情况下，因为当只发送一次初始化数据IDA时，不能够用初始化值VAL将初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)完全初始化，所以可以反复地将初始化数据IDA发送到各初始化目标存储器132(1)至132(k)。例如，预定单位可以是字节单位、字单位等。在另一个示例实施例中，发送初始化数据IDA所遵循的预定单位可以被设置成等于初始化目标存储器132(1)至132(k)的各本地初始化地址范围SAR(1)至SAR(k)。在这种情况下，因为当只发送一次初始化数据IDA时，初始化目标存储器132(1)至132(k)的各本地初始化地址范围SAR(1)至SAR(k)可被完全写入初始化值VAL，所以可以向各初始化目标存储器132(1)至132(k)发送一次初始化数据IDA。例如，对于初始化目标存储器132(1)至132(k)而言，预定单位可以不是固定的。换句话讲，预定单位可以根据初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)而变化。
流量交织器133可以从中央处理单元110(1)至110(n)接收指示初始化地址范围AR和初始化值VAL的初始化信息，可以基于指示初始化地址范围AR和初始化值VAL的初始化信息确定初始化目标存储器132(1)至132(k)和本地初始化地址范围SAR(1)至SAR(k)，可以生成指示初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)和初始化值VAL的本地初始化信息，然后可以向存储控制器134(1)至134(k)提供指示初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)和初始化值VAL的本地初始化信息。这里，流量交织器133可以对由存储控制器134(1)至134(j)管理的本地初始化地址范围SAR(1)至SAR(k)进行分类(或者，分选)(即，被指示为MAR(1)至MAR(j))，并且可以将本地初始化信息提供给存储控制器134(1)至134(j)。在示例实施例中，当初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)被初始化(即，初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)被写入了初始化值VAL)时，各初始化目标存储器132(1)至132(k)可以将本地初始化完成信号经由每个存储控制器134(1)至134(j)发送到流量交织器133。例如，初始化目标存储器132(1)可以在初始化目标存储器132(1)的本地初始化地址范围SAR(1)被初始化时，将本地初始化完成信号经由存储控制器134(1)发送到流量交织器133，初始化目标存储器132(2)可以在初始化目标存储器132(2)的本地初始化地址范围SAR(2)被初始化时，将本地初始化完成信号经由存储控制器134(2)发送到流量交织器133，并且初始化目标存储器132(k)可以在初始化目标存储器132(k)的本地初始化地址范围SAR(k)被初始化时，将本地初始化完成信号经由存储控制器134(j)发送到流量交织器133。随后，当流量交织器133经由存储控制器134(1)至134(j)从初始化目标存储器132(1)至132(k)接收到所有本地初始化完成信号时，流量交织器133可以将初始化完成信号发送到中央处理单元110(1)至110(n)。例如，如果存在k个初始化目标存储器132(1)至132(k)，则流量交织器133可以在经由存储控制器134(1)至134(j)从k个初始化目标存储器132(1)至132(k)接收到所有本地初始化完成信号之后，将初始化完成信号发送到中央处理单元110(1)至110(n)。在示例实施例中，当流量交织器133从中央处理单元110(1)至110(n)接收到指示初始化地址范围AR和初始化值VAL的初始化信息时，流量交织器133可以停止(或延缓)处理外部装置针对初始化地址范围AR的访问请求。例如，外部装置可以是功能装置120(1)至120(m)和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)。随后，当流量交织器133经由存储控制器134(1)至134(j)从初始化目标存储器132(1)至132(k)接收到所有的本地初始化完成信号(即，初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)全部被初始化)时，流量交织器133可以开始(或重新开始)处理功能装置120(1)至120(m)针对初始化地址范围AR的访问请求和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)针对初始化地址范围AR的访问请求。简言之，在随机存取存储装置130中执行初始化操作的同时，可以不允许功能装置120(1)至120(m)和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)访问初始化地址范围AR。
如上所述，流量交织器133可以通过从中央处理单元110(1)至110(n)接收指示初始化地址范围AR和初始化值VAL的初始化信息，通过基于指示初始化地址范围AR和初始化值VAL的初始化信息确定初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)，并且通过按预定单位将包括初始化值VAL的初始化数据IDA发送到初始化目标存储器132(1)至132(k)，从而将初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化。另外，流量交织器133可以在初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)全部被初始化时将初始化完成信号发送到中央处理单元110(1)至110(n)。以这种方式，流量交织器133可以对初始化目标存储器132(1)至132(k)执行初始化操作。结果，包括中央处理单元110(1)至110(n)、流量交织器133和存储控制器134(1)至134(j)的片上系统可以在对初始化目标存储器132(1)至132(k)执行初始化操作时防止中央处理单元110(1)至110(n)的总线流量和/或负载不必要地增加。换句话讲，由于流量交织器133主导地执行被传统电子装置频繁执行的反复将同一值写入特定地址范围的初始化操作(例如，诸如memset()等函数)，因此包括中央处理单元110(1)至110(n)、流量交织器133和存储控制器134(1)至134(j)的片上系统可以减小中央处理单元110(1)至110(n)的总线流量和/或负载，从而可以增大功能装置120(1)至120(m)和中央处理单元110(1)至110(n)能够使用的总线带宽。结果，包括随机存取存储装置130的电子装置可以实现可靠性提高、性能改进和功耗降低。
图13是示出图11的片上系统中包括的存储控制器进行操作的示例的流程图。图14是示出图11的片上系统中包括的中央处理单元进行操作的示例的流程图。图15是示出图11的片上系统对初始化目标存储器执行初始化操作的示例的图。
参照图13至图15，示出流量交织器133与中央处理单元110(1)至110(n)交互以对初始化目标存储器132(1)至132(k)执行初始化操作。对于流量交织器133的操作，流量交织器133可以从中央处理单元110(1)至110(n)接收指示初始化地址范围AR和初始化值VAL的初始化信息(S310)，然后可以基于指示初始化地址范围AR和初始化值VAL的初始化信息确定初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)(即，被指示为FA)(S320)。随后，流量交织器133可以向控制初始化目标存储器132(1)至132(k)的存储控制器134(1)至134(j)提供指示本地初始化地址范围SAR(1)至SAR(k)和初始化值VAL的本地初始化信息(S330)。这里，流量交织器133可以对由存储控制器134(1)至134(j)管理的本地初始化地址范围SAR(1)至SAR(k)进行分类(或者，分选)(即，被指示为MAR(1)至MAR(j))，并且可以将本地初始化信息提供给存储控制器134(1)至134(j)。因此，存储控制器134(1)至134(j)可以通过基于指示本地初始化地址范围SAR(1)至SAR(k)和初始化值VAL的本地初始化信息将初始化数据IDA发送到初始化目标存储器132(1)至132(k)，以将初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)初始化(即，被指示为FB、FC)(S330)。这里，当初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)全部被写入初始化值VAL(即，被指示为FB和FC)时，存储控制器134(1)至134(j)可以将本地初始化完成信号CS(1)至CS(k)发送到流量交织器133。即，流量交织器133可以从存储控制器134(1)至134(j)接收本地初始化完成信号CS(1)至CS(k)(S340)，然后可以将初始化完成信号FCS发送到中央处理单元110(1)至110(n)(S350)。流量交织器133可以在检查初始化目标存储器132(1)至132(k)的本地初始化地址范围SAR(1)至SAR(k)是否全部被写入了初始化值VAL(即，被指示为FD)之后，将初始化完成信号FCS发送到中央处理单元110(1)至110(n)。对于中央处理单元110(1)至110(n)的操作，中央处理单元110(1)至110(n)可以将指示初始化地址范围AR和初始化值VAL的初始化信息发送到流量交织器133(S410)。这里，中央处理单元110(1)至110(n)可以直到随机存取存储装置130的初始化地址范围AR被完全写入了初始化值VAL(即，初始化操作完成)才与随机存取存储装置130交互。因此，在指示初始化地址范围AR和初始化值VAL的初始化信息从中央处理单元110(1)至110(n)发送到流量交织器133之后，直到随机存取存储装置130的初始化地址范围AR被完全写入初始化值VAL之前，在中央处理单元110(1)至110(n)和随机存取存储装置130之间不会出现为了执行初始化操作而占用总线。随后，当中央处理单元110(1)至110(n)从流量交织器133接收到初始化完成信号FCS时(S420)，因为存储在中央处理单元110(1)至110(n)的内部高速缓存中的数据不再有效，所以中央处理单元110(1)至110(n)可以将它的内部高速缓存初始化(即，被指示为FE)(S430)。
图16是示出图11的片上系统处理功能装置针对初始化地址范围的访问请求的示例的流程图。图17是示出图11的片上系统处理功能装置针对初始化地址范围的访问请求的示例的图。
参照图16和图17，在随机存取存储装置130中执行初始化操作的同时，可以不允许功能装置120(1)至120(m)和/或不与随机存取存储装置130交互的其它中央处理单元110(1)至110(n)访问初始化地址范围AR。具体地讲，随机存取存储装置130可以从中央处理单元110(1)至110(n)接收到指示初始化地址范围AR和初始化值VAL的初始化信息(S510)，然后可以停止(或延缓)处理外部装置(例如，功能装置120(1)至120(m))针对初始化地址范围AR的访问请求ACS(1)至ACS(4)和/或不与随机存取存储装置130交互的其它中央处理单元针对初始化地址范围AR的访问请求(S520)。如图17所示，随机存取存储装置130可以决定停止(或延缓)处理外部装置针对初始化地址范围AR的访问请求ACS(1)至ACS(4)(即，被指示为BA)。因此，尽管存取存储装置130从外部装置接收到了针对初始化地址范围AR的访问请求ACS(1)至ACS(4)，但是，随机存取存储装置130可以不将访问请求响应RACS(1)至RACS(4)发送到外部装置。随后，随机存取存储装置130可以基于指示初始化地址范围AR和初始化值VAL的初始化信息将初始化目标存储器初始化(S530)，然后开始(或重新开始)处理外部装置针对初始化地址范围AR的访问请求ACS(1)至ACS(4)(S540)。如图17中所示，存取存储装置130可以决定开始(或重新开始)处理外部装置针对初始化地址范围AR的访问请求ACS(1)至ACS(4)(即，被指示为BB)。因此，随机存取存储装置130可以通过将访问请求响应RACS(1)至RACS(4)发送到外部装置而顺序地处理外部装置针对初始化地址范围AR的访问请求ACS(1)至ACS(4)。尽管在图17中示出了随机存取存储装置130按从外部装置接收针对初始化地址范围AR的访问请求ACS(1)至ACS(4)的次序将访问请求响应RACS(1)至RACS(4)顺序地提供到外部装置，但是在一些示例实施例中，随机存取存储装置130可以在不考虑从外部装置接收针对初始化地址范围AR的访问请求ACS(1)至ACS(4)的次序(或顺序)的情况下，将访问请求响应RACS(1)至RACS(4)提供到外部装置。在示例实施例中，因为当初始化目标存储器被完全初始化时，存储在中央处理单元110(1)至110(n)的内部高速缓存中的数据不再有效，所以随机存取存储装置130可以通过将初始化完成信号FCS发送到中央处理单元110(1)至110(n)，以允许中央处理单元110(1)至110(n)将其内部高速缓存初始化。
图18是示出根据示例实施例的计算系统的框图。
参照图18，计算系统500可以包括处理器510、输入/输出(I/O)集线器520、I/O控制器集线器530、随机存取存储装置540和图形卡550。在一些示例实施例中，计算系统500可以是诸如个人计算机、服务器计算机、工作站、便携式电脑等电子装置。
处理器510可以执行各种计算功能。例如，处理器510可以是微处理器、中央处理单元、应用处理器等。在一些示例实施例中，处理器510可以包括一个处理器核或多个处理器核。例如，处理器510可以是双核处理器、四核处理器、六核处理器等。虽然在图18中示出了一个处理器510，但计算系统500可以包括多个处理器510。处理器510可以包括内部高速缓存。在示例实施例中，处理器510还可以包括外部高速缓存。处理器510可以通过生成存储器控制信号与随机存取存储装置540交互。随机存取存储装置540可以包括至少一个存储控制器。在一些示例实施例中，存储控制器可以在处理器510内实现。在这种情况下，处理器510中包括的存储控制器可以称为集成存储控制器(IMC)。在一些示例实施例中，存储控制器可以位于I/O集线器520内。在这种情况下，包括存储控制器的I/O集线器520可以称为存储控制器集线器(MCH)。随机存取存储装置540可以从处理器510接收指示初始化地址范围和初始化值的初始化信息，可以基于初始化信息确定至少一个初始化目标存储器的至少一个本地初始化地址范围，并且可以通过按预定单位将包括初始化值(例如，二进制数字“0”或二进制数字“1”)的初始化数据发送到初始化目标存储器，从而将初始化目标存储器的本地初始化地址范围初始化。另外，当初始化目标存储器的本地初始化地址范围被初始化时，随机存取存储装置540可以将初始化完成信号发送到处理器。以这种方式，随机存取存储装置540可以对初始化目标存储器执行初始化操作。结果，随机存取存储装置540可以在对初始化目标存储器执行初始化操作时防止处理器510的总线流量和/或负载不必要地增加。因此，即使当对随机存取存储装置540中的初始化目标存储器执行初始化操作时，计算系统500也可以使处理器510和功能装置之间能够进行交互，并且可以确保处理器510和功能装置能够使用的足够总线带宽。为了进行这个操作，随机存取存储装置540可以包括主导地执行初始化操作的存储控制器或流量交织器。另外，随机存取存储装置540的存储控制器和/或流量交织器可以由作为片上系统的处理器510(即，中央处理单元)实现。由于这些在以上进行了描述，因此将不重复进行重复描述。
I/O集线器520可以管理处理器510和诸如图形卡550的装置之间的数据传递。I/O集线器520可以基于各种接口与处理器510联接。例如，处理器510和I/O集线器520之间的接口可以是前端总线(FSB)、系统总线、HyperTransport(超传输)、闪电数据传输(LDT)、快速通路互连(QuickPathinterconnect，QPI)、公共系统接口(CSI)等。另外，I/O集线器520可提供与装置的各种接口。例如，I/O集线器520可以提供加速图形端口(AGP)接口、高速外围组件接口(PCIe)、通信流架构(CSA)接口等。尽管图18中示出一个I/O集线器520，但计算系统500可以包括多个I/O集线器。图形卡550可以经由AGP或PCIe与I/O集线器520联接，以控制显示装置来显示图像。图形卡550可以包括用于处理图像数据的内部处理器。在一些示例实施例中，I/O集线器520可包括内部图形装置代替图形卡550。这里，I/O集线器520中包括的图形装置可以被称为集成图形器。I/O控制器集线器530可执行数据缓冲操作和接口仲裁操作，以高效操作各种系统接口。I/O控制器集线器530可通过诸如直接媒体接口(DMI)、集线器接口、企业南桥接口(ESI)、PCIe等内部总线与I/O集线器520联接。I/O控制器集线器530可与外围装置交互。例如，I/O控制器集线器530可以提供通用串行总线(USB)端口、串行高级技术附件(SATA)端口、通用输入/输出(GPIO)、低针脚数(LPC)总线、串行外围接口(SPI)、PCI、PCIe等。
本公开可以应用于电子装置。例如，本公开可以应用于蜂窝电话、视频电话、智能电话、智能卡、平板PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄录机、计算机、膝上型电脑、数字电视、MP3播放器、便携式游戏控制台、汽车导航系统等。
以上是示例实施例的例证并且将不被理解为限制示例实施例。尽管已经描述了几个示例实施例，但本领域的技术人员将容易理解，在实质上不脱离本公开的新颖教导和优点的情况下，可以在示例实施例中进行许多修改。因此，所有这类修改意图被包括在如权利要求书中限定的本公开的范围内。因此，要理解，以上是各种示例实施例的例证并且将不被理解为限于所公开的特定示例实施例，对所公开的示例实施例的修改以及其它示例实施例意图被包括在所附权利要求书的范围内。

Claims (25)

1.一种片上系统，包括：
中央处理单元；以及
存储控制器，被构造成：
从中央处理单元接收指示初始化地址范围和初始化值的初始化信息，
基于初始化信息确定初始化目标存储器和初始化目标存储器的本地初始化地址范围，以及
按预定单位将包括初始化值的初始化数据发送到初始化目标存储器以将初始化目标存储器的本地初始化地址范围初始化。
2.根据权利要求1所述的片上系统，其中：
预定单位被设置成小于本地初始化地址范围；以及
存储控制器反复将初始化数据发送到初始化目标存储器。
3.根据权利要求1所述的片上系统，其中：
预定单位被设置成等于本地初始化地址范围；以及
存储控制器将初始化数据发送到初始化目标存储器一次。
4.根据权利要求1所述的片上系统，其中，当存储控制器因初始化目标存储器的本地初始化地址范围被初始化而从初始化目标存储器接收到本地初始化完成信号时，存储控制器将初始化完成信号发送到中央处理单元。
5.根据权利要求4所述的片上系统，其中，当中央处理单元从存储控制器接收到初始化完成信号时，中央处理单元将内部高速缓存初始化。
6.根据权利要求1所述的片上系统，其中，当存储控制器从中央处理单元接收到初始化信息时，存储控制器停止处理外部装置针对初始化地址范围的访问请求。
7.根据权利要求6所述的片上系统，其中，当存储控制器因初始化目标存储器的本地初始化地址范围被初始化而从初始化目标存储器接收到本地初始化完成信号时，存储控制器开始处理访问请求。
8.一种片上系统，包括：
中央处理单元；
流量交织器，被构造成：
从中央处理单元接收指示初始化地址范围和初始化值的初始化信息，
基于初始化信息确定初始化目标存储器和初始化目标存储器的本地初始化地址范围，以及
生成指示初始化目标存储器的本地初始化地址范围和初始化值的本地初始化信息；以及
多个存储控制器，被构造成：
控制多个随机存取存储器组，所述多个随机存取存储器组均包括随机存取存储器，
从流量交织器接收本地初始化信息，以及
基于本地初始化信息按预定单位将包括初始化值的初始化数据发送到初始化目标存储器以将初始化目标存储器的本地初始化地址范围初始化。
9.根据权利要求8所述的片上系统，其中：
预定单位被设置成小于本地初始化地址范围；以及
每个存储控制器反复将初始化数据发送到初始化目标存储器。
10.根据权利要求8所述的片上系统，其中：
预定单位被设置成等于本地初始化地址范围；以及
每个存储控制器将初始化数据发送到初始化目标存储器一次。
11.根据权利要求8所述的片上系统，其中，当流量交织器因初始化目标存储器的本地初始化地址范围被初始化而经由存储控制器从初始化目标存储器接收到本地初始化完成信号时，流量交织器将初始化完成信号发送到中央处理单元。
12.根据权利要求11所述的片上系统，其中，当中央处理单元从流量交织器接收到初始化完成信号时，中央处理单元将内部高速缓存初始化。
13.根据权利要求8所述的片上系统，其中，当流量交织器从中央处理单元接收到初始化信息时，流量交织器停止处理外部装置针对初始化地址范围的访问请求。
14.根据权利要求13所述的片上系统，其中，当流量交织器因初始化目标存储器的本地初始化地址范围被初始化而经由存储控制器从初始化目标存储器接收到本地初始化完成信号时，流量交织器开始处理访问请求。
15.一种电子装置，包括：
随机存取存储装置，被构造成：
接收指示初始化地址范围和初始化值的初始化信息，
基于初始化信息确定初始化目标存储器的本地初始化地址范围，以及
按预定单位将包括初始化值的初始化数据发送到初始化目标存储器以将初始化目标存储器的本地初始化地址范围初始化；以及
中央处理单元，被构造成：
控制随机存取存储装置，并且
被构造成向随机存取存储装置提供用于将随机存取存储装置的初始化地址范围初始化的初始化信息。
16.根据权利要求15所述的电子装置，其中：
预定单位被设置成小于本地初始化地址范围，以及
初始化数据被反复发送到初始化目标存储器。
17.根据权利要求15所述的电子装置，其中：
预定单位被设置成等于本地初始化地址范围，以及
初始化数据被发送到初始化目标存储器一次。
18.根据权利要求15所述的电子装置，其中，当初始化目标存储器的本地初始化地址范围被初始化时，随机存取存储装置将初始化完成信号发送到中央处理单元。
19.根据权利要求18所述的电子装置，其中，当中央处理单元从随机存取存储装置接收到初始化完成信号时，中央处理单元将内部高速缓存初始化。
20.根据权利要求15所述的电子装置，其中：
当随机存取存储装置从中央处理单元接收到初始化信息时，随机存取存储装置停止处理中央处理单元针对初始化地址范围的访问请求，以及
当初始化目标存储器的本地初始化地址范围被初始化时，随机存取存储装置开始处理访问请求。
21.一种由存储控制器执行的将存储器初始化的方法，所述方法包括以下步骤：
从处理器接收指示初始化地址范围和初始化值的初始化信息；
针对多个存储装置中的每个并从指示初始化地址范围的初始化信息识别将被初始化的本地地址范围；以及
单独控制每个存储装置以将初始化值写入到按存储装置的本地地址范围寻址的存储单元中。
22.根据权利要求21所述的方法，其中，存储控制器对每个存储装置进行控制，使得通过反复将初始化值发送到存储装置以在本地地址范围的子范围中写入，从而将初始化值写入到按本地地址范围寻址的存储单元中。
23.根据权利要求21所述的方法，其中，存储控制器对每个存储装置进行控制，使得通过单次发送初始化值以在针对存储装置的整个本地地址范围中写入，从而将初始化值写入到按本地地址范围寻址的存储器单元中。
24.根据权利要求21所述的方法，所述方法还包括：
从每个存储装置接收指示已完成将初始化值写入到按存储装置的本地地址范围寻址的存储单元中的本地初始化完成信号；以及
在从各存储装置接收到本地初始化完成信号时，将初始化完成信号发送到处理器。
25.根据权利要求24所述的方法，所述方法还包括：
从外部装置接收对初始化地址范围内的地址的访问请求；以及
在接收到初始化信息时阻止处理访问请求，直到从各存储装置接收到本地初始化完成信号为止。
CN201610195645.4A 2015-04-07 2016-03-31 片上系统和包括其的电子装置以及将存储器初始化的方法 Active CN106055516B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150048921A KR20160120004A (ko) 2015-04-07 2015-04-07 시스템 온-칩 및 이를 포함하는 전자 기기
KR10-2015-0048921 2015-04-07

Publications (2)

Publication Number Publication Date
CN106055516A true CN106055516A (zh) 2016-10-26
CN106055516B CN106055516B (zh) 2021-08-27

Family

ID=57111379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610195645.4A Active CN106055516B (zh) 2015-04-07 2016-03-31 片上系统和包括其的电子装置以及将存储器初始化的方法

Country Status (3)

Country Link
US (1) US10409722B2 (zh)
KR (1) KR20160120004A (zh)
CN (1) CN106055516B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520928A (zh) * 2017-03-31 2019-11-29 阿姆有限公司 存储设备的初始化
CN111209232A (zh) * 2018-11-21 2020-05-29 北京百度网讯科技有限公司 访问静态随机存取存储器的方法、装置、设备和存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112069112B (zh) * 2020-09-04 2022-08-19 龙芯中科技术股份有限公司 Uart控制器配置方法和系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878240A (en) * 1995-05-11 1999-03-02 Lucent Technologies, Inc. System and method for providing high speed memory access in a multiprocessor, multimemory environment
US6857041B2 (en) * 2002-03-29 2005-02-15 Intel Corporation Method and apparatus providing an interface to allow physical memory to be initialized using firmware/hardware methods
US20060007468A1 (en) * 2004-07-07 2006-01-12 Konica Minolta Business Technologies, Inc. Image forming apparatus and control method thereof
US20060265553A1 (en) * 2005-05-17 2006-11-23 International Business Machines Corporation Processor, data processing system, and method for initializing a memory block
CN101206634A (zh) * 2006-12-19 2008-06-25 国际商业机器公司 用于初始化共享存储器的系统和方法
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
US20100005227A1 (en) * 2006-08-04 2010-01-07 Panasonic Corporation Memory controller, nonvolatile memory device, access device, and nonvolatile memory system
CN102567245A (zh) * 2011-12-27 2012-07-11 深圳国微技术有限公司 用于soc芯片系统的存储控制器及其实现方法
CN103502955A (zh) * 2011-03-11 2014-01-08 美光科技公司 系统、装置、存储器控制器以及用于存储器初始化的方法
US20140181451A1 (en) * 2012-12-26 2014-06-26 Nvidia Corporation Hardware command training for memory using write leveling mechanism
US20140337560A1 (en) * 2013-05-13 2014-11-13 Qualcomm Incorporated System and Method for High Performance and Low Cost Flash Translation Layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3821911B2 (ja) 1997-05-02 2006-09-13 富士通株式会社 メモリ初期化制御方式
JPH11259356A (ja) 1998-03-06 1999-09-24 Fujitsu Ltd メモリ初期化装置
US6154821A (en) 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
JP2001175496A (ja) 1999-12-16 2001-06-29 Nec Shizuoka Ltd メモリ制御回路
KR100585136B1 (ko) 2004-03-04 2006-05-30 삼성전자주식회사 메모리 시스템의 데이터 채널 초기화 방법
US7143220B2 (en) * 2004-03-10 2006-11-28 Intel Corporation Apparatus and method for granting concurrent ownership to support heterogeneous agents in on-chip busses having different grant-to-valid latencies
US7210030B2 (en) * 2004-07-22 2007-04-24 International Business Machines Corporation Programmable memory initialization system and method
KR100564635B1 (ko) 2004-10-25 2006-03-28 삼성전자주식회사 메모리 모듈 내에서의 인터페이스 타이밍을 제어하는메모리 시스템 및 그 방법
US7464243B2 (en) 2004-12-21 2008-12-09 Cisco Technology, Inc. Method and apparatus for arbitrarily initializing a portion of memory
US7809885B2 (en) * 2006-09-29 2010-10-05 Voom Technologies, Inc. Scalable hard-drive replicator
US8006032B2 (en) 2007-08-22 2011-08-23 Globalfoundries Inc. Optimal solution to control data channels
JP4901968B2 (ja) * 2010-03-01 2012-03-21 株式会社東芝 半導体記憶装置
JP5348321B2 (ja) 2010-05-27 2013-11-20 富士通株式会社 メモリシステム、メモリ装置及びメモリインターフェース装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878240A (en) * 1995-05-11 1999-03-02 Lucent Technologies, Inc. System and method for providing high speed memory access in a multiprocessor, multimemory environment
US6857041B2 (en) * 2002-03-29 2005-02-15 Intel Corporation Method and apparatus providing an interface to allow physical memory to be initialized using firmware/hardware methods
US20060007468A1 (en) * 2004-07-07 2006-01-12 Konica Minolta Business Technologies, Inc. Image forming apparatus and control method thereof
US20060265553A1 (en) * 2005-05-17 2006-11-23 International Business Machines Corporation Processor, data processing system, and method for initializing a memory block
US20100005227A1 (en) * 2006-08-04 2010-01-07 Panasonic Corporation Memory controller, nonvolatile memory device, access device, and nonvolatile memory system
CN101206634A (zh) * 2006-12-19 2008-06-25 国际商业机器公司 用于初始化共享存储器的系统和方法
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
CN103502955A (zh) * 2011-03-11 2014-01-08 美光科技公司 系统、装置、存储器控制器以及用于存储器初始化的方法
CN102567245A (zh) * 2011-12-27 2012-07-11 深圳国微技术有限公司 用于soc芯片系统的存储控制器及其实现方法
US20140181451A1 (en) * 2012-12-26 2014-06-26 Nvidia Corporation Hardware command training for memory using write leveling mechanism
US20140337560A1 (en) * 2013-05-13 2014-11-13 Qualcomm Incorporated System and Method for High Performance and Low Cost Flash Translation Layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520928A (zh) * 2017-03-31 2019-11-29 阿姆有限公司 存储设备的初始化
CN110520928B (zh) * 2017-03-31 2024-06-04 阿姆有限公司 存储设备的初始化
CN111209232A (zh) * 2018-11-21 2020-05-29 北京百度网讯科技有限公司 访问静态随机存取存储器的方法、装置、设备和存储介质
US11093388B2 (en) 2018-11-21 2021-08-17 Beijing Baidu Netcom Science And Technology Co., Ltd. Method, apparatus, device and storage medium for accessing static random access memory
CN111209232B (zh) * 2018-11-21 2022-04-22 昆仑芯(北京)科技有限公司 访问静态随机存取存储器的方法、装置、设备和存储介质

Also Published As

Publication number Publication date
US10409722B2 (en) 2019-09-10
US20160299842A1 (en) 2016-10-13
KR20160120004A (ko) 2016-10-17
CN106055516B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
US9218286B2 (en) System cache with partial write valid states
CN103221995B (zh) 显示管中的流翻译
US9048834B2 (en) Grouping of physically unclonable functions
CN106030549B (zh) 用于对晶片外高速缓存存储器的标签集高速缓存的方法、装置和系统
CN104025060A (zh) 支持近存储器和远存储器访问的存储器通道
CN107430550B (zh) 非对称集组合的高速缓存
US9619859B2 (en) Techniques for efficient GPU triangle list adjacency detection and handling
US9632953B2 (en) Providing input/output virtualization (IOV) by mapping transfer requests to shared transfer requests lists by IOV host controllers
US10445261B2 (en) System memory having point-to-point link that transports compressed traffic
US10115444B1 (en) Data bit inversion tracking in cache memory to reduce data bits written for write operations
KR20170115521A (ko) Cpu(central processing unit)-기반 시스템에서 cmc(compressed memory controller)들에 의한 백-투-백 읽기 동작들을 사용하는 메모리 대역폭 압축 제공
CN106055516A (zh) 片上系统和包括其的电子装置以及将存储器初始化的方法
CN104025065A (zh) 用于存储器层次察觉的生产者-消费者指令的装置和方法
US20120233407A1 (en) Cache phase detector and processor core
US7752006B2 (en) Device, system and method of generating a hardware-verification test case
US11061820B2 (en) Optimizing access to page table entries in processor-based devices
US20170344311A1 (en) Method of operating a memory device
US9496009B2 (en) Memory with bank-conflict-resolution (BCR) module including cache
US9720830B2 (en) Systems and methods facilitating reduced latency via stashing in system on chips
CN115481051A (zh) 页表预取方法及装置、片上系统
CN104407367B (zh) 提高卫星导航终端接收机基带信号处理能力的装置与方法
US20170286001A1 (en) Providing memory bandwidth compression using compression indicator (ci) hint directories in a central processing unit (cpu)-based system
US20180285269A1 (en) Aggregating cache maintenance instructions in processor-based devices
US11126437B2 (en) Load instruction with final read indicator field to invalidate a buffer or cache entry storing the memory address holding load data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant