CN106027027A - 低电压开关控制 - Google Patents

低电压开关控制 Download PDF

Info

Publication number
CN106027027A
CN106027027A CN201610176477.4A CN201610176477A CN106027027A CN 106027027 A CN106027027 A CN 106027027A CN 201610176477 A CN201610176477 A CN 201610176477A CN 106027027 A CN106027027 A CN 106027027A
Authority
CN
China
Prior art keywords
voltage
charge pump
terminal
transmission gate
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610176477.4A
Other languages
English (en)
Other versions
CN106027027B (zh
Inventor
科奈斯·P·斯诺登
J·L·斯图兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Suzhou Co Ltd
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Suzhou Co Ltd
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Suzhou Co Ltd, Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Suzhou Co Ltd
Publication of CN106027027A publication Critical patent/CN106027027A/zh
Application granted granted Critical
Publication of CN106027027B publication Critical patent/CN106027027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了包括例如低电压控制电路的系统和方法，该低电压控制电路被配置为接收电荷泵电压、轨电压和开关控制信号，该低电压控制电路被配置为在开关控制信号处于第一状态时提供电荷泵电压，并在开关控制信号处于第二状态时提供电荷泵电压和轨电压中较高者。该系统可包括第一接高电路，该第一接高电路配置为接收轨电压和电荷泵电压，并在输出端提供轨电压和电荷泵电压中较高者。在第一状态下，开关控制信号能够包括接高电路的输出。本发明公开了形成这种装置的方法，以及操作方法和其它实施例。

Description

低电压开关控制
要求优先权
根据35U.S.C.§119(e)，本申请要求Kenneth P.Snowdon等人的提交于2015年3月24日的名称为“LOW VOLTAGE SWITCH CONTROL”(低电压开关控制)的美国临时专利申请序列号62/137,442的优先权权益，所述专利申请全文以引用方式并入本文。
技术领域
本文件总体上涉及电子电路，并且更具体地涉及低电压开关控制电路。
背景技术
传输门是在第一低阻抗状态(例如，“导通”状态)下用于通过第一端子和第二端子之间的信号的电子元件，或者在第二高阻抗状态下(例如，“截止”状态)用于隔离第一端子和第二端子的电子元件。传输门可以包括一个或多个被配置为在晶体管的源极和漏极之间传输输入信号或者配置为基于，例如，一个或多个提供给晶体管栅极的控制信号从漏极将源极隔离开来的金属氧化物半导体场效应晶体管(MOSFET)。
传输门在输入端和输出端能够传输各种类型的信号(例如，分别第一端子和第二端子)。在传输门中用于一个或多个晶体管的控制信号能够取决于正在传送的信号的特性以及和晶体管在传输门中的类型。在某些实例中，为了保持传输门在所期望的状态，控制信号必须比在第一端子和第二端子处的信号更为正极或更为负极。在其它实例中，为了在输出端提供准确的输入信号的表示，控制信号能够按照输入信号，诸如以提供一个或多个晶体管恒定栅极-源极电压，在一个或多个晶体管处于期望的状态时减少第一端子和第二端子之间的阻抗变化。
发明内容
本申请除了别的以外讨论了一种系统，该系统包括，例如，低电压控制电路，该低电压控制电路被配置为接收电荷泵电压；轨电压，该轨电压配置为当开关控制信号处于第一状态时提供电荷泵电压；以及开关控制信号，该开关信号配置为当开关控制信号处于第二状态时提供电荷泵电压和轨电压之中较高者。该系统可包括第一接高电路，该第一接高电路配置为接收轨电压和电荷泵电压，并在输出端提供轨电压和电荷泵电压中较高者。在第一状态下，开关控制信号能够包括接高电路的输出端。
在另一个实例中，该系统可以包括传输门，该传输门配置为在第一低阻抗状态下将来自第一端子的信号传输(例如，低阻抗路径用于)到第二端子，并且在第二高阻抗状态下将第一端子从第二端子隔离开来(例如，电隔离)；和低电压控制电路，该低电压控制电路配置为：当传输门在第一低阻抗状态下时，提供电荷泵电压以控制传输门，并且当传输门处于第二高阻抗状态下时，提供电荷泵电压和轨电压之中较高者以控制传输门。
已经公开形成这种装置的方法，以及操作方法和其它实施例。
本发明内容旨在提供对本专利申请主题的概述。并非旨在提供本发明的排他性或穷举性说明。其中包括有详细描述，用以提供关于本专利申请的更多信息。
附图说明
在未必按比例绘制的附图中，类似的数字在不同的视图中可表示类似的部件。具有不同字母后缀的类似数字可以表示类似部件的不同示例。附图通过实例而非限制的方式概括地示出了本申请文档中讨论的各个实施例。
图1总体上示例了包括第一、第二和第三功率域的实例系统。
图2总体上示例了包括传输门、低电压控制电路、第一和第二接高电路以及转换器的实例系统。
图3总体上示例了实例低电压控制电路和传输门波形。
具体实施方式
图1总体上示例了包括第一、第二和第三功率域101、102、103的实例系统。第一功率域101可以接收电源电压(source voltage，VCC)。在第一功率域101中功率能够仅仅基于源极电压(VCC)。
第二功率域102能够接收来自第一功率域101和输入/输出(I/O)的功率，诸如一个或多个传输门的端子。在第二功率域102中功率能够基于源极电压(VCC)和I/O之中较高者。例如，在简单的传输门中，当耦接到具有变化的电压电平的输入端时，为了确保传输门保持在期望的状态(例如，高阻抗或“截止”状态)，或如果源极电压(VCC)丢失，用于一个或多个晶体管的控制信号(例如，栅极信号)在传输门处于或高于在传输门中一个或多个晶体管的源极或漏极处的最高电压。
第三功率域103可接收来自第二功率域102和电荷泵电压(VCP)。在一个实例中，电荷泵电压可以是恒定电压。在其它实例中，电荷泵电压可以根据，例如，在传输门的一个或多个端子(例如，电荷泵电压在“导通”状态可基于传输门的端子的共模电压)的值而变化。在第三功率域103中的功率可基于源极电压(VCC)、I/O、以及电荷泵电压(VPC)之中较高者，且第三功率域103可被配置为在输出端提供接高电压(VPH)，它是源极电压(VCC)、I/O以及电荷泵电压(VCP)之中较高者。
本发明人已认识到，除了其他事项外，低电压控制系统能够将控制信号传输到比系统中的一个或多个其他电压更高或更低的传输门，诸如源极电压(VCC)。例如，在具有变化的源极电压的系统中，诸如在2V和5V之间，等，可以用电荷泵来提供稳定的控制信号，或比传输门的第一或第二端子处的电压更高的控制信号。然而，当源极电压高于电荷泵电压时，则向传输门提供更高的源极电压，传输门的栅极-源极电压(VGS)可以变化，改变一个或多个在传输门中一个或多个晶体管(例如，电阻等)的一个或多个特性。因此，可以有利的是不默认到系统中的最高电压，这取决于传输门或传输门的所期望的状态。
在一个实例中，低电压控制开关可以放置在第二和第三电源域102、103之间。低电压控制电路在第一状态下可以向传输门(直接或通过一个或多个元件)的控制输入端提供电荷泵电压，且在第二状态下能提供更高的电荷泵电压或一个或多个其他电压(例如，源极电压(VCC)、传输门的一个或多个端子电压等)到传输门的控制输入端。
图2总体地示例了实例低电压控制系统200，其包括传输门205，传输门205配置为在第一低阻抗状态下(例如，“导通”状态)将来自第一端子(A)(例如，输入端)的信号传递到第二端子(B)(例如，输出端)，并且在第二高阻抗状态下(例如，“截止”状态)将第一端子(A)从第二端子(B)隔离(例如，点隔离)开来；和其他包括低电压控制电路210、第一和第二接高电路215、220、转换器230和一个或多个驱动部件的电子装置。
在图2的实例中的传输门205包括第一、第二和第三n型半导体(NMOS)晶体管206、207、208，各包括栅极、源极，漏极和本体。第一和第二NMOS晶体管的源极耦接到第一端子(A)，且在第一和第三NMOS晶体管的漏极耦合到第二端子(B)。尽管在其他实例中，可以使用晶体管的其他数量、类型或结构。然而，在该实例中，由于传输门205包括n型晶体管，需要比在第一和第二端子处的信号更高的电压的控制信号，以保持传输门205处于“导通”状态，且需要基于在第一和第二端子(例如，在第一端子加1.9V的电压，等等)的信号的控制信号以保持恒定栅极-源极电压(VGS)用于传输门205。
第二接高电路220可被配置为接收源极电压(VCC)和传输门205的至少一个第一端子(A)或第二端子(B)的电压，且能够提供接收电压中较高者作为在输出端的轨电压(VRAIL)。在图2的实例中，输出端可耦接到低电压控制电路210和转换器230。第二接高电路220可包括六个p型半导体(PMOS)晶体管221-226。在其它实例中，第二接高电路220可包括一个或多个其它晶体管，晶体管类型或配置。
第一接高电路215可以被配置为接收来自第二接高电路220的轨电压(VRAIL)和电荷泵电压(VCP)(例如，来自电荷泵电路)，并能够在输出端提供轨电压(VRAIL)和电荷泵电压(VCP)之中较高者作为接高电压(VPH)。第一接高电路215可以包括两个源耦合PMOS晶体管216、217，在第一源耦合PMOS晶体管216配置为接收漏极的轨电压(VRAIL)和在栅极的电荷泵电压(VCP)，第二源耦合PMOS晶体管217配置为接收在漏极的电荷泵电压(VCP)和在栅极的轨电压(VRAIL)。在其它实例中，第一接高电路可包括一个或多个其它晶体管，晶体管类型或配置。
转换器230可以被配置为接收启动信号，诸如来自处理器或一个或多个其他控制电路等，来自第二接高电路220的轨电压(VRAIL)，以及来自第一接高电路215的接高电压(VPH)，且能分别提供第一和第二转换的传输(OVT_H)到第一驱动晶体管235的栅极和低电压控制电路210。在一个实例中，在第二转换输出为低时，第一转换的输出能够为高。在其他实例子中，可使用一个或多个其他配置。
当传输门205处于第一低阻抗状态时，低电压控制电路210被配置为提供电荷泵电压(VCP)到第一驱动晶体管235的源极，并且当传输门处于第二高阻抗状态时，提供电荷泵电压和轨电压(例如，接高电压(VPH))中较高的电压到第一驱动晶体管235，例如，在传输门105处于“截止”状态以及接高电压(VPH)高于电荷泵电压(VCP)等的情况下，为了保持第一驱动晶体管235处于“截止”状态。
第一驱动晶体管235可通过第一和第二电阻器236、237被耦接到第二驱动晶体管238。低电压控制系统200可包括配置为接收启动信号并将控制信号提供到第二驱动晶体管238和第三驱动晶体管239的反相器231。传输门205可以通过第一电阻器236接收来自第一驱动晶体管235的控制信号，或通过第二电阻器237(这取决于启动信号(EN))接收来自第二驱动器晶体管238的信号。第三驱动晶体管239能通过第三电阻器240将传输门205的本体端子耦接到地，或取决于所需的配置通过第四电阻器241耦接到本体电压(VBULK)。
图3总体上示例了在操作301、302、303的第一、第二和第三区域中实例低电压控制电路和传输门波形300，各种波形包括例如用于一个或多个传输门的晶体管的栅极、第一和第二端子电压(VTA&B)325、330,以及转换的启动信号(OVT_H)的轨电压(VRAIL)305、接高电压(VPH)310、电荷泵电压(VCP)315、栅极电压(GATE)320。
当轨电压(VRAIL)305大于电荷泵电压(VCP)315时，操作301的第一区域示例了通过图2的实例的各种波形。轨电压(VRAIL)305在2V和5V之间变化，而电荷泵电压(VCP)315位于约2V，大于第一端子和第二端子电压(VTA&B)325、330。
当轨电压(VRAIL)305小于电荷泵电压(VCP)315时，操作302的第二区域示例了各种波形。在一个实例中，当轨道电压(VRAIL)305小于电荷泵电压(VCP)315，且传输门处于“导通”时，接高电压(VPH)可以包括超过轨电压(VRAIL)305的部分电荷泵电压(VCP)315。
当传输门处于“截止”状态时，操作303的第三区域示例了各种波形。在一个实例中，低电压控制电路可以被配置为提供接高电压(VPH)310作为电荷泵电压(VCP)315。
附加注释和实例
在实例1中，低电压控制系统包括传输门，该传输门配置为在第一低阻抗状态下将来自第一端子的信号传输到第二端子，并且在第二高阻抗状态下将第一端子从第二端子隔离开来；和低电压控制电路，该低电压控制电路配置为：当传输门在第一低阻抗状态下时，提供电荷泵电压，并且当传输门处于第二高阻抗状态下时，提供电荷泵电压和轨电压之中较高的电压，其中使用低电压控制电路控制传输门。
在第二实例中，实例1的低电压控制电路可选地配置为接收开关控制信号，且其中，当传输门处于第一低阻抗状态时，开关控制信号被配置为电荷泵电压和轨电压之中较高者。
在实施例3中，实例1-2中任意一个或多个低电压控制电路可选择地包括第一和第二p型半导体(PMOS)晶体管，每个晶体管均包括源极、栅极和漏极，第一PMOS晶体管的漏极被配置为接收轨电压，第二PMOS晶体管的漏极被配置为接收电荷泵电压，以及第一和第二PMOS晶体管的源极被配置为接收轨电压和电荷泵电压中较高者。
在实施例4中，实例1-3中任意一个或多个可选地包括第一接高电路，其配置为接收轨电压和电荷泵电压，并在输出端提供轨电压和电荷泵电压之中较高者，其中低电压控制电路被配置为接收开关控制信号，以在开关控制信号处于第一状态时提供电荷泵电压，并且在当开关控制信号处于第二状态时提供电荷泵电压，并且开关控制信号在第一状态包括接高电路的输出端。
在实例5中，实例1-4中的任意一个或多个低电压控制电路可选地配置为接收开关控制信号，其中，当开关控制信号处于第一状态时，传输门处于第一低阻抗状态。
在实例6中，实例1-5中的任意一个或多个可选地包括第二接高电路，该第二接高电路被配置为接收源极电压和传输门的第一端子电压，并提供源极电压和第一端子电压中较高的电压作为在输出端的轨电压，其中第一端子电压是传输门的第一端子处的电压，且电荷泵电压基于第一端子电压。
在实例7中，实例106的任意一个或多个第二接高电路可选地被配置为接收源极电压、传输门的第一端子电压和传输门的第二端子电压，并提供接收电压中较高的电压作为在输出端的轨电压，其中第二端子电压是在传输门的第二端子处的电压，且其中电荷泵电压基于至少一个第一或第二端子电压。
在实例8中，实例1-7中的任意一个或多个可选地包括转换电路，该转换电路配置为接收第一和第二接高电路和控制信号的输出，并使用第一和第二接高电路输出中较高者以及控制信号提供输出端，其中当传输门处于第一低阻抗状态时，开关控制信号包括转换电路的输出端。
在实例9中，实例1-8中任意一个或多个可选地包括第一接高电路，第一接高电路配置为接收轨电压和电荷泵电压，并在输出端提供更高的轨电压和电荷泵电压；和低电压控制电路，该低电压控制电路被配置为接收电荷泵电压、轨电压和开关控制信号，以当开关控制信号处于第一状态时提供电荷泵电压，并且在当开关控制信号处于第二状态时提供电荷泵电压和轨电压中较高者，其中在第一状态的开关控制信号包括接高电路的输出端。
在实例10中，实例1-9的任意一个或多个可选地包括传输门，该传输门被配置为在第一低阻抗状态将信号从第一端子传输到第二端子，并在第二高阻抗状态将第一端子从第二端子隔离开来，其中，使用低电压控制电路控制传输门。
在实例11中，当传输门处于第一低阻抗状态时，实施例1-10的任意一个或多个开关控制信号可选地配置为电荷泵电压和轨电压中较高者。
在实例12中，实例1-11中任意一个或多个低电压控制电路可选地包括第一和第二p型半导体(PMOS)晶体管，每个晶体管均包括源极、栅极和漏极，其中，第一PMOS晶体管的漏极被配置为接收轨电压，第二PMOS晶体管的漏极被配置为接收电荷泵电压，以及其中第一和第二PMOS晶体管的源极被配置为接收轨电压和电荷泵电压中较高者。
在实例13中，实例1-12中的任意一个或多个可选地包括第二接高电路，该第二接高电路被配置为接收源极电压和传输门的第一端子电压，并提供源极电压和第一端子电压中较高者作为在输出端的轨电压，其中第一端子电压是传输门的第一端子处的电压，且电荷泵电压基于第一端子电压。
在实例14中，实例-13的任意一个或多个第二接高电路可选地被配置为接收源极电压、传输门的第一端子电压和传输门的第二端子电压，并提供接收电压中较高的电压作为在输出端的轨电压，其中第二端子电压是在传输门的第二端子处的电压，且其中电荷泵电压基于至少一个第一或第二端子电压。
在实例15中，实例1-14中的任意一个或多个可选地包括转换电路，该转换电路配置为接收第一和第二接高电路和控制信号的输出，并使用第一和第二接高电路输出中较高者以及控制信号提供输出端，其中当传输门处于第一低阻抗状态时，开关控制信号包括转换电路的输出端。
在实例16中，方法包括接收电荷泵电压、轨电压以及在低电压控制电路的开关控制信号，并且当开关控制信号处于第一状态时，在低电压控制电路的输出端提供电荷泵电压，且当开关控制信号处于第二状态时提供电荷泵电压和轨电压中较高的电压。
在实例17中，实例1-16中任何一个或多个可选地包括在第一低阻抗状态下将来自传输门的第一端子的信号传递到传输门的第二端子，在第二高阻抗状态下将传输门的第一端子从传输门的第二端子隔离开来，并使用低电压控制电路的输出端控制传输门。
在实例18中，实例1-17中任意一个或多个低电压控制电路可选地包括第一和第二p型半导体(PMOS)晶体管，每个晶体管均包括源极、栅极和漏极，其中，第一PMOS晶体管的漏极被配置为接收轨电压，第二PMOS晶体管的漏极被配置为接收电荷泵电压，以及其中第一和第二PMOS晶体管的源极被配置为接收轨电压和电荷泵电压中较高者。
在实例19中，接收轨电压和电荷泵电压并在第一接高电路的输出端提供轨电压和电荷泵电压中较高者，其中在第一状态下的开关控制信号包括接高电路的输出端。
在实例20中，实例1-19中的任意一个或多个可选地包括接收源极电压和传输门的第一端子电压，并提供源极电压和第一端子电压之中较高者作为在第二接高电路的输出端的轨电压，其中电荷泵电压基于第一端子电压。
在实例21中，一种系统或装置可包括，或可任选地与实例1-20中的任意一项或多项的任何部分的任意部分或组合相结合从而包括，用于执行实例1-实例20的功能中的任何一项或多项的装置，或者包括指令的机器可读介质，在由机器执行时，该指令使得机器执行实例1-实例20的功能中的任何一项或多项。
上述具体实施方式包括对附图的参考，所述附图构成具体实施方式的一部分。附图以举例说明的方式示出了可实施本发明的具体实施例。这些实施例在本文中也称为“实例”。此类实例可包括除所示或所述的那些之外的元件。然而，本发明人还设想到其中仅提供所示或所述的那些元件的实例。此外，本发明人还设想到相对于特定实例(或其一个或多个方面)或者相对于本文所示或所述其他实例(或其一个或多个方面)，利用所示或所述的那些元件的任何组合或排列(或其一个或多个方面)的实例。
在本申请文档中提及的所有出版物、专利和专利文档的全文以引用方式并入本文，如同以引入方式单独并入一样。如果本文与以引用方式并入的那些文件的用法相矛盾，则所并入的参考文献中的用法应视为对本文档的补充；对于不可调和的矛盾，则以本文的用法为准。
在本申请文档中，术语“一个”或“一种”如专利文档中常见的，用来包括一个或一个以上，而与“至少一个”或“一个或多个”的任何其他情况或用法无关。在本申请文档中，除非另外指明，否则术语“或”用来指非排他性的或，使得“A或B”包括“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包括”和“在其中”用作各自术语“包含”和“其中”的通俗英语等同物。而且，在所附权利要求中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中这样的术语之后列出的那些元件之外的元件的系统、器件、物品或方法仍将认为落入该权利要求范围内。此外，在下文申请专利范围中，术语“第一”、“第二”及“第三”等仅用作标记，且并不意欲对其对象施加数字要求。
本文所述的方法实例可以至少部分地由机器或计算机实现。一些实例可包括使用指令编码的计算机可读介质或机器可读介质，所述指令可操作将电子设备配置成执行上述实例中描述的方法。这类方法的实现可包括代码，诸如微码、汇编语言代码、高级语言代码等。该代码可包括用于执行各种方法的计算机可读指令。该代码可形成计算机程序产品的一部分。另外，例如在执行期间或其他时间，该代码可有形地存储在一个或多个易失性或非易失性有形计算机可读介质中。这些有形计算机可读介质的例子可包括但不限于硬盘、可移除磁盘、可移除光盘(例如，高密度磁盘和数字视频盘)、磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上说明旨在是示例性的，而非限制性的。例如，上述实例(或其一个或多个方面)可彼此结合使用。其他实施例可诸如由本领域的普通技术人员在查看上述说明后使用。根据专利实施细则37C.F.R.§1.72(b)提供说明书摘要，以便读者快速确定本技术公开的实质。说明书摘要的提交不旨在用于解释或限制权利要求的范围或含义。同样，在上面的具体实施方式中，可将各种特征归类以使本公开简明。这不应理解成未要求权利的公开特征对于任何权利要求必不可少。相反，本发明的主题具有的特征可少于特定公开的实施例的所有特征。因此，所附权利要求由此并入具体实施方式中，每个权利要求作为单独实施例表示其自身，并且设想这些实施例可以各种组合或排列方式彼此结合。应结合所附权利要求以及这些权利要求所拥有的等同物的所有范围来确定本发明的范围。

Claims (12)

1.一种低电压控制系统，所述系统包括：
第一接高电路，所述第一接高电路配置为接收轨电压和电荷泵电压，并在输出端提供轨电压和电荷泵电压中较高者；和，
低电压控制电路，所述低电压控制电路被配置为接收所述电荷泵电压、所述轨电压，以及开关控制信号，所述低电压控制电路配置为当所述开关控制信号处于第一状态时提供所述电荷泵电压，并在所述开关控制信号处于第二状态时提供所述电荷泵电压和所述轨电压中较高者，
其中处于所述第一状态的所述开关控制信号包括所述接高电路的输出。
2.根据权利要求1所述的系统，包括：
传输门，所述传输门被配置为在第一低阻抗状态时将信号从第一端子传输到第二端子，并在第二高阻抗状态时将所述第一端子与所述第二端子隔离开来，
其中所述传输门使用所述低电压控制电路来控制。
3.根据权利要求2所述的系统，
其中，当所述传输门处于所述第一低阻抗状态时，所述开关控制信号被配置为所述电荷泵电压和所述轨电压中较高者。
4.根据权利要求1至3中任一项所述的系统，
其中所述低电压控制电路包括第一和第二p型半导体(PMOS)晶体管，每个晶体管均包括源极、栅极和漏极，
其中所述第一PMOS晶体管的漏极被配置为接收所述轨电压，以及所述第二PMOS晶体管的漏极被配置为接收所述电荷泵电压，并且，
其中所述第一和第二PMOS晶体管的源极被配置为接收所述轨电压和所述电荷泵电压中较高者。
5.根据权利要求1所述的系统，包括：
第二接高电路，所述第二接高电路配置为接收电源电压和所述传输门的第一端子电压，并且配置为在输出端提供所述电源电压和所述第一端子电压中较高者作为轨电压，
其中，所述第一端子电压是在所述传输门的所述第一端子处的电压，并且，
其中所述电荷泵电压基于所述第一端子电压。
6.根据权利要求5所述的系统，
其中所述第二接高电路被配置为接收所述电源电压、所述传输门的所述第一端子电压、以及所述传输门的第二端子电压，并且所述第二接高电路配置为在输出端提供所接收电压中较高者作为轨电压，
其中，所述第二端子电压是所述传输门的所述第二端子处的电压，并且，
其中所述电荷泵电压基于所述第一端子电压或第二所述端子电压中的至少一者。
7.根据权利要求6所述的系统，包括：
转换电路，所述转换电路配置为接收所述第一和第二接高电路的所述输出和控制信号，并且所述转换电路配置为使用所述第一和第二接高电荷的所述输出中的较高者和所述控制信号提供输出，
其中，当所述传输门处于所述第一低阻抗状态时，所述开关控制信号包括所述转换电路的所述输出。
8.一种低电压控制方法，所述方法包括：
在低电压控制电路处接收电荷泵电压、轨电压和开关控制信号；并且，
当所述开关控制信号处于第一状态时，在所述低电压控制电路的输出端提供所述电荷泵电压，以及当所述开关控制信号处于第二状态时提供所述电荷泵电压和轨电压中较高者。
9.根据权利要求8所述的方法，所述方法包括：
在第一低阻抗状态下将信号从传输门的第一端子传输到所述传输门的第二端子；
在第二高阻抗状态下将所述传输门的所述第一端子与所述传输门的第二端子隔离开来；并且，
使用所述低电压控制电路的所述输出控制所述传输门。
10.根据权利要求8所述的方法，所述方法包括：
其中所述低电压控制电路包括第一和第二p型半导体(PMOS)晶体管，每个晶体管均包括源极、栅极和漏极，
其中所述第一PMOS晶体管的漏极被配置为接收所述轨电压，以及所述第二PMOS晶体管的漏极被配置为接收所述电荷泵电压，并且，
其中所述第一和第二PMOS晶体管的源极被配置为接收所述轨电压和所述电荷泵电压中较高者。
11.根据权利要求8所述的方法，所述方法包括：
接收所述轨电压和所述电荷泵电压并在第一接高电路的输出端处提供所述轨电压和所述电荷泵电压中较高者；
其中处于所述第一状态的所述开关控制信号包括所述接高电路的输出。
12.根据权利要求11所述的方法，所述方法包括：
接收电源电压和传输门的第一端子电压，并且在第二接高电路的输出端提供所述电源电压和所述第一端子电压中较高者作为所述轨电压，
其中所述电荷泵电压基于所述第一端子电压。
CN201610176477.4A 2015-03-24 2016-03-24 低电压开关控制 Active CN106027027B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562137442P 2015-03-24 2015-03-24
US62/137,442 2015-03-24

Publications (2)

Publication Number Publication Date
CN106027027A true CN106027027A (zh) 2016-10-12
CN106027027B CN106027027B (zh) 2019-06-04

Family

ID=57080949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610176477.4A Active CN106027027B (zh) 2015-03-24 2016-03-24 低电压开关控制

Country Status (3)

Country Link
US (1) US10097084B2 (zh)
KR (1) KR20160114537A (zh)
CN (1) CN106027027B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411678B2 (en) * 2018-02-12 2019-09-10 Semiconductor Components Industries, Llc Level-shifting circuit configured to limit leakage current
TWI779423B (zh) * 2020-12-15 2022-10-01 瑞昱半導體股份有限公司 電源切換電路以及電源切換方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682050A (en) * 1993-11-30 1997-10-28 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching including protection against reverse connected battery charger
US20070146953A1 (en) * 2005-12-28 2007-06-28 Takashi Ono Switch circuit and diode
CN102647156A (zh) * 2011-02-16 2012-08-22 快捷半导体(苏州)有限公司 低失真的动态电流升压放大器及相关方法
CN102647178A (zh) * 2011-02-16 2012-08-22 快捷半导体(苏州)有限公司 配置为防止亚阈值直通门泄漏的方法及装置
CN103326698A (zh) * 2012-03-22 2013-09-25 快捷半导体(苏州)有限公司 用于mosfet开关器件电压选择的方法和设备
CN104168012A (zh) * 2013-05-17 2014-11-26 三星电子株式会社 电压电平转换器和实现其的系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672740B2 (ja) * 1991-10-07 1997-11-05 三菱電機株式会社 マイクロコンピュータ
US9118322B2 (en) * 2010-10-12 2015-08-25 Alpha And Omega Semiconductor (Cayman) Ltd Low leakage dynamic bi-directional body-snatching (LLDBBS) scheme for high speed analog switches

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682050A (en) * 1993-11-30 1997-10-28 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching including protection against reverse connected battery charger
US20070146953A1 (en) * 2005-12-28 2007-06-28 Takashi Ono Switch circuit and diode
CN102647156A (zh) * 2011-02-16 2012-08-22 快捷半导体(苏州)有限公司 低失真的动态电流升压放大器及相关方法
CN102647178A (zh) * 2011-02-16 2012-08-22 快捷半导体(苏州)有限公司 配置为防止亚阈值直通门泄漏的方法及装置
CN103326698A (zh) * 2012-03-22 2013-09-25 快捷半导体(苏州)有限公司 用于mosfet开关器件电压选择的方法和设备
CN104168012A (zh) * 2013-05-17 2014-11-26 三星电子株式会社 电压电平转换器和实现其的系统

Also Published As

Publication number Publication date
CN106027027B (zh) 2019-06-04
KR20160114537A (ko) 2016-10-05
US10097084B2 (en) 2018-10-09
US20160204696A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
JP4926275B2 (ja) トランジスタスナップバック保護を組み込むレベルシフタ回路
EP1387491B1 (en) Level shifter
KR101645041B1 (ko) 볼티지·레귤레이터
US20130009623A1 (en) Four-quadrant bootstrapped switch circuit
CN103812482B (zh) 高压晶体管的衬底驱动器和驱动高压晶体管的衬底的方法
US10826488B2 (en) Switch device with switch circuits that provide high voltage surge protection
JP2007208004A (ja) 半導体集積回路装置及び電子装置
CN103296999B (zh) 跟踪保持电路和方法
CN202652170U (zh) 开关设备
US9680466B2 (en) Analog switch and multiplexer
US7492210B2 (en) Voltage selection circuit
US10186958B2 (en) Input-output circuits
CN106027027A (zh) 低电压开关控制
US8063516B2 (en) Four quadrant MOSFET based switch
CN104283407A (zh) 对电力供应变动具有低敏感性的阻抗元件
WO2012042683A1 (ja) レベルシフト回路
US10666257B1 (en) Failsafe, ultra-wide voltage input output interface using low-voltage gate oxide transistors
CN106027015A (zh) 增强型保护性多路复用器
CN102638253A (zh) 边沿速率控制预偏置设备及相关方法
US9094019B2 (en) Level switching circuit and method for controlling rail-to-rail enabling signal
Pashmineh et al. Self-biasing high-voltage driver based on standard CMOS with an adapted level shifter for a wide range of supply voltages
CN208190626U (zh) 用于高压供电节点的电路及缓冲器电路
CN106921373A (zh) 驱动电路
CN101494453A (zh) 可操作于低电压环境且不需共模参考电压的差分驱动电路
JP4957422B2 (ja) レベルシフト回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant