CN105990231B - 薄膜电晶体基板的制造方法 - Google Patents
薄膜电晶体基板的制造方法 Download PDFInfo
- Publication number
- CN105990231B CN105990231B CN201510087468.3A CN201510087468A CN105990231B CN 105990231 B CN105990231 B CN 105990231B CN 201510087468 A CN201510087468 A CN 201510087468A CN 105990231 B CN105990231 B CN 105990231B
- Authority
- CN
- China
- Prior art keywords
- electrode
- groove
- layer
- photoresist layer
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本发明提出一种薄膜电晶体基板的导通孔、像素结构和制造方法，该薄膜电晶体基板的制造方法包含下列步骤：利用微影蚀刻在基板形成第一电极；在所述第一电极和所述基板上依次形成闸极绝缘层和第一光阻层；曝光所述第一光阻层；去除部分所述第一光阻层和所述闸极绝缘层以形成所述第一电极的第一凹槽和所述基板的第二凹槽；在所述第一凹槽、所述第二凹槽和第一区光阻层上依次覆盖像素电极和第二光阻层；以及去除所述第二光阻层、所述第一区光阻层和部分所述像素电极而保留所述第一凹槽和第二凹槽内部的像素电极。
Description
本发明关于一种薄膜电晶体基板，特别关于一种薄膜电晶体基板的导通孔、像素结构和制造方法。
背景技术
已知显示装置中，由于液晶显示器(LCD)具有高对比、体积小、低功率消耗等优点，使得液晶显示器受到市场欢迎且大量被应用在各式电子产品之中，例如手机、电脑屏幕和电视等。使用者可通过液晶显示器以获取相关信息。
常见的液晶显示技术，根据液晶分子的扭转方向可分为扭转向列型(twistednematic)、垂直排列型(vertical alignment)、面内转向型(in-plane switching,IPS)以及边缘电场切换型(fringe field switching)液晶显示器，其中面内转向型液晶显示器具有宽广的可视角(大于170度)和较小的颜色偏移，因此面内转向型液晶显示器逐渐受到业界所欢迎。
液晶显示器通常具有薄膜电晶体基板、彩色滤光片基板和液晶层，其中所述液晶层夹设在所述薄膜电晶体基板和所述彩色滤光片基板之间。所述薄膜电晶体基板的周边线路区上通常具有多个导通孔用以供周边线路互相传递信号或传递信号至像素区，例如传递闸极驱动信号或影像信号。请同时参照图1A和图1B，图1A显示已知薄膜电晶体基板的导通孔结构9的上视图；图1B显示图1A中沿虚线I-I’的剖视图。对应图1B的结构，所述导通孔结构9的制造方法通过薄膜沉积和微影蚀刻制程在基板90上依次形成第一金属层91、绝缘层92、第二金属层93、保护层94和传导层95，其中每一层需分别使用一道光罩来进行图案化(合计五道光罩)，此外已知薄膜电晶体基板的制造方法还需包含至少一光罩用以在像素区形成多个像素电极，故合计至少包含六道光罩。所述传导层95通过两个导通孔TH91、TH92分别接触所述第一金属层91和所述第二金属层93以致在所述第一金属层91和所述第二金属层93彼此电性连接。
然而，随着液晶显示器解析度的提升(也即像素数量的提升)，薄膜电晶体基板通常具有大量的导通孔结构以致在在周边线路区占用较大的面积而不利在窄额缘(slimborder)产品的制作。因此，如何在维持所述导通孔结构9的功能的前提下又能缩减导通孔的数量实为重要课题。
发明内容
有鉴于此，本发明提出一种薄膜电晶体基板的导通孔、像素结构和制造方法，其可解决前述的问题。
本发明的目的在于提供一种薄膜电晶体基板的导通孔、像素结构和制造方法，其可在缩减导通孔结构的截面积的同时也不会增加制造过程中所使用的光罩数量，藉以达到窄额缘的需求且避免增加生产成本。
为达上述目的，本发明提供一种薄膜电晶体基板的制造方法，包含下列步骤：利用微影蚀刻在基板形成第一电极；在所述第一电极和所述基板上依次形成闸极绝缘层和第一光阻层；曝光所述第一光阻层；去除部分所述第一光阻层和所述闸极绝缘层以形成第一凹槽裸露所述第一电极和第二凹槽裸露所述基板，其中所述第一凹槽和所述第二凹槽的槽壁由所述第一光阻层的第一区光阻层覆盖在所述闸极绝缘层上形成；在所述第一凹槽、所述第二凹槽和所述第一区光阻层上依次覆盖像素电极和第二光阻层；去除所述第二光阻层、所述第一区光阻层和部分所述像素电极而保留所述第一凹槽和第二凹槽内部的像素电极；利用微影蚀刻形成第二电极电性连接所述第一凹槽和所述第二凹槽内部的像素电极；形成保护层覆盖所述第二电极和裸露的所述像素电极；以及利用微影蚀刻形成第三电极覆盖所述第二凹槽上方的所述保护层。
一实施例中，所述第二电极可完全覆盖所述第一凹槽内部的像素电极以和部分覆盖所述第二凹槽内部的像素电极。
本发明还提供一种薄膜电晶体基板的导通孔结构。所述导通孔结构包含第一电极、闸极绝缘层、像素电极和第二电极。所述第一电极形成在基板上。所述闸极绝缘层形成在所述第一电极上并具有凹槽以裸露出所述第一电极。所述像素电极形成在所述凹槽的内缘和裸露的所述第一电极上。所述第二电极覆盖所述闸极绝缘层和所述像素电极。
本发明还提供一种薄膜电晶体基板的像素结构。所述像素结构包含闸极绝缘层、像素电极和第二电极。所述闸极绝缘层形成在基板上并具有凹槽以裸露出所述基板。所述像素电极形成在所述凹槽的内缘和裸露的所述基板上。所述第二电极覆盖所述闸极绝缘层的至少一部分并电性连接所述像素电极。
一实施例中，所述第一凹槽和第二凹槽内部的像素电极例如为凹形或锥形。
一实施例中，所述第一电极通过所述像素电极与所述第二电极电性连接。
本发明实施例的薄膜电晶体基板的导通孔、像素结构和制造方法不需通过传导层桥接第一金属层和第二金属层，可避免增加周边线路区的面积与改善信赖性分析(Reliability Analysis)的表现。因此，本发明所提出的薄膜电晶体基板的制造方法可在缩减导通孔结构的面积的同时也不会增加制造过程中所使用的光罩数量，藉以达到窄额缘的需求且避免增加生产成本，并改善信赖性分析的表现。
为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，在本发明的说明中，相同的构件以相同的符号表示，在此先述明。
附图说明
图1A显示已知薄膜电晶体基板的导通孔结构的上视图；
图1B显示图1A中沿虚线I-I’的剖视图；
图2显示本发明一实施例的薄膜电晶体基板的上视图；
图3A显示图2中沿虚线II-II’的导通孔结构的剖视图；
图3B显示图2中沿虚线III-III’的像素结构的剖视图；
图4显示本发明一实施例的薄膜电晶体基板的制造方法的流程图；
图5A-5F显示本发明一实施例的薄膜电晶体基板制造方法的部分剖视图。
附图标记说明
1 薄膜电晶体基板
10、90 基板
11 第一电极
12 闸极绝缘层
13 透明电极
14 第二电极
15、94 保护层
16 第三电极
2、9 导通孔结构
3 像素结构
91 第一金属层
92 绝缘层
93 第二金属层
95 传导层
A1 导通孔区域
A2 像素区域
D 数据线
G 闸极线
P 像素
PR1 第一光阻层
PR2 第二光阻层
PRres 第一区光阻层
S1-S9 步骤
SA、SB 信号线
SD 数据信号线
SG 闸极信号线
TFT 薄膜电晶体
TH、TH91、TH92 导通孔
具体实施方式
图2显示本发明一实施例的薄膜电晶体基板1的上视图，为方便说明，薄膜电晶体基板1可划分为像素区和周边线路区。本实施例中，所述像素区至少包含多个像素和相邻所述像素的信号线(例如闸极线和数据线)；所述周边线路区可为所述像素区以外的区域，例如包含闸级驱动器等元件和线路。其他实施例中，所述像素区可称为有效区或可视区而所述周边线路区可称为无效区或不可视区。
图2中，仅例示性地显示所述像素区的像素P、薄膜电晶体TFT以及相邻所述像素P的闸极线G和数据线D。实际上，所述像素区可包含多个像素和多个薄膜电晶体阵列排列在所述薄膜电晶体基板1上且所述像素和薄膜电晶体的数量相关在液晶显示器的解析度。此外，多个闸极线G和数据线D也交错排列在所述薄膜电晶体基板1上用以传递电信号。
图2中，仅例示性地显示所述周边线路区的两个导通孔TH和电性连接所述导通孔TH的线路，其中闸极信号线SG可用以从所述周边线路区提供驱动信号至所述像素区的闸极线G；数据信号线SD可用以从所述周边线路区提供数据信号至所述像素区的数据线D。所述闸极信号线SG和所述数据信号线SD可分别通过所述导通孔TH与其他信号线电性连接，例如图2的信号线SA或SB，一实施例中信号线SA与数据信号线SD为同一层的金属线路，而信号线SB与闸极信号线SG为同一层的金属线路。此外，两个导通孔TH可具有相同结构(如后详述)。
请同时参照图2和3A，其中图3A显示图2中沿虚线II-II’的导通孔结构2的剖视图。所述导通孔结构2包含第一电极11、闸极绝缘层12、透明电极13和第二电极14依次形成在基板10上。所述导通孔结构2可位在所述薄膜电晶体基板1的周边线路区或无效区，例如图2的所述导通孔TH的位置，但不限于此。所述薄膜电晶体基板1可适用于上述扭转向列型、垂直排列型、面内转向型、边缘电场切换型或其他驱动方式的液晶显示器中。
所述基板10例如可为玻璃基板、塑胶基板或其他可供光线穿透的基板。较佳地，所述基板10具有耐高温和耐酸蚀的特性。
所述第一电极11通过薄膜沉积(物理气相沉积或化学气相沉积)以及微影蚀刻制程形成在基板10上。本实施例中，所述第一电极11例如可为钼(Mo)系金属、铝(Al)系金属、铜(Cu)系金属、银(Ag)系金属、钛(Ti)系金属或上述各金属的合金。必须说明的是，图3A仅例示性地显示所述第一电极11为单层结构，但不限于此。所述第一电极11可为具有多个导电层所形成的多层结构。所述第一电极11可用以传送电信号(例如上述的闸极驱动信号)至所述像素区或与所述周边线路区的薄膜电晶体电性连接。
所述闸极绝缘层12形成在所述第一电极11上并具有凹槽以裸露出所述第一电极11，其中覆盖所述第一电极11的所述闸极绝缘层12用以绝缘所述第一电极11。因此，所述闸极绝缘层12也可称为绝缘层。本实施例中，所述闸极绝缘层12可由硅氧化物(SiOx)、硅氮化物(SiNx)、硅氧氮化合物(SiNxOy)或其他已知绝缘材料所形成。
所述透明电极13形成在所述凹槽的内缘和裸露的所述第一电极11上。如图3A所示，所述透明电极13可为凹形或锥形。必须说明的是，所述导通孔结构2的所述透明电极13用以供所述第一电极11和所述第二电极14可彼此电性连接。本实施例中，所述透明电极13为氧化铟锡(ITO)、氧化铟锌(IZO)或其他透明导电材料。
与所述第一电极11的形成方法相似，所述第二电极14通过薄膜沉积和微影蚀刻制程覆盖所述闸极绝缘层12和所述透明电极13以致在所述第一电极11可通过所述透明电极13与所述第二电极14电性连接。
一实施例中，当所述第一电极11电性连接至所述像素区的闸极线(例如图2的闸极线G)，所述第一电极11可用以传送闸极驱动信号至所述闸极线；所述第二电极14例如可电性连接至电源或其他位于所述周边线路区的薄膜电晶体。另一实施例中，当所述第二电极14电性连接至所述像素区的数据线(例如图2的数据线D)，所述第二电极14可用以传送数据信号或影像信号至所述数据线；所述第一电极11例如可电性连接至信号产生器或其他位在所述周边线路区的薄膜电晶体。
必须说明的是，本实施例的所述导通孔结构2的所述第一电极11和所述第二电极14可分别电性连接至所述薄膜电晶体基板1的所述闸极线G和所述数据线D。因此，当所述第一电极11用作为所述闸极信号线SG时，所述第二电极14则用作为所述信号线SA；当所述第二电极14用作为所述数据信号线SD时，所述第一电极11则用作为所述信号线SB，但不限于此。
此外，保护层(未绘示)可覆盖所述第二电极14以防止所述第二电极14与空气接触而氧化，其中所述保护层例如可为氮化硅层并通过薄膜沉积的方式形成，但不限于此。其他实施例中，有机绝缘材料可通过涂布的方式覆盖所述第二电极14以形成所述保护层。
此外，图3A中，由在所述透明电极13与像素区的像素电极通过同一道制程所制作(如后详述)，因此也可称为像素电极。
请同时参照图2和3B，图3B显示图2中沿虚线III-III’的像素结构3的剖视图。所述像素结构3包含闸极绝缘层12、像素电极13和第二电极14依次形成在基板10上。所述像素结构3可位于所述薄膜电晶体基板1的像素区或有效区，例如图2中虚线III-III’所通过的位置，但不限于此。必须说明的是，像素区可还包含薄膜电晶体(例如图2的所述薄膜电晶体TFT)，但由于所述薄膜电晶体已为已知，本实施例的所述像素结构3不另说明所述薄膜电晶体的结构。相同地，所述薄膜电晶体基板1可适用于上述扭转向列型、垂直排列型、面内转向型、边缘电场切换型或其他液晶显示器中。
本实施例中，所述像素结构3不包含所述第一电极11，也即所述像素结构3的所述闸极绝缘层12直接形成在基板10上并具有凹槽以裸露出所述基板10，接着所述像素电极13形成在所述凹槽的内缘和裸露的所述基板10上，其中所述像素电极13可为凹形或锥形。由在所述像素结构3的所述闸极绝缘层12和所述像素电极13的形成方式与所述导通孔结构2的所述闸极绝缘层12和所述透明电极13相似，故于此不再赘述。
所述第二电极14覆盖所述闸极绝缘层12的至少一部分并电性连接所述像素电极13，如图3B所示。必须说明的是，所述第二电极14用以供所述像素电极13与薄膜电晶体(例如图2的所述薄膜电晶体TFT)电性连接，并以不影响所述像素电极13的透光性的前提电性连接所述像素电极13。因此，所述第二电极14仅需覆盖所述像素电极13至少一部分即可，与所述导通孔结构2的所述第二电极14完全覆盖所述像素电极13不同。
相同地，保护层15可覆盖所述第二电极14以防止所述第二电极14与空气接触而氧化并可覆盖在所述像素电极13上。
必须说明的是，本实施例的所述像素结构3例如可适用于面内转向型液晶显示器包含所述薄膜电晶体基板1、彩色滤光片基板和液晶层(未绘示)，其中所述液晶层夹设在所述薄膜电晶体基板1和所述彩色滤光片基板之间。为改变所述液晶层的扭转方向，在所述薄膜电晶体基板1上每一像素的所述保护层15上方需另形成第三电极16，用以与所述像素电极13形成电场以控制液晶转向。本发明所属技术领域具有通常知识的技术人员可了解面内转向型液晶显示器中所述第三电极16和所述像素电极13的配置和运作方式，故在此不再赘述。
本发明的所述导通孔结构2和所述像素结构3通过多次薄膜沉积和微影蚀刻制程同时在所述基板10上一层一层地形成。请同时参照图4-5F，接着将进一步说明所述薄膜电晶体基板1的制造方法。
图4显示本发明一实施例的薄膜电晶体基板的制造方法的流程图，其包含下列步骤：利用微影蚀刻在基板形成第一电极(步骤S1)；在所述第一电极和所述基板上依次形成闸极绝缘层和第一光阻层(步骤S2)；曝光所述第一光阻层(步骤S3)；去除部分所述第一光阻层和所述闸极绝缘层以形成所述第一电极的第一凹槽和所述基板的第二凹槽，其中所述第一凹槽和所述第二凹槽的槽壁由所述第一光阻层的第一区光阻层覆盖在所述闸极绝缘层上形成(步骤S4)；在所述第一凹槽、所述第二凹槽和所述第一区光阻层上依次覆盖像素电极和第二光阻层(步骤S5)；去除所述第二光阻层、所述第一区光阻层和部分所述像素电极而保留所述第一凹槽和第二凹槽内部的像素电极(步骤S6)；利用微影蚀刻形成第二电极电性连接所述第一凹槽和所述第二凹槽内部的像素电极，其中，所述第二电极完全覆盖所述第一凹槽内部的像素电极以及部分覆盖所述第二凹槽内部的像素电极(步骤S7)；形成保护层覆盖所述第二电极和裸露的所述像素电极(步骤S8)；以及利用微影蚀刻形成第三电极覆盖所述第二凹槽上方的所述保护层(步骤S9)。
步骤S1：首先，通过物理气相沉积或化学气相沉积在基板10上形成第一导电层，接着依次在所述第一导电层上涂布光阻、以第一道光罩曝光所述光阻和以显影液冲洗所述光阻。可以了解的是，在蚀刻制程之后，所述基板10上会去除/留下对应所述光阻曝光/未曝光区域的所述第一导电层。因此，可通过微影蚀刻制程在所述基板10的导通孔区域A1形成第一电极11，并在像素区域A2去除所述第一导电层，如图5A所示。如上所述，所述薄膜电晶体基板1的周边线路区具有多个导通孔而像素区具有多个像素，图5A-5F仅示例性地显示所述薄膜电晶体基板1其中一个导通孔区域A1以及一个像素区域A2。
步骤S2-S3：在所述第一电极11和所述基板10整个表面上依次形成闸极绝缘层12和第一光阻层PR1，如图5B所示。相同地，所述闸极绝缘层12可通过物理气相沉积或化学气相沉积形成。必须说明的是，所述闸极绝缘层12可具有三层结构，例如闸极绝缘膜、具有半导体活性层功能的非晶质硅薄膜以及作为薄膜电晶体的通道保护膜。一般而言，所述闸极绝缘层12在薄膜电晶体区域(例如图2的所述薄膜电晶体TFT)会保留上述三层结构，而在导通孔区域A1和像素区域A2，会利用微影(第二道光罩)和蚀刻制程去除不必要的膜，例如所述闸极绝缘层12上仅保留所述闸极绝缘膜。所述第一光阻层PR1可通过涂布的方式均匀地形成在所述闸极绝缘层12上。接着，利用第三道光罩曝光所述第一光阻层PR1并以显影液冲洗所述第一光阻层PR1。
步骤S4：去除部分所述第一光阻层PR1和所述闸极绝缘层12以在所述导通孔区域A1形成第一凹槽以裸露所述第一电极11以及在所述像素区域A2形成第二凹槽以裸露所述基板10。由于在步骤S3已通过所述第三道光罩部分曝光所述第一光阻层PR1，在步骤S4中通过微影蚀刻制程可选择性去除(也即图案化)部分第一光阻层PR1和其下方的所述闸极绝缘层12。必须说明的是，步骤S4中的蚀刻制程并不包含去光阻制程(例如浸泡光阻剥离液)，也即当形成所述第一凹槽和所述第二凹槽后并不直接去除所有所述第一光阻层PR1，因此所述第一凹槽和所述第二凹槽的槽壁系由所述第一光阻层PR1的第一区光阻层PRres覆盖在剩余的所述闸极绝缘层12上所形成，如图5C所示。
步骤S5：在所述第一凹槽、所述第二凹槽和所述第一区光阻层PRres上和所述基板10的整个表面上依次覆盖像素电极13和第二光阻层PR2，如图5D所示。相同地，所述像素电极13可藉由物理气相沉积或化学气相沉积而所述第二光阻层PR2可藉由涂布的方式形成。必须说明的是，由在所述第二光阻层PR2可全部曝光或不曝光(取决于所述第二光阻层PR2为正型或负型光阻)，故在步骤S5不会用到任何光罩。
此外，所述第一光阻层PR1和所述第二光阻层PR2可为正型或负型光阻。较佳地，所述第一光阻层PR1和所述第二光阻层PR2为相同光阻以致于在微影蚀刻制程中可选用相同或相似的参数，例如湿蚀刻(wet etch)制程所使用的去光阻液或干蚀刻(dry etch)制程所使用的离子气体，但不限于此。
步骤S6：利用蚀刻制程(包含去光阻制程)以去除所述第二光阻层PR2、所述第一区光阻层PRres和部分所述像素电极13而保留所述第一凹槽和第二凹槽内部的像素电极，如图5E所示。一实施例中，可利用干蚀刻制程去除所述第一区光阻层PRres上方的像素电极13以及部分所述第二光阻层PR2，接着再利用去光阻制程去除所述基板10上所述第一区光阻层PRres以及所述像素电极13上方所剩余的第二光阻层PR2，但其方法不限于此。
步骤S7：在去除所述基板10上的光阻(所述第二光阻层PR2和所述第一区光阻层PRres)之后，利用微影(第四道光罩)和蚀刻制程以形成第二电极14电性连接所述第一凹槽和所述第二凹槽内部的像素电极，如图5F所示，其中形成所述第二电极14的步骤与形成所述第一电极11的步骤相似，故在此不再赘述。可以了解的是，藉由上述的步骤，图5F的所述导通孔区域A1可形成图3A的所述导通孔结构2。
步骤S8：最后，在所述导通孔区域A1和所述像素区域A2形成保护层15至少覆盖所述第二电极14和裸露的所述像素电极13。一实施例中，可先涂布有机绝缘层至所述基板10的整个表面，接着再通过微影(第五道光罩)和蚀刻制程以形成图案化的所述保护层15。
步骤S9：再者，由于本实施例的所述像素结构3可适用于面内转向型液晶显示器与扭转向列型液晶显示器，当适用于所述面内转向型液晶显示器，在所述薄膜电晶体基板1上的所述像素区域A2会另覆盖第三电极，例如图3B的所述第三电极16覆盖在所述保护层15上，据以形成图3B的所述像素结构3。相同地，可利用微影(第六道光罩)和蚀刻制程来形成所述第三电极16。
上述各实施例中，所述第一电极11和所述第二电极14以金属材料所形成以获得较佳的导电性；所述像素电极13(同所述透明电极13)和所述第三电极16以透明导电材料所形成以获得较佳的透光性，但不限于此，可视实际应用而选用适当的材料。
上述各实施例中，所述第一电极11、所述闸极绝缘层12、所述像素电极13、所述第二电极14、所述保护层15和所述第三电极16仅绘示为单层结构，但不限于此。本发明所属技术领域具有通常知识的技术人员可了解物理气相沉积制程中可选用多个靶材(target)以得到多层结构，故在此不再赘述。
可以了解的是，相较在已知传导层通过两个导通孔桥接两个金属层的方式(例如图1A和1B)，本发明的所述导通孔结构2中所述第一电极11与所述第二电极14仅需通过一个导通孔(如图2和3A的导通孔TH)即可彼此电性连接，因而可减少占用所述周边线路区的面积。
另一方面，本发明的薄膜电晶体制造方法过程中合计使用六道光罩(步骤S1至S9)，相较上述已知薄膜电晶体制造方法并未增加所使用的光罩数量。因此，可避免增加生产成本以和光罩缺陷的风险。
综上所述，已知薄膜电晶体基板的导通孔结构通常具有两个导通孔的截面积(图第1A、1B的导通孔TH91、TH92)以致于在周边线路区占用较大的面积，具有不利于窄额缘(slim border)产品的制作的问题。因此，本发明还提出一种薄膜电晶体基板的导通孔、像素结构和制造方法，其可在缩减导通孔结构的截面积(如图2、3A)的同时也不会增加制造过程中所使用的光罩数量，藉以达到窄额缘的需求且避免增加生产成本，并改善信赖性分析的表现。
虽然本发明已通过前述实例披露，但是其并非用以限定本发明，任何本发明所属技术领域中具有通常知识的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。
Claims (4)
1.一种薄膜电晶体基板的制造方法，该制造方法包含：
利用微影蚀刻在基板形成第一电极；
在所述第一电极和所述基板上依次形成闸极绝缘层和第一光阻层；
曝光所述第一光阻层；
去除部分所述第一光阻层和所述闸极绝缘层以形成所述第一电极的第一凹槽和所述基板的第二凹槽，其中所述第一凹槽和所述第二凹槽的槽壁由所述第一光阻层的第一区光阻层覆盖在所述闸极绝缘层上形成；
在所述第一凹槽、所述第二凹槽和所述第一区光阻层上依次覆盖像素电极和第二光阻层；以及
去除所述第二光阻层、所述第一区光阻层和部分所述像素电极而保留所述第一凹槽和第二凹槽内部的像素电极。
2.根据权利要求1所述的制造方法，该制造方法还包含：
利用微影蚀刻形成第二电极电性连接所述第一凹槽和所述第二凹槽内部的像素电极，
其中，所述第二电极完全覆盖所述第一凹槽内部的像素电极以及部分覆盖所述第二凹槽内部的像素电极。
3.根据权利要求2所述的制造方法，该制造方法还包含：
形成保护层覆盖所述第二电极和裸露的所述像素电极。
4.根据权利要求1所述的制造方法，其中所述第一凹槽和第二凹槽内部的像素电极为凹形或锥形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510087468.3A CN105990231B (zh) | 2015-02-25 | 2015-02-25 | 薄膜电晶体基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510087468.3A CN105990231B (zh) | 2015-02-25 | 2015-02-25 | 薄膜电晶体基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990231A CN105990231A (zh) | 2016-10-05 |
| CN105990231B true CN105990231B (zh) | 2019-10-18 |
Family
ID=57037661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510087468.3A Active CN105990231B (zh) | 2015-02-25 | 2015-02-25 | 薄膜电晶体基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990231B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784398B (zh) * | 2016-12-15 | 2019-12-03 | 武汉华星光电技术有限公司 | Oled封装方法与oled封装结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1637553A (zh) * | 2003-12-27 | 2005-07-13 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100556701B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN102681276B (zh) * | 2012-02-28 | 2014-07-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法以及包括该阵列基板的显示装置 |
-
2015
- 2015-02-25 CN CN201510087468.3A patent/CN105990231B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1637553A (zh) * | 2003-12-27 | 2005-07-13 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990231A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10637006B2 (en) | Method for manufacturing flexible touch control display screen | |
| CN107808895B (zh) | 透明oled显示器及其制作方法 | |
| CN103681693B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103489826B (zh) | 阵列基板、制备方法以及显示装置 | |
| CN104393000B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US20150221674A1 (en) | Array substrate and manufacturing method thereof, display device | |
| CN103698950B (zh) | 液晶显示面板及其制造方法 | |
| CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
| CN103149760A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US20170285430A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
| CN110518053A (zh) | 显示基板及其制备方法、显示装置 | |
| CN108428730A (zh) | Oled显示基板及其制作方法、显示装置 | |
| CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
| US9645688B2 (en) | OGS touch screen substrate and method of manufacturing the same, and related apparatus | |
| CN108550616A (zh) | Oled显示基板及其制作方法、显示装置 | |
| CN100529926C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR101479997B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN104362153B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN109979882A (zh) | 一种内嵌式触控面板阵列基板及其制造方法 | |
| CN105990231B (zh) | 薄膜电晶体基板的制造方法 | |
| CN109659372B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105575977B (zh) | 显示基板、制备方法及显示装置 | |
| CN105807351A (zh) | 滤色片的制作方法、滤色片以及液晶显示装置 | |
| CN103941448B (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |