CN105977218A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN105977218A
CN105977218A CN201510860542.0A CN201510860542A CN105977218A CN 105977218 A CN105977218 A CN 105977218A CN 201510860542 A CN201510860542 A CN 201510860542A CN 105977218 A CN105977218 A CN 105977218A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor structure
indium
indio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510860542.0A
Other languages
English (en)
Other versions
CN105977218B (zh
Inventor
鬼木悠丞
巫凯雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105977218A publication Critical patent/CN105977218A/zh
Application granted granted Critical
Publication of CN105977218B publication Critical patent/CN105977218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本公开提供一种半导体结构，包括：半导体元件；及钝化层，包括硫化铟形成于半导体元件的表面上，其中半导体元件的表面包括铟基三五族化合物半导体材料。本公开亦提供此半导体结构的制造方法。本公开通过形成一硫化铟钝化层，以提供较佳的铟基半导体表面的品质，齐聚有较低的界面态(Dit)密度、较低的肖特基阻障高度(Schottky barrier height)、且可抑制原生氧化物层的形成等等。

Description

半导体结构及其制造方法
技术领域
本公开涉及半导体技术，且特别涉及半导体结构及其制造方法。
背景技术
半导体产业已进入纳米技术工艺，其追求更高的装置密度、更高的效能，以及更低的成本。在集成电路发展的过程中，功能密度(例如单一晶片面积上互连的装置的数量)增加，而几何尺寸(例如可使用工艺步骤制造的最小元件或线)变小。此微小化的过程通过增加生产效率以及降低相关成本而带了利益。此微小化过程亦增加了制造集成电路的复杂度。为了实现上述进一步微小化的发展，于集成电路工艺中需要相似的发展。例如，例如化合物半导体的新颖的半导体材料被研究以补充或取代传统的硅基板。虽然这些替代的半导体材料通常具有较佳的电性，然而其亦常具有其各自的挑战。因此，转换成更为严格的材料成为引入新工艺步骤的动机。因此，虽然目前的半导体制成步骤大致上皆符合需求，然而其并非各方面皆令人满意。
发明内容
本公开提供一种半导体结构的制造方法，包括：提供半导体表面；于半导体表面上以第一水溶液进行湿式化学氧化(wet chemical oxidation)步骤，以形成氧化物层于半导体表面上；及于氧化物层上以第二水溶液进行硫化(sulfurization)步骤，以形成硫化物层于半导体表面上。
本公开还提供一种半导体结构，包括：半导体元件(semiconductorfeature)；及钝化层，包括硫化铟(indium sulfide)形成于半导体元件的表面上，其中半导体元件的表面包括铟基三五族化合物半导体材料(indium-based III-V compound semiconductor material)。
本公开又提供一种半导体结构的制造方法，包括：提供铟基半导体表面(indium-based semiconductor surface)；于铟基半导体表面上以第一溶液进行湿式化学氧化(wet chemical oxidation)步骤，以形成氧化物层于铟基半导体表面上；及于氧化物层上以第二溶液进行硫化(sulfurization)步骤，以形成硫化铟层(indium-sulfide layer)于铟基半导体表面上。
本公开通过形成一硫化铟钝化层，以提供较佳的铟基半导体表面的品质，齐聚有较低的界面态(Dit)密度、较低的肖特基阻障高度(Schottky barrierheight)、且可抑制原生氧化物层的形成等等。藉此，被此硫化铟层钝化的半导体元件的性能可以显著提升。
为让本公开的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1为本公开一些实施例的半导体结构的制造方法的流程图。
图2为本公开一些实施例中对应图1的方法的示意图。
图3A-3C绘示本公开实施例包括钝化层的半导体元件的剖面图。
图4A-4C绘示本公开另一实施例包括钝化层的半导体元件的剖面图。
图5A-5B显示本公开一些实施例中不同的预清洗溶液及/或不同的湿氧化溶液对于硫化铟层及经钝化的铟基半导体表面的影响。
其中，附图标记说明如下：
101 步骤；
103 步骤；
105 步骤；
107 步骤；
201 步骤；
202 铟基三五族半导体材料；
203 步骤；
204 氧化铟层；
205 步骤；
206 硫化铟层；
300 半导体结构；
301 半导体基板；
303 隔离元件；
305 第一半导体层；
307 鳍结构；
309 钝化层；
311 栅极介电层；
313 栅极接触；
320 栅极堆叠；
400 半导体结构；
401 半导体基板；
403 隔离元件；
405 第一半导体层；
407 鳍结构；
409 钝化层；
413 钛/氮化钛层；
415 介电层；
417 金属接触；
501 柱；
502 标线；
504 表面组成；
506 硫化物厚度；
530 方法；
540 方法；
550 方法。
具体实施方式
以下针对本公开的半导体结构及其制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本公开的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本公开。当然，这些仅用以举例而非本公开的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。
必需了解的是，附图的元件或装置可以本领域技术人员所熟知的各种形式存在。此外，当某层在其它层或基板「上」时，有可能是指「直接」在其它层或基板上，或指某层在其它层或基板上，或指其它层或基板之间夹设其它层。
此外，实施例中可能使用相对性的用语，例如「较低」或「底部」及「较高」或「顶部」，以描述附图的一个元件对于另一元件的相对关系。能理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在「较低」侧的元件将会成为在「较高」侧的元件。
在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。
能理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本公开的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与本领域技术人员所通常理解的相同涵义。能理解的是这些用语，例如在通常使用的字典中定义的用语，应被解读成具有一与相关技术及本公开的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在此特别定义。
本公开实施例可配合附图一并理解，本公开的附图亦被视为公开说明的一部分。需了解的是，本公开的附图并未以实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本公开的特征。此外，附图中的结构及装置以示意的方式绘示，以便清楚表现出本公开的特征。
在本公开中，相对性的用语例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「顶部」、「底部」等等应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
应注意的是，在后文中「基板」一词可包括半导体晶片上已形成的元件与覆盖在晶片上的各种膜层，其上方可以已形成任何所需的半导体元件，不过此处为了简化附图，仅以平整的基板表示之。此外，「基板表面」包括半导体晶片上最上方且暴露的膜层，例如一硅表面、一绝缘层及/或金属线。
本公开有关于半导体装置，且特别有关于具有铟基材料三五族化合物半导体表面的半导体装置。本公开提供一可有效钝化此铟基半导体表面且同时可具有足够工艺宽裕度以及具有更高工艺整合度的半导体制造方法。铟基三五族化合物半导体表面的材料可包括InAs、InP、InSb、InN、InxGa1-xAs、InxAl1-xAs、InxAl1-xP、InxGa1-xN、InxGa1-xP及/或InxAs1-xSbyP1-y。其中「x」、「1-x」、「y」及「1-y」为对应的材料的比例。于InxGa1-xAs的实施例中，「x」表示InAs的比例，而「1-x」表示GaAs的比例。为了清楚描述本公开，所有比例(例如x、1-x、y、1-y)将于后文中省略。虽然本公开描述本公开的方法用于钝化铟基材料的表面，然而此方法亦可用于其它半导体材料，例如硅、锗、硅基半导体材料及/或锗基半导体材料。
参见图1，图1为本公开一些实施例中进行硫化步骤，以于半导体表面上形成钝化层的方法100的流程图。方法100仅为举例说明知用，并非用以限定本公开。额外的步骤可于方法100之前、之中、之后实施。且本公开中所描述的一些步骤可于其它实施例中被取代、省略或对调。
方法100始于步骤101，该步骤提供一半导体表面，该表面包括铟基三五族化合物半导体材料(indium(In)-based III-V compound semiconductormaterial)。如前文所述，此铟基三五族化合物半导体材料可包括InAs、InP、InSb、InN、InGaAs、InAlAs、InAlP、InGaN、InGaP及/或InAsSbP。此将于本公开方法中被钝化的铟基半导体表面可通过适合的方法形成，例如外延成长或沉积。此铟基半导体表面可亦可为主体结构(bulk structure)、半导体元件或材料的露出的表面。
根据一些实施例，方法100继续进行步骤103，此步骤移除污染物，此污染物包括原生氧化物层(native oxide layer)、污染层、微粒物质及/或其它种类的形成于铟基半导体表面上的污染物。一般而言，例如为原生氧化物层的污染物以例如为氯化氢的湿式化学溶液移除。此用以移除污染物的湿式化学溶液被称为预清洗溶液(pre-clean solution)。此外，铟基半导体表面可通过超高真空分子束外延(ultra-high vacuum molecular beam epitaxy)机台沉积，并留在机台中。由于半导体表面留在真空的机台中，在此实施例中，此表面可大体上维持不被污染。此步骤103为选择性的。
于移除铟基半导体表面上的污染物后，方法100进行至步骤105，以于铟基半导体表面上形成氧化铟层。根据一些实施例，此氧化铟层通过湿式氧化步骤形成。更详细而言，湿式氧化步骤可包括将此铟基半导体表面暴露于氨-过氧化氢混合物(ammonia-peroxide mixture，APM，NH4OH+H2O2)中。在一些实施例中，通过将氨-过氧化氢混合物施加于砷铟镓(InGaAs)表面，可于砷铟镓(InGaAs)表面上形成氧化铟(In2O3)层。
仍然参见步骤105，此湿式氧化步骤可于25℃至60℃进行。详细而言，在湿式氧化步骤中，氨-过氧化氢混合物可通过湿浸步骤(wet dipping process)或旋转涂布步骤(spin-coating)施加于表面，其反应时间为10秒至10分钟。在一些实施例中，氧化铟层的厚度主要取决于反应时间、反应温度及/或氨-过氧化氢中氨的浓度。例如，较长的反应时间与较高的反应温度可于铟基表面上形成较厚的氧化铟层。
继续至步骤107，形成硫化铟层于铟基表面上。在一些实施例中，硫化铟层通过浓度为0.1重量％至20重量％的硫化铵(ammonium sulfide，(NH4)2S)水溶液形成于步骤105形成的氧化铟层上。此硫化铵可通过湿浸步骤(wetdipping process)或旋转涂布步骤(spin-coating)施加于氧化铟层以形成硫化铟层于铟基半导体表面上，其反应时间为10秒至10分钟，其反应温度为25℃至80℃。在一些实施例中，此硫化铟层可通过一系列化学反应形成。此化学反应包括硫化铵解离、硫化上述氧化铟层等等。继续参见上述于砷铟镓(InGaAs)表面上形成氧化铟(In2O3)层的实施例，此硫化铵解离可包括：于pH值为7至12(例如1％的硫化铵的pH值为9.5)下，硫化铵解离产生硫化作用的HS-。
(NH4)2S→2NH4 ++S2-
S2-+H2O→HS-+OH-
而氧化铟层的硫化可包括：热力学上有利于(thermodynamicallyfavorable)将In(OH)3的羟基(OH)取代为硫氢基(HS-)，并形成于碱性溶液中稳定的硫化铟层。
2In(OH)3+6HS-→2In(HS)3+6OH-
→In2S3+3H2S+6OH-
因此，硫化铟层(例如In2S3)形成于砷铟镓(InGaAs)表面上。
在一些实施例中，此硫化铟可为任何所需的厚度。为了有效抑制原生氧化物层形成于铟基表面上，至少三个硫化铟单层较佳的形成于此铟基表面上。一般而言，此硫化铟层的厚度可由一或多个因素决定，例如为氧化物层的初始厚度(initial thickness)、形成硫化铟层的反应温度、形成硫化铟层的反应时间、氨-过氧化氢的浓度、及硫化铵的浓度。
形成于铟基表面上的硫化铟层可作为钝化层。通过于铟基表面上形成此硫化铟钝化层，可抑制原生氧化物层形成于铟基表面上，并可藉此提升铟基表面的品质。详细而言，可通过降低铟基半导体材料的表面上界面态(Dit)的密度来提升铟基表面的品质。此铟基表面的品质的提升可对集成电路整体带来有利的影响。例如，源极/漏极元件的表面品质的提升可有效降低接触电阻，并可因此提升使用此源极/漏极元件的集成电路的开关速度。
参见图2，步骤201、203及205对应图1的方法100。步骤201对应图1的步骤101，提供一半导体表面，该表面包括铟基三五族半导体材料202。步骤203对应图1的步骤105，于铟基基板202上形成氧化铟层204。接着，步骤205对应图1的步骤107，形成硫化铟层206于铟基基板上。在一些实施例中，氧化铟层204可被完全消耗掉以形成硫化铟层206。易言之，氧化铟层204被完全转化或硫化成硫化铟层206。在一些实施例中，氧化铟层204被硫化步骤部分消耗。亦即于形成硫化铟层206后，剩余的氧化铟层以及新形成的硫化铟层206存在于铟基基板202上。
上述方法100可用于形成半导体装置300及400，如第3A-3C及4A-4C图所示。半导体装置300及400可为制造集成电路中的中间装置(intermediatedevice)，或为集成电路中的一部分。半导体装置300及400可包括静态随机存取存储器及/或逻辑电路、例如为电阻，电容和电感的非主动元件、例如为p型场效晶体管(PFET)，n型场效晶体管(NFET)，FinFET器件，金属氧化物半导体场效晶体管(MOSFET)、栅极围绕场效晶体管(gate-all-around FET)，垂直场效晶体管，互补金属氧化物半导体(CMOS)晶体管，双极晶体管，高压晶体管，高频晶体管，其它的存储器单元及/或上述的组合。
图3A-3C为本公开实施例包括作为钝化层之硫化铟的半导体结构300在其制造方法中各阶段的剖面图。半导体结构300包括鳍式场效晶体管(FinFET)的栅极堆叠。在一些实施例中，此鳍式场效晶体管包括一鳍，此鳍作为由铟基三五族半导体材料形成的通道区。半导体结构300仅是用以说明本公开的钝化层(硫化铟层)可应用于任何半导体结构，例如水平场效晶体管、纳米线场效晶体管、垂直场效晶体管、栅极围绕场效晶体管等包括铟基半导体表面的场效晶体管。
参见图3A，半导体结构300包括一半导体基板301、由第一半导体材料形成的第一半导体层305、隔离元件303以及由第二半导体材料形成的鳍结构307。在一些实施例中，半导体基板301可为主体硅基板。或者，半导体基板301可包括元素半导体，例如结晶态的硅或锗、或化合物半导体、例如SiGe、SiC、GaAs、GaP、InP、InAs及/或InSb、或上述的组合。或者，基板301可为绝缘层上覆硅基板。绝缘层上覆硅基板可使用注氧隔离(separationby implantation of oxygen，SIMOX)，晶片接合及/或其它适合的方法形成。基板301可包括多个掺杂区以及其它适合的元件。
在一些实施例中，第一半导体材料可根据匹配(match)或缓冲鳍结构307的第二半导体材料与基板301之间的晶格失配(lattice mismatch)来选择。此第二半导体材料为铟基半导体材料。例如，可选择GaAs作为形成于硅基板301上的第一半导体材料。此第一半导体层305及鳍结构307可通过一或多个适合的步骤外延成长或沉积于基板301上，此步骤例如为光刻步骤、蚀刻步骤、化学研磨步骤等等。
参见图3B，于形成鳍结构307后，钝化层309通过图1的方法100形成于此鳍结构307的表面上。在一些实施例中，虽然鳍结构307包括铟基三五族化合物半导体材料，钝化层309可形成于其它形式的半导体材料的表面上，例如硅、锗、硅锗及/或非铟基三五族半导体材料。接着，参见图3C，栅极介电层311及栅极接触313可形成于钝化层309上，以形成栅极堆叠320。
如前所述，通过形成一硫化铟钝化层(例如309)于铟基半导体表面(例如307)的表面上，可对半导体结构整体带来有利的影响。于图3A-3C所示的实施例中，于沉积栅极介电层前先提升鳍的表面品质可增加栅极耦合(gatecoupling，亦即栅极对通道的控制能力)，并可藉此达到半导体结构300的更固定的临界电压、更高的电流及/或更低的漏电流。
图4A-4C为本公开实施例包括一作为钝化层的硫化铟以提升源极/漏极接触的品质的半导体结构400(例如为鳍式场效晶体管)在其制造方法中各阶段的剖面图。参见图4A，半导体结构400包括一半导体基板401、由第一半导体材料形成的第一半导体层405、隔离元件403以、由第二半导体材料形成的鳍结构407及一介电层415。在一些实施例中，半导体基板401可为主体硅基板。或者，半导体基板401可包括元素半导体，例如结晶态的硅或锗、或化合物半导体、例如SiGe、SiC、GaAs、GaP、InP、InAs及/或InSb、或上述的组合。或者，基板401可为绝缘层上覆硅基板。绝缘层上覆硅基板可使用注氧隔离(separation by implantation of oxygen，SIMOX)，晶片接合及/或其它适合的方法形成。基板401可包括多个掺杂区以及其它适合的元件。
与半导体结构300相似，第一半导体层405可作为一缓冲层，第二半导体层407可对应第3图的鳍结构307。此外，第二半导体层407可为N型掺杂或P型掺杂以形成半导体结构400的源极漏极特征(feature)。例如，第一半导体层405可为GaAs，而第二半导体层407可由N型重掺杂的InAs、InGaAs或其它铟基半导体材料形成。
参见图4B，钝化层409通过图1的方法100形成于此铟基层407的表面上，以提升此铟基层407的表面品质。接着，参见图4C，在一些实施例中，由钛/氮化钛(Ti/TiN)形成的导电层413可沉积于此钝化层409上，并形成一金属接触417于此钛/氮化钛层413，并藉此于半导体结构400的源极/漏极特征处形成一金属-绝缘层-半导体接触(metal-insulator-semiconductorcontact)。
图5A显示本公开一些实施例中不同的预清洗溶液及/或不同的湿氧化溶液对于In、Ga及As的比例的影响。此外，图5A比较不同的预清洗溶液及/或不同的湿氧化溶液的组合与所形成的硫化铟层的厚度的关系。详细而言，如图5A所示，该图表包括七个柱(例如501)，而每一个柱对应至一种于形成硫化铟钝化层(例如图1的107)前的预清洗及/或湿氧化溶液的组合。每个柱更包括如图所示的三个数字。在一实施例中，此数字对应至InGaAs半导体表面上的每个材料的比例。图5A更包括标线502以表示不同的预清洗溶液及/或的湿氧化溶液的组合与所形成的硫化铟层的厚度的关系。例如，如图5A的柱501所示，于硫化步骤(例如107)之前，InGaAs半导体表面由氯化氢处理以移除污染物(步骤103)，且通过氨-过氧化氢混合物以形成氧化铟层(步骤105)。于形成硫化铟层后(例如107)，柱501显示In、Ga及As的比例为47、20、132。此外，硫化铟层的厚度量测出为大约三个单层的厚度(如图5A右侧的纵轴所示)。
图5B显示三个由不同的预清洗溶液及/或的湿氧化溶液组合对InGaAs半导体表面处理的硫化铟层的X光光电光谱(X-ray photoelectronspectroscopy spectra)。如图5B所示，530对应的处理包括移除污染物的步骤103、形成氧化铟层的步骤105、及形成硫化铟层的步骤107。540对应的处理包括移除污染物的步骤103、及形成硫化铟层的步骤107。550对应的处理包括移除污染物的步骤103。在一些实施例中，与处理方法540与550相比，通过实施本公开的方法(亦即530)来钝化InGaAs材料的表面，可检测到最强的硫化物强度，如图5B所示。
本公开提供一方法以及一场效晶体管的结构，此场效晶体管的结构具有改善的铟基半导体表面(亦即较少的Dit)。此铟基半导体表面可应用于任何适合的半导体元件，包括源极/漏极元件的界面及/或通道区及栅极介电层之间的界面。详细而言，本公开通过形成一硫化铟钝化层，以提供较佳的铟基半导体表面的品质，齐聚有较低的界面态(Dit)密度、较低的肖特基阻障高度(Schottky barrier height)、且可抑制原生氧化物层的形成等等。藉此，被此硫化铟层钝化的半导体元件的性能可以显著提升。
本公开提供一种半导体结构的制造方法，包括：提供半导体表面；于半导体表面上以第一水溶液进行湿式化学氧化(wet chemical oxidation)步骤，以形成氧化物层于半导体表面上；及于氧化物层上以第二水溶液进行硫化(sulfurization)步骤，以形成硫化物层于半导体表面上。
本公开更提供一种半导体结构，包括：半导体元件(semiconductorfeature)；及钝化层，包括硫化铟(indium sulfide)形成于半导体元件的表面上，其中半导体元件的表面包括铟基三五族化合物半导体材料(indium-based III-V compound semiconductor material)。
本公开又提供一种半导体结构的制造方法，包括：提供铟基半导体表面(indium-based semiconductor surface)；于铟基半导体表面上以第一溶液进行湿式化学氧化(wet chemical oxidation)步骤，以形成氧化物层于铟基半导体表面上；及于氧化物层上以第二溶液进行硫化(sulfurization)步骤，以形成硫化铟层(indium-sulfide layer)于铟基半导体表面上。
虽然本公开的实施例及其优点已公开如上，但应该了解的是，任何所属技术领域中具有通常知识者，在不脱离本公开的精神和范围内，当可作更动、替代与润饰。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本公开揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开使用。因此，本公开的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。

Claims (10)

1.一种半导体结构的制造方法，包括：
提供一半导体表面；
于该半导体表面上以一第一水溶液进行湿式化学氧化步骤，以形成一氧化物层于该半导体表面上；及
于该氧化物层上以一第二水溶液进行硫化步骤，以形成一硫化物层于该半导体表面上。
2.如权利要求1所述的半导体结构的制造方法，还包括于形成该氧化物层之前，移除该半导体表面上的一原生氧化物层。
3.如权利要求1所述的半导体结构的制造方法，还包括于形成该硫化物层之后，形成一栅极介电层于该硫化物层上，藉此形成一栅极堆叠，及/或形成一导电层于该硫化物层上，藉此形成一源极/漏极特征，其中该导电层包括钛/氮化钛。
4.如权利要求1所述的半导体结构的制造方法，其中该半导体表面包括含铟三五族半导体材料。
5.如权利要求1所述的半导体结构的制造方法，其中该第一水溶液包括氨-过氧化氢。
6.如权利要求5所述的半导体结构的制造方法，其中该第二水溶液包括硫化铵。
7.如权利要求6所述的半导体结构的制造方法，其中该硫化物层包括硫化铟，且该硫化物层于厚度上包括至少三个单层的硫化铟。
8.一种半导体结构，包括：
一半导体元件；及
一钝化层，包括一硫化铟形成于该半导体元件的一表面上，
其中该半导体元件的该表面包括铟基三五族化合物半导体材料。
9.如权利要求8所述的半导体结构，其中该半导体元件包括一通道区，且该半导体结构更包括一栅极介电层，形成于该钝化层上。
10.如权利要求8所述的半导体结构，其中该半导体元件包括一源极/漏极区，且该半导体结构还包括一导电层，形成于该钝化层上，其中该导电层包括钛/氮化钛。
CN201510860542.0A 2015-03-13 2015-11-30 半导体结构及其制造方法 Active CN105977218B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/658,012 2015-03-13
US14/658,012 US9761440B2 (en) 2015-03-13 2015-03-13 Surface passivation on indium-based materials

Publications (2)

Publication Number Publication Date
CN105977218A true CN105977218A (zh) 2016-09-28
CN105977218B CN105977218B (zh) 2018-12-14

Family

ID=56887976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510860542.0A Active CN105977218B (zh) 2015-03-13 2015-11-30 半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US9761440B2 (zh)
CN (1) CN105977218B (zh)
TW (1) TWI588936B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10815573B2 (en) * 2017-05-30 2020-10-27 Lam Research Ag Passivation mixture and systems and methods for selectively passivating substrate materials including germanium or type III-IV materials using the passivation mixture
US10541129B2 (en) * 2017-08-07 2020-01-21 International Business Machines Corporation Indium gallium arsenide surface passivation by sulfur vapor treatment
US10665666B2 (en) * 2017-12-08 2020-05-26 International Business Machines Corporation Method of forming III-V on insulator structure on semiconductor substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599748A (en) * 1991-11-06 1997-02-04 University Of Florida Method of passivating group III-V surfaces
US6380097B1 (en) * 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US20130049132A1 (en) * 2011-08-24 2013-02-28 International Business Machines Corporation Parasitic capacitance reduction in mosfet by airgap ild

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599748A (en) * 1991-11-06 1997-02-04 University Of Florida Method of passivating group III-V surfaces
US6380097B1 (en) * 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US20130049132A1 (en) * 2011-08-24 2013-02-28 International Business Machines Corporation Parasitic capacitance reduction in mosfet by airgap ild

Also Published As

Publication number Publication date
CN105977218B (zh) 2018-12-14
US20160268122A1 (en) 2016-09-15
TWI588936B (zh) 2017-06-21
TW201633453A (zh) 2016-09-16
US9761440B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
Waldron et al. An InGaAs/InP quantum well finfet using the replacement fin process integrated in an RMG flow on 300mm Si substrates
CN104011867B (zh) 用于栅极凹进晶体管的iii-n材料结构
CN104009080B (zh) 具有应变阱区的FinFET
CN102576726A (zh) 隧道场效应晶体管及其制造方法
CN105684152A (zh) Iii-v族化合物半导体纳米线、场效应晶体管以及开关元件
US20190393104A1 (en) Cointegration of iii-v channels and germanium channels for vertical field effect transistors
Noguchi et al. High I on/I off and low subthreshold slope planar-type InGaAs tunnel FETs with Zn-diffused source junctions
US20150102385A1 (en) Hybrid silicon germanium substrate for device fabrication
CN105977218A (zh) 半导体结构及其制造方法
CN103258796B (zh) 硅基高迁移率沟道cmos的制备方法
US20180130785A1 (en) Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same
CN107924939A (zh) 具有间隔层的半导体结构
US11658217B2 (en) Transistors with ion- or fixed charge-based field plate structures
CN105849911A (zh) 基于异质结的hemt晶体管
KR20150126310A (ko) 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자
CN105518864A (zh) 半导体元件及其制造方法、以及半导体集成电路
Czornomaz et al. Scalability of ultra-thin-body and BOX InGaAs MOSFETs on silicon
He et al. Correlating device behaviors with semiconductor lattice damage at MOS interface by comparing plasma-etching and regrown recessed-gate Al2O3/GaN MOS-FETs
CN103107096A (zh) 一种硅基III-V族nMOS器件的制作方法
Ruzyllo Semiconductor Glossary: A Resource For Semiconductor Community
CN103208521B (zh) Hvmos器件及其形成方法
CN102214685B (zh) 具有悬空源漏的半导体结构及其形成方法
Sarkar et al. Single InxGa1− xAs nanowire/p-Si heterojunction based nano-rectifier diode
Moselund et al. Complementary III–V heterostructure tunnel FETs
Li Reliability and Integration of GaN Power Devices and Circuits on GaN-on-SOI

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant