CN105976853B - 一种低失调电压的灵敏放大器的控制方法 - Google Patents

Abstract

本发明涉及一种低失调电压的灵敏放大器的控制方法，本发明对输入开关PMOS晶体管P0、P1的控制方式与传统方法不同，本发明通过灵敏放大器输出SO和灵敏放大器输出反SO_N控制开关PMOS晶体管P0、开关PMOS晶体管P1，在灵敏放大器放大阶段开始时，由于SL和SL_N中一个为VDD，另一个为VDD‑ΔVin，因此SO和SO_N都为低，开关PMOS晶体管P0、开关PMOS晶体管P1继续导通，因此输入电压正IN_P、输入电压反IN_N和灵敏放大器的放大线SL、放大线反SL_N之间仍然保持连接，输入电压正IN_P、输入电压反IN_N之间电压差继续扩大对灵敏放大器放大放大线SL、放大线反SL_N会有帮助，使得灵敏放大器所需要的输入电压差更小，即失调电压更小，可靠性更高。

Description

一种低失调电压的灵敏放大器的控制方法

技术领域

本发明涉及灵敏放大器设计领域，特别涉及一种低失调电压的灵敏放大器的控制方法。

背景技术

灵敏放大器广泛应用于存储器的读操作，用于把位线上的小信号放大成数字信号。灵敏放大器受到工艺偏差的影响，其输入失调电压增加，从而导致存储器的读操作的良率下降。如图1所示图1为传统的去耦合灵敏放大器电路原理图，包括下拉放大NMOS晶体管N0、下拉放大NMOS晶体管N1，上拉放大PMOS晶体管P2、上拉放大PMOS晶体管P3，电流开关NMOS晶体管N2，预充电PMOS晶体管(P4-P5)、均衡PMOS晶体管P6，输出驱动反相器I0、输出驱动反相器I1、开关PMOS晶体管P0以及开关PMOS晶体管P1。

输入电压正IN_P接P0的源端。输入电压反IN_N接P1的源端。放大线SL接N0、P0、P2、P4的漏端，接N1、P3的栅端，接P6的源端，接反相器I0的输入。放大线反SL_N接N1、P1、P3、P5、P6的漏端，接N2、P4的栅端，接反相器I1的输入。电源电压VDD接P2、P3、P4、P5的源端。虚地Virtual_VSS接N0、N1的源端，接N2的漏端。灵敏放大器使能SAE接N2、P0、P1的栅端。地VSS接N2的源端。灵敏放大器输出SO接反相器I1的输出。灵敏放大器输出反SO_N接反相器I0的输出。预充电反PRE_N接P4-P5的栅端。

现结合图3，传统灵敏放大器电路的波形图，来说明传统电压灵敏放大器电路的工作原理。

在灵敏放大器不工作时，放大线SL/SL_N预充电反PRE_N为低，预充电PMOS管P4、P5和均衡管P6导通，放大线SL和放大线反SL_N保持在电源电压VDD。灵敏放大器使能SAE为低电平，因此输入开关PMOS晶体管P0、P1导通。放大线SL和放大线反SL_N与输入电压正IN_P和输入电压反IN_N分别连接在一起。同时，灵敏放大器使能SAE为低，电流开关NMOS晶体管N2关断，虚地Virtual_VSS保持在VDD-Vtn，Vtn为NMOS晶体管N0、N1的阈值电压。

灵敏放大器工作时分为三个阶段，首先为输入电压传播阶段、其次为灵敏放大器放大阶段，最后是放大线预充与均衡电阶段。

输入电压传播阶段从预充电反PRE_N的上升沿到灵敏放大器使能SAE的上升沿。在此阶段，由于预充电反PRE_N为高，P4-P6关断；灵敏放大器使能SAE为低，输入开关管P0、P1导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到灵敏放大器的放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立一定的电压差，直到该电压差达到灵敏放大器的失调电压。

灵敏放大器放大阶段从灵敏放大器使能SAE的上升沿到灵敏放大器使能SAE的下降沿。当放大线SL和放大线反SL_N之间已经建立起足够的电压差，灵敏放大器使能SAE有效，输入开关PMOS晶体管P0、P1关断，输入电压正IN_P、输入电压反IN_N和灵敏放大器的放大线SL、放大线反SL_N之间被隔离开。输入电压正IN_P、输入电压反IN_N之间电压差继续扩大对灵敏放大器放大放大线SL、放大线反SL_N没有任何帮助。电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地。此时，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-ΔVin，ΔVin为放大线SL和放大线反SL_N之间的电压差。为方便描述，现假设放大线SL为VDD,放大线反SL_N为VDD-ΔVin。下拉NMOS晶体管N0、N1打开，放大线SL和放大线反SL_N开始下降。此时，N0、N1工作在饱和区，其电流与其过驱动电压的平方成正比。放大线SL所接的下拉NMOS晶体管N0的过驱动器电压大，因此电流大，对放大线反SL_N放电快；反之，放大线反SL_N所接的下拉NMOS晶体管N1过驱动器电压小，因此电流小，对放大线SL放电慢。放电快的放大线反SL_N首先到达上拉PMOS晶体管P3的阈值电压，P3导通，P3对放大线SL充电，放大线SL开始回升，直到回到电源电压VDD。同时，放大线反SL_N继续放电，直到放电到地VSS为止。

放大线SL/SL_N的预充电与均衡阶段，从预充电反PRE_N的下降沿，到放大线SL和放大线反SL_N都回到预充电电平VDD。在此阶段，由于预充电反PRE_N拉低，预充电与均衡PMOS晶体管P4-P6打开，P6将SL_N充回预充电电平VDD。

传统的去耦合灵敏放大器的输入开关PMOS晶体管P0、P1由灵敏放大器使能SAE控制。在灵敏放大器放大阶段，由于SAE拉高，输入开关PMOS晶体管P0、P1关断，输入电压正IN_P、输入电压反IN_N和灵敏放大器的放大线SL、放大线反SL_N之间被隔离开。输入电压正IN_P、输入电压反IN_N之间电压差继续扩大对灵敏放大器放大放大线SL、放大线反SL_N没有任何帮助，电压差大，放大时间长。

发明内容

为了解决现有的灵敏放大器所存在的问题，本发明提供一种低失调电压的灵敏放大器及其控制方法，本发明的低失调电压的灵敏放大器所需要的输入电压差更小，即失调电压更小，可靠性更高。

本发明的技术解决方案：

一种低失调电压的灵敏放大器，包括反相器I0、反相器I1、输入开关PMOS晶体管P0以及输入开关PMOS晶体管P1，输入电压正IN_P接输入开关PMOS晶体管P0的源端，输入电压反IN_N接输入开关PMOS晶体管P1的源端，放大线SL接输入开关PMOS晶体管P0的漏端和反相器I0的输入端，放大线反SL_N接输入开关PMOS晶体管P1的漏端和反相器I1的输入端，反相器I1的输出端输出灵敏放大器输出SO，反相器I0的输出端输出灵敏放大器输出反SO_N，其特殊之处在于：所述输入开关PMOS晶体管P0的栅端接灵敏放大器输出反SO_N，所述输入开关PMOS晶体管P1的栅端接灵敏放大器输出SO。

在输入电压传播阶段：预充电反PRE_N为高，灵敏放大器使能SAE为低；

灵敏放大器放大阶段：灵敏放大器使能SAE为高；

预充电与均衡阶段：预充电反PRE_N为低。

还包括开关PMOS晶体管P7和开关PMOS晶体管P8，所述开关PMOS晶体管P7的源端接输入电压正IN_P，开关PMOS晶体管P7的漏端接输入开关PMOS晶体管P0的源端，所述开关PMOS晶体管P8的源端接输入电压负IN_N，开关PMOS晶体管P8的漏端接输入开关PMOS晶体管P1的源端，所述开关PMOS晶体管P7和开关PMOS晶体管P8的栅端均接读使能反RE_N。

在输入电压传播阶段：预充电使能PRE_N为高，读使能反RE_N为低；

灵敏放大器放大阶段：灵敏放大器使能SAE为高，读使能反RE_N为低；

预充电与均衡阶段：预充电反PRE_N为低，读使能反RE_N为高。

灵敏放大器的控制方法，包括以下步骤：

1)在灵敏放大器准备工作：

预充电反PRE_N为低，预充电PMOS晶体管P4、预充电PMOS晶体管P5和均衡PMOS晶体管P6导通，放大线SL和放大线反SL_N保持在电源电压VDD，灵敏放大器的输出SO和输出反SO_N保持为低电平，开关PMOS晶体管P0、开关PMOS晶体管P1导通，放大线SL和放大线反SL_N与输入电压正IN_P和输入电压反IN_N分别连接在一起；同时，灵敏放大器使能SAE为低，电流开关NMOS晶体管N2关断，虚地Virtual_VSS保持在VDD-Vtn，Vtn为NMOS晶体管N0和NMOS晶体管N1的阈值电压；

2)输入电压传播阶段：

预充电反PRE_N拉高，预充电PMOS晶体管P4、预充电PMOS晶体管P5以及均衡PMOS晶体管P6关断；由于灵敏放大器的输出SO和输出反SO_N保持为低电平，开关PMOS晶体管P0和开关PMOS晶体管P1导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立电压差；

3)灵敏放大器放大阶段：

当放大线SL和放大线反SL_N之间已经建立起足够的电压差，灵敏放大器使能SAE为高，电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-ΔVin，ΔVin为放大线SL和放大线反SL_N之间的电压差；

下拉放大NMOS晶体管N0、下拉放大NMOS晶体管N1打开，放大线SL和放大线反SL_N开始下降；

此时，N0、N1工作在饱和区，其电流与其过驱动电压的平方成正比。放大线SL和放大线反SL_N中为电源电压VDD的放大线所控制的下拉放大NMOS晶体管过驱动电压大，对放大线SL和放大线反SL_N中为VDD-ΔVin的放大线放电快；反之，放大线SL和放大线反SL_N其中为VDD-ΔVin的放大线所控制的下拉放大NMOS晶体管过驱动电压小，对放大线SL和放大线反SL_N中为电源电压VDD的放大线放电慢；

放电快的放大线首先到达其控制的上拉放大PMOS晶体管的阈值电压，该上拉放大PMOS晶体管打开，对放电慢的放大线充电，放电慢的放大线电压开始回升，直到回到电源电压VDD；同时，放电快的放大线继续放电，直到放电到地VSS为止；

4)放大线SL/SL_N的预充电与均衡阶段：

预充电反PRE_N变低，预充电PMOS晶体管、P4预充电PMOS晶体管P5和均衡PMOS晶体管P6打开，均衡PMOS晶体管P6将电压为地VSS的放大线充回预充电电平VDD。

本发明所具有的优点：

本发明与传统的去耦合灵敏放大器最大的不同在于对输入开关PMOS晶体管P0、P1的控制方式。传统的去耦合灵敏放大器的输入开关PMOS晶体管P0、P1由灵敏放大器使能SAE控制。在灵敏放大器放大阶段，由于灵敏放大器使能SAE拉高，输入开关PMOS晶体管P0、P1关断，输入电压正IN_P、输入电压反IN_N和灵敏放大器的放大线SL、放大线反SL_N之间被隔离开。输入电压正IN_P、输入电压反IN_N之间电压差继续扩大对灵敏放大器放大放大线SL、放大线反SL_N没有任何帮助。而本发明，开关PMOS晶体管P0、开关PMOS晶体管P1由灵敏放大器输出SO和灵敏放大器输出反SO_N控制。在灵敏放大器放大阶段开始时，由于SL和SL_N中一个为VDD，另一个为VDD-ΔVin，因此SO和SO_N都为低，开关PMOS晶体管P0、开关PMOS晶体管P1继续导通，因此输入电压正IN_P、输入电压反IN_N和灵敏放大器的放大线SL、放大线反SL_N之间仍然保持连接，输入电压正IN_P、输入电压反IN_N之间电压差继续扩大对灵敏放大器放大放大线SL、放大线反SL_N会有帮助。因此，相比传统的去耦合灵敏放大器，本发明一种低失调电压的灵敏放大器所需要的输入电压差更小，即失调电压更小，可靠性更高。

附图说明

图1为传统的去耦合灵敏放大器电路设计原理图。

图2为本发明低失调电压灵敏放大器电路设计原理图。

图3为灵敏放大器电路的波形图。

图4为低失调电压灵敏放大器和传统的去耦合灵敏放大器失调电压的比较图。

图5为一种改进的低失调电压灵敏放大器电路设计原理图。

图6为一种改进的低失调电压灵敏放大器电路的波形图。

具体实施方式

下面结合附图对本发明的实施方式做进一步描述。

请参阅图2所示，图2为低失调电压灵敏放大器电路设计原理图。包括，下拉放大NMOS晶体管N0、N1，上拉放大PMOS晶体管P2、P3，电流开关NMOS晶体管N2，放大线SL/SL_N预充电与均衡PMOS晶体管P4-P6，输出驱动反相器I0、I1，输入开关PMOS晶体管P0、P1。

输入电压正IN_P接P0的源端。输入电压反IN_N接P1的源端。放大线SL接N0、P0、P2、P4的漏端，接N1、P3的栅端，接P6的源端，接反相器I0的输入。放大线反SL_N接N1、P1、P3、P5、P6的漏端，接N2、P4的栅端，接反相器I1的输入。电源电压VDD接P2、P3、P4、P5的源端。虚地Virtual_VSS接N0、N1的源端，接N2的漏端。灵敏放大器使能SAE接N2的栅端。地VSS接N2的源端。灵敏放大器输出SO接反相器I1的输出，接P1的栅端。灵敏放大器输出反SO_N接反相器I0的输出，接P0的栅端。预充电反PRE_N接P4-P5的栅端。

现结合图3，灵敏放大器电路的波形图，来说明低失调电压灵敏放大器电路的工作原理。

在灵敏放大器不工作时，放大线SL/SL_N预充电反PRE_N为低，预充电PMOS管P4、P5和均衡管P6导通，放大线SL和放大线反SL_N保持在电源电压VDD。灵敏放大器输出SO和灵敏放大器输出反SO_N保持为低电平，因此输入开关PMOS晶体管P0、P1导通。放大线SL和放大线反SL_N与输入电压正IN_P和输入电压反IN_N分别连接在一起。同时，灵敏放大器使能SAE为低，电流开关NMOS晶体管N2关断，虚地Virtual_VSS保持在VDD-Vtn，Vtn为NMOS晶体管N0、N1的阈值电压。

灵敏放大器工作时分为三个阶段，首先为输入电压传播阶段、其次为灵敏放大器放大阶段，最后是放大线预充与均衡电阶段。

输入电压传播阶段从预充电反PRE_N的上升沿到灵敏放大器使能SAE的上升沿。在此阶段，由于预充电反PRE_N为高，P4-P6关断；灵敏放大器的输出SO和输出反SO_N保持为低电平，输入开关管P0、P1导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到灵敏放大器的放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立一定的电压差，直到该电压差达到灵敏放大器的失调电压。

灵敏放大器放大阶段：

从灵敏放大器使能SAE的上升沿到灵敏放大器使能SAE的下降沿。当放大线SL和放大线反SL_N之间已经建立起足够的电压差，灵敏放大器使能SAE有效，电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地。此时，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-ΔVin，ΔVin为放大线SL和放大线反SL_N之间的电压差。为方便描述，现假设放大线SL为VDD，放大线反SL_N为VDD-ΔVin。下拉NMOS晶体管N0、N1打开，放大线SL和放大线反SL_N开始下降。此时，N0、N1工作在饱和区，其电流与其过驱动电压的平方成正比。放大线SL所接的下拉NMOS晶体管N0的过驱动器电压大，因此电流大，对放大线反SL_N放电快；反之，放大线反SL_N所接的下拉NMOS晶体管N1过驱动器电压小，因此电流小，对放大线SL放电慢。放电快的放大线反SL_N首先到达上拉PMOS晶体管P3的阈值电压，P3导通，P3对放大线SL充电，放大线SL开始回升，直到回到电源电压VDD。同时，放大线反SL_N继续放电，直到放电到地VSS为止。由于放大线反SL_N被从VDD-ΔVin放电到地，其连接的反相器I1的输出SO由低变高，SO所连接的PMOS开关管P1关断。

放大线SL/SL_N的预充电与均衡阶段，从预充电反PRE_N的下降沿，到放大线SL和放大线反SL_N都回到预充电电平VDD。在此阶段，由于预充电反PRE_N拉低，预充电与均衡PMOS晶体管P4-P6打开，P6将SL_N充回预充电电平VDD。

如图4所示，图4为低失调电压灵敏放大器和传统的去耦合灵敏放大器失调电压的比较图。该图横轴为灵敏放大器的输入信号电压差，单位为毫伏；纵轴为放大错误数。对于每一个输出信号电压差，对传统的去耦合灵敏放大器和本发明的低失调电压的灵敏放大器均在正常电源电压和室温条件下进行1000次的蒙特卡罗仿真，统计其放大错误数。放大错误数为0的最小输入信号电压差值，即为该灵敏放大器的失调电压。对于传统的去耦合灵敏放大器，其失调电压为36毫伏。而对于本发明，其失调电压为10毫伏，改善了3.6倍。该仿真结果是在40纳米逻辑工艺下得到的，并且传统的去耦合灵敏放大器和本发明的低失调电压的灵敏放大器的所有组成元件的尺寸相同。

如图5所示，图5为一种改进的低失调电压灵敏放大器电路设计原理图。图5对于图3的改进在于，在输入电压正IN_P和P0之间，在输入电压负IN_N和P1之间，增加了开关PMOS晶体管P7、P8。输入电压正IN_P接P7的源端。输入电压负IN_N接P8的源端。读使能反RE_N连接P7、P8的栅端。SI连接P7的漏端，P0的源端。SI_N连接P8的漏端，P1的源端。

现结合图6，一种改进的低失调电压灵敏放大器电路的波形图,来说明其工作原理。

在灵敏放大器不工作时，读使能反RE_N为高，开关PMOS晶体管P7、P8关断，输入电压正IN_P、输入电压负IN_N和灵敏放大器的输入SI、输入反SI_N之间被隔离。

输入电压传播阶段，预充电使能PRE_N拉高，读使能反RE_N拉低，开关PMOS晶体管P7、P8，输入电压正IN_P、输入电压负IN_N和灵敏放大器的输入SI、输入反SI_N连通，同时，P0、P1导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到灵敏放大器的放大线SL和放大线反SL_N之间。

放大线SL/SL_N的预充电与均衡阶段，从预充电反PRE_N的下降沿，到放大线SL和放大线反SL_N都回到预充电电平VDD。在此阶段，由于预充电反PRE_N拉低，预充电与均衡PMOS晶体管P4-P6打开，P6将SL_N充回预充电电平VDD。同时，读使能反RE_N拉高，开关PMOS晶体管P7、P8关断，输入电压正IN_P、输入电压负IN_N和灵敏放大器的输入SI、输入反SI_N之间被隔离。

增加的开关PMOS晶体管P7、P8有两个作用。首先，P7、P8可以用作列选通开关管，选择不同的输入信号。可以通过译码选择，使多个输入信号共用灵敏放大器，从而节省面积。这样的应用比如支持列选的静态随机存储器。其次，P7、P8可以用作读操作开关管，即在非读操作时，将输入电压正IN_P、输入电压负IN_N和灵敏放大器的输入SI、输入反SI_N隔离起来。从而避免输入电压正IN_P、输入电压负IN_N对灵敏放大器造成影响。另一方面，如果灵敏放大器发生读错误，在驱动输入电压正IN_P、输入电压负IN_N的电路和灵敏放大器中下拉NMOS晶体管N0、N1之间会产生直流电流。通过在读操作结束时，使用读使能反RE_N来切断输入电压正IN_P、输入电压负IN_N和灵敏放大器的输入SI、输入反SI_N之间的连接，从而减少直流电流持续的时间，降低功耗。

Claims (1)

1.一种低失调电压的灵敏放大器的控制方法，所述灵敏放大器包括反相器I0、反相器I1、输入开关PMOS晶体管P0以及输入开关PMOS晶体管P1，输入电压正IN_P接输入开关PMOS晶体管P0的源端，输入电压反IN_N接输入开关PMOS晶体管P1的源端，放大线SL接输入开关PMOS晶体管P0的漏端和反相器I0的输入端，放大线反SL_N接输入开关PMOS晶体管P1的漏端和反相器I1的输入端，反相器I1的输出端输出灵敏放大器输出SO，反相器I0的输出端输出灵敏放大器输出反SO_N，所述输入开关PMOS晶体管P0的栅端接灵敏放大器输出反SO_N，所述输入开关PMOS晶体管P1的栅端接灵敏放大器输出SO；

其特征在于，包括以下步骤：

1)在灵敏放大器准备工作：

预充电反PRE_N为低，预充电PMOS晶体管P4、预充电PMOS晶体管P5和均衡PMOS晶体管P6导通，放大线SL和放大线反SL_N保持在电源电压VDD，灵敏放大器的输出SO和输出反SO_N保持为低电平，开关PMOS晶体管P0、开关PMOS晶体管P1导通，放大线SL和放大线反SL_N与输入电压正IN_P和输入电压反IN_N分别连接在一起；同时，灵敏放大器使能SAE为低，电流开关NMOS晶体管N2关断，虚地Virtual_VSS保持在VDD-Vtn，Vtn为NMOS晶体管N0和NMOS晶体管N1的阈值电压；

2)输入电压传播阶段：

预充电反PRE_N拉高，预充电PMOS晶体管P4、预充电PMOS晶体管P5以及均衡PMOS晶体管P6关断；由于灵敏放大器的输出SO和灵敏放大器的输出反SO_N保持为低电平，开关PMOS晶体管P0和开关PMOS晶体管P1导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立电压差；

3)灵敏放大器放大阶段：

当放大线SL和放大线反SL_N之间已经建立起足够的电压差，灵敏放大器使能SAE为高，电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-ΔVin，ΔVin为放大线SL和放大线反SL_N之间的电压差；

下拉放大NMOS晶体管N0、下拉放大NMOS晶体管N1打开，放大线SL和放大线反SL_N开始下降；

下拉放大NMOS晶体管N0、下拉放大NMOS晶体管N1工作在饱和区，其电流与其过驱动电压的平方成正比，放大线SL和放大线反SL_N中为电源电压VDD的放大线所控制的下拉放大NMOS晶体管过驱动电压大，对放大线SL和放大线反SL_N中为VDD-ΔVin的放大线放电快；反之，放大线SL和放大线反SL_N其中为VDD-ΔVin的放大线所控制的下拉放大NMOS晶体管过驱动电压小，对放大线SL和放大线反SL_N中为电源电压VDD的放大线放电慢；放电快的放大线首先到达其控制的上拉放大PMOS晶体管的阈值电压，该上拉放大PMOS晶体管打开，对放电慢的放大线充电，放电慢的放大线电压开始回升，直到回到电源电压VDD；同时，放电快的放大线继续放电，直到放电到地VSS为止；

4)放大线SL/SL_N的预充电与均衡阶段：

预充电反PRE_N变低，预充电PMOS晶体管、P4预充电PMOS晶体管P5和均衡PMOS晶体管P6打开，均衡PMOS晶体管P6将电压为地VSS的放大线充回预充电电平VDD。