CN105958945A - 一种高斯白噪声信号源的产生方法及装置 - Google Patents

Abstract

本发明公开了一种高斯白噪声信号源的产生方法及方法，方法包括：在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数；Combined Tausworthe随机数生成器由若干个Tausworthe随机数生成器组合而成；对长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将长周期的均匀分布随机数映射为宽带的高斯白噪声；使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将宽带的高斯白噪声转换为参数可调的中频噪声源。实施本发明的高斯白噪声信号源的产生方法及装置，具有以下有益效果：能节省硬件资源、便于FPGA实现均匀分布随机数到高斯白噪声的转换。

Description

一种高斯白噪声信号源的产生方法及装置

技术领域

本发明涉及信号源产生领域，特别涉及一种高斯白噪声信号源的产生方法及装置。

背景技术

高斯白噪声信号源是一种必不可少的通信信道模拟器，它在模拟星地和接收机信道噪声方面有重要的用途。产生高斯白噪声的途径主要有物理和数字两种方式。物理噪声源虽然精度较高，但是不好控制。数字方式简单快捷，便于控制参数。数字高斯白噪声的产生方式有很多，一般都是先产生均匀分布随机数，再通过一定的转换获得高斯随机数。

文献1(黄木雄，侯洁，胡海.高斯白噪声发生器在FPGA中的实现[J]微计算机信息，2007，10(11):55-58)利用Wallace算法生成均匀分布随机数，通过查找表获得高斯白噪声。文献2(谷晓枕，张民选一种基于FPGA的高斯随机数生成器的设计与实现[J].计算机学报，2011，34(1):165-173)利用Tausworthe(均匀随机数)算法产生均匀分布随机数，通过box-mulle:方法获得高斯白噪声。文献5(艾余雄，寇艳红一种基于FPGA的高斯白噪声发生器的设计与实现[Jl.遥测遥控，2009，30(6):36-40)利用cash和LFSR组合的方法获得均匀分布随机数，通过函数映射法获得高斯白噪声。文献6(管宇，徐需，徐建中.用FPG A产生高斯白噪声序列的一种快速方法[J].电子元器件应用，2008，23(7-2):165-167)利用m序列产生均匀分布随机数，通过函数映射法获得高斯白噪声。如果采用文献1的查找表法，则将耗费很多硬件资源，而文献3(谷晓枕，张民选.多输出外部反馈型LFSR均匀分布随机数生成器的分析与设计[J].计算机工程与科学，2009,31(A1):80-83)的box-mulle:方法含有不便于FPGA实现的超越函数，这样就不便于实现均匀分布随机数到高斯白噪声的转换。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述耗费硬件资源、不便于FPGA实现的缺陷，提供一种能节省硬件资源、便于FPGA实现均匀分布随机数到高斯白噪声的转换的高斯白噪声信号源的产生方法及装置。

本发明解决其技术问题所采用的技术方案是：构造一种高斯白噪声信号源的产生方法，包括如下步骤：

A)在FPGA中采用Combined Tausworthe(改进的均匀随机数)随机数生成器产生长周期的均匀分布随机数；所述Combined Tausworthe随机数生成器由若干个Tausworthe随机数生成器组合而成；

B)在所述FPGA中对所述长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将所述长周期的均匀分布随机数映射为宽带的高斯白噪声；

C)使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将所述宽带的高斯白噪声转换为参数可调的中频噪声源。

在本发明所述的高斯白噪声信号源的产生方法中，每个所述Tausworthe随机数生成器由一个L位的寄存器和转换逻辑构成，所述寄存器中的每一位数据满足线性递归模二和公式。

在本发明所述的高斯白噪声信号源的产生方法中在所述步骤B)中，将所述长周期的均匀分布随机数转换为所述宽带的高斯白噪声时，只考虑区间在[-4σ，4σ]之内的噪声点，其中，σ为标准差；所述分段拟合的过程使用MATLAB中的polyfit函数进行，所述分段拟合分为九段分别进行拟合。

在本发明所述的高斯白噪声信号源的产生方法中，所述步骤C)进一步包括：

C1)使用所述MATLAB中的fdatool工具生成一系列对应的滤波器系数；各组所述滤波器系数所采用的滤波器阶数相同；

C2)将一系列所述滤波器系数保存到一个.coe文件中，通过FIR IP核编辑界面将所述.coe文件导入FIR IP核中，同时设置coefficient set(系数设置)为对应的滤波器组数；

C3)通过filter_sel端口控制选通对应的滤波器。

在本发明所述的高斯白噪声信号源的产生方法中，在所述步骤B)之后还包括如下步骤：

C＇)将所述宽带的高斯白噪声传送到DAC进行数模转换后得到高斯噪声模拟源。

本发明还涉及一种实现如权利要求1所述的高斯白噪声信号源的产生方法的装置，包括：

均匀分布随机数产生单元：用于在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数；所述Combined Tausworthe随机数生成器由若干个Tausworthe随机数生成器组合而成；

量化拟合单元：用于在所述FPGA中对所述长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将所述长周期的均匀分布随机数映射为宽带的高斯白噪声；

中频噪声源产生单元：用于使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将所述宽带的高斯白噪声转换为参数可调的中频噪声源。

在本发明所述的装置中，每个所述Tausworthe随机数生成器由一个L位的寄存器和转换逻辑构成，所述寄存器中的每一位数据满足线性递归模二和公式。

在本发明所述的装置中，在所述量化拟合单元中，将所述长周期的均匀分布随机数转换为所述宽带的高斯白噪声时，只考虑区间在[-4σ，4σ]之内的噪声点，其中，σ为标准差；所述分段拟合的过程使用MATLAB中的polyfit函数进行，所述分段拟合分为九段分别进行拟合。

在本发明所述的装置中，所述中频噪声源产生单元进一步包括：

滤波器系数生成模块：用于使用所述MATLAB中的fdatool工具生成一系列对应的滤波器系数；各组所述滤波器系数所采用的滤波器阶数相同；

保存设置模块：用于将一系列所述滤波器系数保存到一个.coe文件中，通过FIR IP核编辑界面将所述.coe文件导入FIR IP核中，同时设置coefficient set为对应的滤波器组数；

选通控制模块：用于通过filter_sel端口控制选通对应的滤波器。

在本发明所述的装置中，还包括：

数模转换单元：用于将所述宽带的高斯白噪声传送到DAC进行数模转换后得到高斯噪声模拟源。

实施本发明的高斯白噪声信号源的产生方法及装置，具有以下有益效果：由于在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数；然后在FPGA中对长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将长周期的均匀分布随机数映射为宽带的高斯白噪声；最后使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将宽带的高斯白噪声转换为参数可调的中频噪声源，其使用FPGA和滤波器实现了高斯白噪声信号源的产生，这样就能节省硬件资源、便于FPGA实现均匀分布随机数到高斯白噪声的转换。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明高斯白噪声信号源的产生方法及装置一个实施例中方法的流程图；

图2为所述实施例中使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将宽带的高斯白噪声转换为参数可调的中频噪声源的具体流程图；

图3为所述实施例中Combined Tausworthe随机数生成器的结构示意图；

图4为所述实施例中映射曲线的示意图；

图5为所述实施例中基于DAC的高斯噪声模拟源的结构示意图；

图6为所述实施例中FPGA与AD9739芯片的接口的示意图；

图7为所述实施例中重载系数FIR滤波器的结构示意图；

图8为所述实施例中装置的结构示意图；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明高斯白噪声信号源的产生方法及装置实施例中，其高斯白噪声信号源的产生方法的流程图如图1所示。图1中，该高斯白噪声信号源的产生方法包括如下步骤：

步骤S01在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数：均匀分布随机数的好坏直接影响所得到的高斯分布随机数的性能。均匀分布随机数产生器对高斯分布随机数的影响主要有：1)周期：均匀分布随机数的周期决定了高斯分布随机数的周期。2)位宽：均匀分布随机数的位宽决定了可以产生的高斯随机数的范围和高斯随机数的分辨率。3)速度：产生均匀分布随机数的速度不能低于高斯随机数产生算法的硬件工作速度。为了获得长周期的均匀分布随机数，本发明采用了文献2(谷晓枕，张民选一种基于FPGA的高斯随机数生成器的设计与实现[J].计算机学报，2011,34(1):165-173)提出的产生均匀分布随机数的方法，产生的是32位的均匀分布随机数。

本步骤中，在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数，Combined Tausworthe随机数生成器由若干个Tausworthe随机数生成器组合而成。也就是本步骤中采用了一种改进的Combined Tausworthe方法，这种基于矩阵思想设计的转换逻辑的硬件结构提高了均匀分布随机数的产生速度。

每个Tausworthe随机数生成器产生随机数的公式如下：

$u_{n,j}=\underset{i=1}{\overset{L}{\Σ}}{x}_{j,ns+i-1}\×2^{-i}---\left(1\right)$

其中，s和L是正整数，s是跳变步长L是随机数的输出位宽，x_j,ns+i-1是一个随机数满足线性递归模二和公式：

$x_{j,n}=a_1{x}_{j,n-1}\⊕a_2{x}_{j,n-2}\⊕a_3{x}_{j,n-3}\mathrm{...}\⊕a_k{x}_{j,n-k}---\left(2\right)$

其中a₁、a₂、…a_k为系数，可取任意常数。

其对应的特征多项式为：

P(z)＝z^k-a₁z^k-1-...-a_k (3)

当P(z)为本原多项式时，输出序列有最大周期：2^k+1，P(z)通常取三项

P(z)＝z^k-z^q-1 (4)

本原多项式的意思是各项系数公因子只有±1，z^k为特征多项式的最高次数项其系数为1，z^q为系数为±1的一项。

且满足：0＜2q＜k,0＜s≤k-q＜k≤L,gcd(s,2^k-1)＝1，其中，q即为P(z)系数为-1的项z^q的次数，其中k为多项式P(z)的次数，s为跳变步长，gcd(s,2^k-1)表示s和2^k的最大公约数。

由J个Tausworthe随机数生成器构成的Combined Tausworthe随机数生成器产生的(0，1)区间内均匀分布的随机数为：

$u_n=\underset{i=1}{\overset{L}{\Σ}}(x_{1,{\mathrm{ns}}_1+i-1}\⊕x_{2,{\mathrm{ns}}_2+i-1}\⊕\mathrm{...}\⊕x_{j,{\mathrm{ns}}_j+i-1})\×2^{-i}---\left(5\right)$

其中，x_j,ns+i-1是第j个Tausworthe随机数生成器的输出。

文献4(Pierre L E.Maximally equidistributed combined tausworthe[J].Mathematics of Computation，1996,65(213):203-213)提供了Tausworthe随机数生成器一种快速算法思想：假设A、B、C为比特向量且长度都是L，即A、B、C是长度为L的寄存器，且A的初始值为C是一个掩码(1，1，…，1k，0，0，…，0_1-k)，它是由k个1和L-k个0组成，开始令n＝1，第一步，B←q-bit left-shift of A，将A中的数据左移q比特存入B中。第二步，之后，B＝(x_k，…，x_r+L-1，x_L-q，…，x_L-1)，第三步，B←(k-s)-bit right-shift of B，将B中的数据右移k-s比特后存入B中。第四步，A←A&C，第五步，A←s-bit left-shift of A，A中的数据左移s比特后重新存入A，第五步之后，A＝(x_s,…,x_r-1,0₁,...，O_s+L-k)，即含有s+L-k个零。第六步之后，此即为线性递归模二和算法。经过一系列的移位和逻辑操作，旧的随机数更新产生新的随机数。

采用文献4提供的算法可以很容易地在FPGA上实现。然而，这种操作耗费的资源比较多，而且有冗余的步骤，为此，本发明引用了文献1的改进型的Combined Tausworthe算法。这种改进型算法耗费的资源少，且非常适合在FPGA上实现。

在改进型的Combined Tausworthe算法中，每个Tausworthe随机数生成器由一个L位的寄存器和转换逻辑A'构成，寄存器中的每一位数据满足式(2)的约束关系，也即寄存器中的每一位数据满足线性递归模二和公式。转换逻辑A'根据这一关系结合式(1)求出下一时刻的随机数。式(2)的递推关系用矩阵表示为X_j,n+1＝A×X_j,n，其中，X_j,n是当前时刻的L位寄存器状态，X_j,n+1是下一时刻的状态。A为转换矩阵：

$A=\left[\begin{array}{c}{C}_{1\×L}\\ \begin{array}{cc}{I}_{(L-1)(L-1)}& 0_{(L-1)\×1}\end{array}\end{array}\right]---\left(7\right)$

其中，C_1×L是特征多项式P(z)的向量系数，I_(L-1)(L-1)是一个单位矩阵，O_(L-1)×1是一个零向量。

一次更新S位信息的转换关系如下：

$\begin{array}{c}{X}_{j,n+s}=A\×X_{j,n+s-1}\\ =A\×(A\×X_{j,n+s-2})=\mathrm{...}=A^{\′}\×X_{j,n}\end{array}---\left(8\right)$

即u_n+1,j＝A′×u_n,j (9)

其中，u_n,j为当前时刻的寄存器状态，u_n+1,j为下一时刻寄存器状态，A＇＝A^S为转换矩阵，J个Tausworthe随机数发生器的构成的Combined Tausworthe周期为：

$T=(2^{k_1}-1)\×(2^{k_2}-1)\×...\×(2^{k_j}-1)---\left(10\right)$

其中k_i为p_i(z)的级数，可见，当k值增加时，周期也随之增加.此处，均匀分布随机数的周期也就是最终产生的高斯分布随机数的周期，因此，可以根据实际需要改变k和j的值，从而达到配置周期的目的。根据文献1的周期搜索结果，图3为本实施例中Combined Tausworthe随机数生成器的结构示意图，图3列出了满足ME(Maximally Equidistributed)条件的三种参数组合(k_j，q_j，s_j)。

步骤S02在FPGA中对长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将长周期的均匀分布随机数映射为宽带的高斯白噪声：本步骤中，在FPGA中对长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将长周期的均匀分布随机数映射为宽带的高斯白噪声。具体来讲，高斯白噪声是一种均值为零，功率在一定带宽内恒定的随机信号，它的方差反映了噪声功率。自然界中的白噪声是不可重现的，而在工程实践中，人们为了获得高斯白噪声需要采用某种方式将易于产生的噪声映射为高斯白噪声。映射往往采用噪声概率相等的准则进行。

$f\left(y\right)=\frac{1}{\sqrt{2\mathrm{\π}}}{e}^{-\frac{{\mathrm{\γ}}^2}{2}}$

其中，e为自然对数约为2.71828，y服从(0，1)的标准正态分布，y的范围是负无穷到正无穷，考虑到噪声在[-4σ，4σ](其中，σ为标准差)之外的区间分布概率很小，因此将均匀噪声转换为高斯白噪声时，只考虑区间在[-4σ，4σ]之内的噪声点。也就是，在本步骤中，在将长周期的均匀分布随机数转换为宽带的高斯白噪声时，只考虑区间在[-4σ，4σ]之内的噪声点。

根据均匀噪声和高斯白噪声的映射规则，可以推导两者的映射曲线。将服从(0,1)之间均匀分布的噪声信号映射成高斯白噪声信号(即将长周期的均匀分布随机数转换为宽带的高斯白噪声)。假设对于[0,1]之间的任意随机噪声X，它服从均匀分布，那么：p₁(x≤x₁)＝x₁/1＝x₁(x₁为任意值)，取任意一个服从高斯分布的白噪声X₂，那么它对应的概率根据对应准则，两式相等。为了在FPGA中实现这种对应关系，选择将[-4σ，4σ]之间的数据进行量化。假设量化间隔是△x＝0.01，因此得到：(X_i为第i个量化值)，此公式的意义在于对于任一个在[0,1]之间服从均匀分布的噪声点x₁，它所对应的高斯白噪声点为x₂并且x₂满足p₂(x<x₂)＝x₂。取横坐标轴表示均匀分布随机噪声x₁，纵坐标表示与之对应的高斯噪声，得到映射曲线如图4所示。

上述提到的基本都是无损失地实现这种映射曲线，但是代价都比较高。在不引入较大损失的前提下，可以采用分段拟合的方式实现这种映射关系。观察曲线关于横轴的0.5对称，因此只用存储映射曲线的上或者下半部分。由于随着均匀噪声值的增大，映射曲线的变化率越来越大，因此采用非均匀量化的方式，也就是不等间隔量化。拟合的过程使用MATLAB中的polyfit函数进行，共分为九段。拟合曲线如图4所示，分段方式如图4中的几条竖直线。在FPGA将映射曲线的系数量化后进行存储。

步骤S03使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将宽带的高斯白噪声转换为参数可调的中频噪声源：本步骤中，使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将宽带的高斯白噪声转换为参数可调的中频噪声源。本发明的高斯白噪声信号源的产生方法采用改进的Combined Tausworthe方法产生长周期的均匀分布随机数，选择曲线拟合的方式在FPGA中实现了均匀噪声到高斯白噪声之间的映射，最终产生了宽带的高斯白噪声。其能节省硬件资源、便于FPGA实现均匀分布随机数到高斯白噪声的转换。利用可重载系数的F1R滤波器实现了参数可调的中频噪声源。

对于本实施例而言，当执行完上述步骤S02之后，如果想要产生高斯噪声模拟源，则需要执行如下步骤：

步骤S03＇将宽带的高斯白噪声传送到DAC进行数模转换后得到高斯噪声模拟源：基于DAC的高斯噪声模拟源结构如图5所示，首先由CombinedTausworthe算法产生均匀分布的随机数，然后对均匀分布的随机数进行分段映射，得到对应的高斯白噪声，将数字高斯噪声送给DAC完成数模转换。

本实施例中，DAC为ADI公司的AD9739芯片，FPGA和DAC之间的接口采用的是LVDS电平接口。AD9739芯片包括两个14位复用低压差分信号(LVDS)输入端口，AD9739芯片接受1/4DAC刷新速率的时钟在时钟上升沿和下降沿均触发转换，输入数据速率为1/2时钟速率，本实施例中，时钟信号DCI_P/DCI_N为2.4G，AD9739芯片的工作时钟由安捷伦的信号发生器提供。其中DCO_P/DCO_N输出作为FPGA的系统时钟，其频率为600MHz，为保证FPGA生成的数据传到AD9739接口端与DCI_P/DCI_N时钟的相位对齐，时钟产生方式须同数据产生方式相同，均由OSERDES(输出并串转换器)产生，FPGA与AD9739芯片的接口的示意图如图6所示。

对于本实施例而言，上述步骤S03还可进一步细化，其细化后的流程图如图2所示，图2中，上述步骤S03进一步包括：

步骤S31使用MATLAB中的fdatool工具生成一系列对应的滤波器系数：本实施例中，滤波器的设计可以采用XILINX自带的FIR IP核，要实现中心频率和带宽可调，需要把该FIR IP核配置成多系数(multiple-coefficent)模式。具体的，本步骤中，使用MATLAB中的fdatool工具生成一系列对应的滤波器系数，各组滤波器系数所采用的滤波器阶数相同；

步骤S32将一系列滤波器系数保存到一个.coe文件中，通过FIR IP核编辑界面将.coe文件导入FIR IP核中，同时设置coefficient set为对应的滤波器组数：本步骤中，将上述一系列滤波器系数保存到一个.coe文件中，通过FIR IP核编辑界面将.coe文件导入FIR IP核中，同时设置coefficient set为对应的滤波器组数。本实施例中使用用了16组滤波器，每组滤波器都是200阶，对应一个中心频率和一个带宽。

步骤S33通过filter_sel端口控制选通对应的滤波器：本步骤中，通过filter_sel端口控制选通对应的滤波器。对应的重载系数FIR滤波器的结构示意图如图3所示。相应的系数组织形式为：

Radix＝10

$coefdata=\left.\begin{array}{c}{a}_0\\ a_1\\ \mathrm{...}\\ a_{200}\end{array}\right\}set1$

$\left.\begin{array}{c}{b}_0\\ b_1\\ \mathrm{...}\\ b_{200}\end{array}\right\}set2$

…

$\left.\begin{array}{c}{q}_0\\ q_1\\ \mathrm{...}\\ q_{200}\end{array}\right\}set16$

其中，Radix为设置系数的进制为十进制，set1表示第一组滤波器，coefdata为将滤波器参数数据写入文件后生成的coe文件，a0-a200为第一组滤波器中每阶滤波器的参数设定，set2表示第二组滤波器，b0-b200为第二组滤波器中每阶滤波器的参数设定，set16表示第十六组滤波器，q0-q200为第十六组滤波器中每阶滤波器的参数设定。

本实施例还涉及一种实现上述高斯白噪声信号源的产生方法的装置，其结构示意图如图8所示。图8中，该装置包括均匀分布随机数产生单元1、量化拟合单元2和中频噪声源产生单元3；其中，均匀分布随机数产生单元1用于在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数；Combined Tausworthe随机数生成器由若干个Tausworthe随机数生成器组合而成；每个Tausworthe随机数生成器由一个L位的寄存器和转换逻辑构成，每个寄存器中的每一位数据满足线性递归模二和公式。量化拟合单元2用于在FPGA中对长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将长周期的均匀分布随机数映射为宽带的高斯白噪声；中频噪声源产生单元3用于使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将宽带的高斯白噪声转换为参数可调的中频噪声源。本发明的装置采用改进的CombinedTausworthe方法产生长周期的均匀分布随机数，选择曲线拟合的方式在FPGA中实现了均匀噪声到高斯白噪声之间的映射，最终产生了宽带的高斯白噪声。其能节省硬件资源、便于FPGA实现均匀分布随机数到高斯白噪声的转换。利用可重载系数的F1R滤波器实现了参数可调的中频噪声源。

值得一提的是，本实施例中，在量化拟合单元2中，将长周期的均匀分布随机数转换为宽带的高斯白噪声时，只考虑区间在[-4σ，4σ]之内的噪声点，其中，σ为标准差；分段拟合的过程使用MATLAB中的polyfit函数进行，分段拟合分为九段分别进行拟合。

本实施例中，中频噪声源产生单元3进一步包括滤波器系数生成模块31、保存设置模块32和选通控制模33；其中，滤波器系数生成模块31用于使用MATLAB中的fdatool工具生成一系列对应的滤波器系数；各组滤波器系数所采用的滤波器阶数相同；保存设置模块32用于将一系列滤波器系数保存到一个.coe文件中，通过FIR IP核编辑界面将.coe文件导入FIR IP核中，同时设置coefficientset为对应的滤波器组数；选通控制模33用于通过filter_sel端口控制选通对应的滤波器。本实施例中，当需要产生高斯噪声模拟源时，该装置还包括数模转换单元3＇，数模转换单元3＇用于将宽带的高斯白噪声传送到DAC进行数模转换后得到高斯噪声模拟源。

总之，在本实施例中，采用改进的Combined Tausworthe方法产生长周期的均匀分布随机数，选择曲线拟合的方式在FPGA中实现了均匀噪声到高斯白噪声之间的映射，最终产生了宽带的高斯白噪声。其节省硬件资源、便于FPGA实现。利用可重载系数的F1R滤波器实现了参数可调的中频噪声源，其实现方式简单快捷，参数容易控制。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高斯白噪声信号源的产生方法，其特征在于，包括如下步骤：

A)在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数；所述Combined Tausworthe随机数生成器由若干个Tausworthe随机数生成器组合而成；

B)在所述FPGA中对所述长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将所述长周期的均匀分布随机数映射为宽带的高斯白噪声；

C)使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将所述宽带的高斯白噪声转换为参数可调的中频噪声源。

2.根据权利要求1所述的高斯白噪声信号源的产生方法，其特征在于，每个所述Tausworthe随机数生成器由一个L位的寄存器和转换逻辑构成，所述寄存器中的每一位数据满足线性递归模二和公式。

3.根据权利要求1或2所述的高斯白噪声信号源的产生方法，其特征在于，在所述步骤B)中，将所述长周期的均匀分布随机数转换为所述宽带的高斯白噪声时，只考虑区间在[-4σ，4σ]之内的噪声点，其中，σ为标准差；所述分段拟合的过程使用MATLAB中的polyfit函数进行，所述分段拟合分为九段分别进行拟合。

4.根据权利要求1所述的高斯白噪声信号源的产生方法，其特征在于，所述步骤C)进一步包括：

C1)使用所述MATLAB中的fdatool工具生成一系列对应的滤波器系数；各组所述滤波器系数所采用的滤波器阶数相同；

C2)将一系列所述滤波器系数保存到一个.coe文件中，通过FIR IP核编辑界面将所述.coe文件导入FIR IP核中，同时设置coefficient set为对应的滤波器组数；

C3)通过filter_sel端口控制选通对应的滤波器。

5.根据权利要求1所述的高斯白噪声信号源的产生方法，其特征在于，在所述步骤B)之后还包括如下步骤：

C＇)将所述宽带的高斯白噪声传送到DAC进行数模转换后得到高斯噪声模拟源。

6.一种实现如权利要求1所述的高斯白噪声信号源的产生方法的装置，其特征在于，包括：

均匀分布随机数产生单元：用于在FPGA中采用Combined Tausworthe随机数生成器产生长周期的均匀分布随机数；所述Combined Tausworthe随机数生成器由若干个Tausworthe随机数生成器组合而成；

量化拟合单元：用于在所述FPGA中对所述长周期的均匀分布随机数进行非均匀量化，采用分段拟合的方式将所述长周期的均匀分布随机数映射为宽带的高斯白噪声；

中频噪声源产生单元：用于使用一系列其滤波器阶数相同的滤波器系数所组成的多组滤波器，将所述宽带的高斯白噪声转换为参数可调的中频噪声源。

7.根据权利要求6所述的实现如权利要求1所述的高斯白噪声信号源的产生方法的装置，其特征在于，每个所述Tausworthe随机数生成器由一个L位的寄存器和转换逻辑构成，所述寄存器中的每一位数据满足线性递归模二和公式。

8.根据权利要求6或7所述的实现如权利要求1所述的高斯白噪声信号源的产生方法的装置，其特征在于，在所述量化拟合单元中，将所述长周期的均匀分布随机数转换为所述宽带的高斯白噪声时，只考虑区间在[-4σ，4σ]之内的噪声点，其中，σ为标准差；所述分段拟合的过程使用MATLAB中的polyfit函数进行，所述分段拟合分为九段分别进行拟合。

9.根据权利要求6所述的实现如权利要求1所述的高斯白噪声信号源的产生方法的装置，其特征在于，所述中频噪声源产生单元进一步包括：

滤波器系数生成模块：用于使用所述MATLAB中的fdatool工具生成一系列对应的滤波器系数；各组所述滤波器系数所采用的滤波器阶数相同；

保存设置模块：用于将一系列所述滤波器系数保存到一个.coe文件中，通过FIR IP核编辑界面将所述.coe文件导入FIR IP核中，同时设置coefficient set为对应的滤波器组数；

选通控制模块：用于通过filter_sel端口控制选通对应的滤波器。

10.根据权利要求6所述的实现如权利要求1所述的高斯白噪声信号源的产生方法的装置，其特征在于，还包括：

数模转换单元：用于将所述宽带的高斯白噪声传送到DAC进行数模转换后得到高斯噪声模拟源。