CN105932058B - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN105932058B
CN105932058B CN201610099934.4A CN201610099934A CN105932058B CN 105932058 B CN105932058 B CN 105932058B CN 201610099934 A CN201610099934 A CN 201610099934A CN 105932058 B CN105932058 B CN 105932058B
Authority
CN
China
Prior art keywords
layer
contact
contact area
contact zone
dimensional material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610099934.4A
Other languages
English (en)
Other versions
CN105932058A (zh
Inventor
M·柯尼希
G·鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105932058A publication Critical patent/CN105932058A/zh
Application granted granted Critical
Publication of CN105932058B publication Critical patent/CN105932058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires

Abstract

本发明涉及一种电子器件，包括：包含二维材料的层；位于层的第一侧处的电介质结构，其中电介质结构包括第一接触区域和第二接触区域，第一接触区域限定层的第一接触区以及第二接触区域限定层的第二接触区，并且第一和第二接触区域限定在层的第一与第二接触区之间的层的器件区；布置在层的与第一侧相对的第二侧处的第一和第二电极，其中第一电极与层的第一接触区直接物理接触，并且其中第二电极与层的第二接触区直接物理接触，其中电介质结构的第一接触区域和第二接触区域配置成分别调节在层的第一接触区和第二接触区中的二维材料的电气特征，使得二维材料在层的第一接触区和第二接触区中的电气特征不同于二维材料在层的器件区中的电气特征。

Description

电子器件
技术领域
各个实施例总体涉及电子器件。
背景技术
通常，使用半导体行业的通常工艺来形成材料的非常薄的层(例如厚度为纳米范围内或者厚度甚至小于一个纳米)可能是非常具有挑战性的。然而，对于电子器件和集成电路技术而言，所谓的二维材料可能是非常有吸引力的。举例而言，包括呈六边形布置的碳原子层的石墨烯可具有优越的电子性能，这些性能实现例如制造具有增加的响应和/或切换行为的晶体管。此外，相比对应的块体材料，材料的超薄层可具有加强的性能。因此，对于微电子(例如对于开发各种类型的传感器、晶体管等)而言，二维材料可能是重要的，其中具有挑战性的任务可包括将这些二维材料结合到微芯片中，用于模拟一般的硅技术。
发明内容
根据各个实施例，电子器件可包括：包括二维材料的层；位于所述层的第一侧处的电介质结构，其中该电介质结构包括第一接触区域和第二接触区域，第一接触区域限定所述层的第一接触区，而第二接触区域限定所述层的第二接触区，并且第一接触区域和第二接触区域进一步限定位于所述层的第一接触区与第二接触区之间的所述层的器件区域；布置在所述层的与第一侧相对的第二侧处的第一电极和第二电极，其中第一电极与所述层的第一接触区直接物理接触，并且其中第二电极与所述层的第二接触区直接物理接触，其中电介质结构的第一接触区域和第二接触区域配置成分别调节二维材料在所述层的第一接触区和第二接触区中的电子特征，使得在所述层的第一接触区和第二接触区中的二维材料的电子特征不同于在所述层的器件区域中的二维材料的电子特征。
附图说明
附图中，相似参考符号在所有视图中通常指代相似部件。附图并非必然按比例绘制，相反通常将重点放在示出本发明原理上。在下文说明中，参照以下附图描述了本发明的各个实施例，附图中：
图1A示意性示出了包括二维材料的电接触层的等同电路；
图1B示出了硅基板上的石墨烯的纵向电阻与基板电压的函数曲线的绘图；
图2A以示意性横截面图示出了电子器件，用于示出各个实施例
的方面；
图2B以示意性横截面图示出了根据各个实施例的电子器件；
图3A以示意性横截面图示出了电子器件，用于示出各个实施例的方面；
图3B和图3C以示意性横截面图分别示出了根据各个实施例的电子器件；
图3D以示意性视图示出了根据各个实施例的电介质结构的接触区域；
图3E以示意性视图示出了根据各个实施例的电介质结构的接触区域；
图4A和图4B以示意性横截面图分别示出了根据各个实施例的电子器件；
图5A和图5B以示意性横截面图分别示出了根据各个实施例的电子器件；
图6A和图6B以示意性横截面图分别示出了根据各个实施例的电子器件；以及
图7A和图7B以示意性横截面图分别示出了根据各个实施例的电子器件。
具体实施方式
下文详细描述参照附图，附图以示意的方式示出了可实施本发明的具体细节和实施例。
本文使用的词语“示例性”是指“用作实例、例子或示意”。本文描述为“示例性”的任何实施例或设计并非必然被解释为相对于其他实施例或设计而言是优选的或有利的。
相对于形成在侧部或表面“之上”的沉积材料所使用的词语“之上”本文中可用于指代沉积材料可“直接”形成“在”所指的侧部或表面“上”，例如直接接触。相对于形成在侧部或表面“之上”的沉积材料所使用的词语“之上”本文中可用于指代沉积材料可“间接”形成“在”所指的侧部或表面“上”，其中在所指的侧部或表面与沉积材料之间布置有一个或多个额外层。
相对于以位于载体上或位于载体(例如基板、晶片或半导体工件)中的至少一种方式设置的结构(或结构元件)的“侧向”延伸或者“侧向”靠近而使用的术语“侧向”本文中可用于指代沿着载体表面的延伸或定位关系。这意味着载体表面(例如基板表面、晶片表面或半导体工件表面)可用作参照，通常称为主加工表面。此外，相对于结构(或结构元件)的“宽度”而使用的术语“宽度”本文中可用于指代结构的侧向延伸。此外，相对于结构(或结构元件)的高度而使用的术语“高度”本文中可用于指代结构的沿着垂直于载体表面(例如垂直于载体的主加工表面)的方向的延伸。相对于层的“厚度”而使用的术语“厚度”本文中用于指代层的垂直于层在其上沉积的支撑物(材料或材料结构)表面的空间延伸。如果支撑物的表面平行于载体的表面(例如平行于主加工表面)，则沉积在支撑物表面上的层的“厚度”可与层的高度相同。此外，“竖直”结构可指代沿着垂直于侧向方向(例如垂直于载体的主加工表面)的方向延伸的结构，并且“竖直”延伸可指代在垂直于侧向方向的方向上的延伸(例如垂直于载体的主加工表面的延伸)。
根据各个实施例，载体(例如基板、晶片或工件)可由各种类型的半导体材料制成或包括所述材料，所述材料包括例如硅、锗、III至IV族、或者其他类型(包括例如聚合物)，然而在其他实施例中，也可使用其他合适的材料。在实施例中，载体由硅(掺杂或非掺杂的)制成，在可替换实施例中，载体为绝缘体上硅(SOI)晶片。作为替换，对于载体而言，可使用任何合适的半导体材料，例如诸如砷化镓(GaAs)的半导体复合物材料，也可使用任何合适的三元半导体复合物材料或四元半导体复合物材料(诸如铟镓砷(InGaAs))。根据各个实施例，载体可为薄的或超薄的基板或晶片，例如厚度处于大约几个微米至大约几十微米范围内，例如介于大约5^m至大约50^m，例如厚度为小于大约100^m至小于大约50^m。此外，载体可为厚度大约为750^m的硅晶片。根据各个实施例，载体可包括SiC(碳化硅)或可为碳化硅载体、碳化硅基板、碳化硅晶片或碳化硅工件。根据各个实施例，载体可包括SiO2(二氧化硅)或可为二氧化硅载体、二氧化硅基板、二氧化硅晶片或二氧化硅工件。此外，载体可包括位于载体表面处的电隔离材料(换言之电介质材料或电绝缘材料)，或者载体可由电隔离材料构成，从而可在载体表面形成和功能化导电层(例如石墨烯层)。
通常，材料的物理和化学特性可能并不是排他地由其晶体结构和化学组成限定。由于材料表面的物理特性(例如电子特性，例如带结构)可与块体材料的物理特性不同，因此如果层或区域的至少一个空间延伸减小至纳米范围或者甚至亚纳米范围，则可能在层或区域的物理特性方面存在不同。在这种情况下，形成层或区域的相应材料的表面特性可决定层或区域的特征(例如物理和化学特性)。在限制性实例中，层或区域的至少一个尺度可具有几个埃的空间延伸，这可能是相应材料原子的恰好一个单层的空间延伸。单层可为具有垂直于侧向延伸的侧向延伸或层厚度(或高度)，层包括多个原子(或分子)，其中，所述层具有单个原子(或分子)的厚度(或高度)。换言之，材料的单层可以不具有布置在彼此之上(沿着厚度或高度方向)的相同个原子(分子)。
根据各个实施例，可存在固有形成单层(所谓的自组建单层)的多种不同材料，所述材料可称为二维材料，或者更准确而言称为结构性二维材料。此外，这种结构性二维材料的典型代表为石墨烯，由碳原子的六边形二维布置(所谓的蜂窝结构)构成。根据各个实施例，石墨烯也可称为石墨烯片或石墨烯层。结构性二维材料的另一代表可为加氢石墨烯(石墨烷)，或者部分加氢石墨烯。在净石墨烯片中，碳原子的结构布置和结合可使用杂化(杂化原子轨道)来描述，其中在这种情况下碳原子为sp2-杂化，这意味着碳原子的共价键合形成六边形二维层，即六边形单层。在加氢石墨烯或石墨烷中，碳原子可为sp3杂化或者sp2杂化与sp3杂化的混合，其中sp3杂化的碳原子可连接至氢原子，从而形成片状(二维)结构。
本文所称的二维材料可为具有沿着两个空间方向的共价键合的层(形成片结构或二维结构，例如自组建的)，其中该二维材料可以不与片结构外部的其他原子具有共价键合。本文所称的二维材料可为由材料单层构成的层。本文所称的二维材料可为由材料双层构成的层。根据各个实施例，石墨烯层具有成二维结构的碳，例如成六边形布置的晶格。
依据材料的侧向延伸，通常的三维材料(例如金属块体材料)可具有不同的物理和化学特性，例如材料的单层或超薄层可具有与相同材料的块体不同的特性。三维材料的单层或超薄层可具有与材料的较厚层不同的特性，这是因为体积与表面比在发生改变。因此，材料薄层的特性可随着层厚度增加而接近材料块体的特性。
相反，包括结构性二维材料(例如石墨烯、石墨烷、硅烯、锗烯)的层可独立于层厚度而保持器物理和化学特性，例如结构性二维材料的单层可具有与布置在彼此之上的多个单层大致相同的特性，这是因为单个层并不会实质上彼此接合，例如因为在结构性二维材料的单个层之间不存在共价、离子和/或金属键合。根据各个实施例，堆叠在彼此之上的多个石墨烯层或片可彼此弱接合(例如通过范德华相互作用)。
本文描述的共形层可沿着与另一本体的界面仅呈现出小的厚度变化，例如该层可沿着界面形态的边缘、台阶或其他元素仅呈现出小的厚度变化。覆盖下层本体或基部结构(例如直接接触)的表面的材料单层可认为是共形层。覆盖下层本体或基部结构(例如直接接触)的表面的结构性二维材料的单层或双层可认为是共形层。根据各个实施例，沉积共形层可实现通过使用一般可获得的沉积技术或图案化技术以三维结构形成本文所述的电子器件。
如本文描述的，结构性二维材料可呈现出独特的物理和/或化学特性。例如，石墨烯可为半导体(例如零间隙半导体，如果不对石墨烯片竖直施加电场的话)或者可为具有非常高电荷载体迁移率(例如在电绝缘基板上从大约50000cm2/Vs至大约200000cm2/Vs范围内)的半金属。此外，石墨烯可具有其他独特特性(电、机械、磁性、热学、光学等)，使得石墨烯对于电子产业(例如在传感器(气体传感器、磁性传感器)中用作电极，在晶体管中用作量子点等)而言具有吸引力。然而，使用石墨烯以及其他具有前景的结构性二维材料可包括设置在电绝缘基板上(例如设置在二氧化硅上)的一个或多个石墨烯层(例如石墨烯单层，例如石墨烯双层，例如石墨烯多层)。
通常用于例如在电绝缘基板(也称为电介质基板或电介质层)上设置石墨烯的制造方法可包括将碳从金属中隔开。示意而言，可在层的载体表面上直接形成一个或多个石墨烯片。可替换地，已经生长在辅助载体上的一个或多个石墨烯片可转移至载体或转移至层。
如上所述，设置在电绝缘基板上的石墨烯可具有例如非常高的电荷载体迁移率。然而认识到，金属(或者用作电极的任何其他材料)与石墨烯之间的电接触具有非常高的阻抗。这对于任何电子部件而言均是主要的障碍，这是因为由此例如切换部件和/或传感器部件的切换频率、能量效率、最大可切换功率、敏感性和/或长期稳定性可能极大地降低。
各个实施例涉及电子器件，该电子器件包括由至少一个电极电接触的二维材料的层，其中调节(例如最小化)了二维材料与所述至少一个电极之间的接触电阻。各个实施例是基于这样的发现，即，通过使金属-石墨烯触头经受强电场(例如场强大于大约1MV/m，例如介于大约0.5MV/m至大约2MV/m，或者大于大约2MV/m)，可调节金属-石墨烯触头的接触电阻(或者通常而言是导电材料与二维材料之间触头的接触电阻)。
使用用于电接触石墨烯层通常应用的技术可导致高的接触电阻，并且因此对于石墨烯在电子中的充分使用而言，通常使用的金属-石墨烯触头可能是不充分的。可存在用于使处于电接触石墨烯的电极下方区域中的石墨烯层图案化的复杂方法；然而，这可仅仅带来接触电阻的小量减小。此外，可侧向接触一维石墨烯；然而，这可能要求非常复杂的构造。
根据各个实施例，可在电介质材料内提供或产生电荷积聚部分，使得电荷积聚部分位于电接触二维材料层的电极下方或上方，其中该二维材料层例如设置在电荷积聚部分与电极之间。电荷积聚部分与电极以及与二维材料电隔离(换言之电隔离)。示意而言，由电荷积聚部分产生的电场可影响电极与二维材料之间的接触电阻。用于电接触该二维材料的电极可包括金属、金属合金、导电氧化物、掺杂半导体材料或任何其他导电材料。
根据各个实施例，在金属/石墨烯触头邻近区域中设置或产生的电荷积聚部分可降低石墨烯的薄层电阻，并且因此可降低整个接触电阻。
图1A示出了包括二维材料的层104，其中该层104形成在电介质载体102之上或电介质层102之上，并且其中该层104由两个电极106电接触。图1A为包括等同电路的示意图，该等同电路用于所述层104与电接触所述层104的电极106中一个电极之间的接触电阻，其中出于清楚起见，载体102、层104以及电极106被描绘为彼此之间分别具有间隙，这并非工作器件的情况。
如例如图1A所示，接触电阻(例如在层104包括石墨烯，并且电极106包括金属的情况下为金属/石墨烯触头)可由层104的薄层电阻(Rs)(第一成分)以及层104(例如石墨烯)与电极106(例如金属)之间的过渡电阻(pc)(第二成分)构成。示意而言，接触电阻可理解为电阻器网络。
接触电阻通常例如首先来源于将要电接触的所述层104，并且其次来源于所述层104到电接触所述层104的电极106的过渡。以Rc表示的接触电阻可与以Rs表示的薄层电阻和以pc表示的过渡电阻的积的平方根成比例，这也可由以下公式描述：
其中c为比例系数。因此，层104的薄层电阻Rs对接触电阻Rc具有直接影响。
图1B示出了硅基板102上的石墨烯层104的纵向电阻101y(换言之薄层电阻)与施加给基板102的电压101x的函数曲线111。硅基板102可覆盖有(例如300mm厚的)二氧化硅层，使得石墨烯层104与硅基板102电隔离。如示出的，可通过施加电场来影响(例如降低)石墨烯的电阻。然而，在通常使用的电子器件中，可仅仅通过基板的整个后表面接触(例如在整个部件之上(换言之在整个基板之上))施加电压。这可能导致以下缺陷中的至少一个：首先，可能需要在部件上永久施加电压，这可导致高的功率损耗，因为可能在整个芯片区上(在整个基板区上)存在电势。该电压可能通常并不与待切换的电压匹配，使得可能需要单独的电源。其次，石墨烯(或者通常，包括待电接触的二维材料)可能在位于整个基板上的每个区中受到影响，所述区包括其中可能期望石墨烯的电阻不受影响的区。可能例如期望在器件区域中为石墨烯提供优选高的电阻，例如用于将石墨烯用作传感器的一部分(或用作传感器结构)，其中如果石墨烯具有较高电阻，则传感器的敏感性可能更高。例如如果由于电场改变而导致的电阻改变高，则传感器的敏感性可能高。相反，例如也期望在接触区域(例如用于电接触石墨烯)中对石墨烯提供优选低的电阻。基于石墨烯的传感器可例如在未设置影响石墨烯电阻的电场或预定电场的情况下最为敏感，例如基于石墨烯的传感器可在不在设置石墨烯的基板的背侧施加电压或者在该背侧施加小的负电压(例如-5V)的情况下最为敏感。然而，用于传感器的最佳操作点可为其中电阻改变最大的点。
为了消除这些影响，根据各个实施例，可调整芯片的结构和/或可在二维材料层的接触区邻近区域中提供固定的电荷(换言之局部电荷或电荷积聚或局部电荷积聚)。
图2A以示意性横截面示出了电子器件200，用于示出各个实施例的方面。电子器件200可包括层204(也称为二维材料层204)，该层包括二维材料或由该二维材料构成。在各个实施例中，二维材料可包括石墨烯或金属等或者由其构成。
如本文使用的术语“二维材料”可例如理解为包括或者指代结晶成二维或平面结构的材料，其中结构的第一接合尺寸(例如厚度)可大致小于结构的第二几何尺寸(例如长度)和/或第三几何尺寸(例如宽度)，例如小至少两个数量级，例如小至少三个数量级，例如小至少四个数量级或者甚至更小。在一个或多个实施例中，术语“二维材料”可理解为包括或指代这样的材料，其具有源自于由几个层构成(例如对于石墨烯而言的一个碳原子厚度层或者对于MoS2而言的一个MoS2-单元厚度层)的材料的可能最薄的结构(一个单独层)。
根据一个或多个实施例，二维材料层204(例如石墨烯层204)具有的厚度可小于或等于大约200nm，例如小于或等于大约100nm，例如小于或等于大约80nm，例如小于或等于大约60nm，例如小于或等于大约40nm，例如小于或等于大约20nm，例如处于大约0.5nm至大约50nm范围内，例如为大约0.34nm(例如在单个石墨烯单层的情况下)。
在二维材料层204为石墨烯层的情况下，可例如使用在下文中将更详细描述的任何电子器件中的以下工艺中的一个或多个来形成石墨烯层204：
aa)通过声波降解法在溶剂(例如有机溶剂)中将石墨烯从石墨中剥离；
a)石墨烯氧化物(例如剥离的石墨烯氧化物)的化学还原；
b)石墨烯的化学气相沉积(CVD)；
c)是利用固相碳源形成石墨烯；
d)石墨烯的固态外延生长
e)上述工艺b)、c)或d)与转移工艺结合以转移到期望基板(例如载体基板，例如载体薄膜)上。也可通过借助于催化金属膜的化学气相沉积以及随后金属膜的移除而在电介质基板或电介质层上直接生长。
在二维材料层204为石墨烯层的情况下，石墨烯层204可包括多个微晶或薄片(flake)或由它们组成，这些微晶或薄片可例如具有几微米(例如大约1^m)的尺寸(例如直径)。在各个实施例中，石墨烯层204可具有在整个基板之上延伸的连续石墨烯层。每个微晶可包括一个或多个小片(platelet)或由其组成，这些小片可例如包括几个石墨烯层或由其组成，例如多达五个层，例如石墨烯的单层、双层、三层等，其中石墨烯单层可具有厚度为大约0.34nm的二维结构。在一个或多个实施例中，石墨烯层可为石墨烯的单个单层。
此外，如图2A所示，电子器件200可包括电介质结构202，其中该电介质结构202可设置在二维材料层204的第一侧处。根据各个实施例，电介质结构202可设置在二维材料层204之下，如图2A所示。在这种情况下，电介质结构202可为或可包括电介质基板202。可替换地，电介质结构202可设置在任何合适载体上，例如设置在半导体载体上。根据各个实施例，电介质结构202可为半导体载体的表面层。可替换地，电介质结构202可设置在二维材料层204之上，如例如图3A和图3B所示。此外，在各个实施例中，电介质结构202可由电介质材料制成或者可包括电介质材料，诸如例如硅氧化物(例如SiO2)、硅氮化物(例如Si3O4)、硅碳化物(SiC)、铝氧化物(Al2O3)、铪氧化物(HfO2)或锆氧化物(ZrO2)。
根据各个实施例，电介质结构202可包括至少一个接触区域202c。所述至少一个接触区域202c可限定二维材料层的至少一个接触区204c。此外，所述至少一个接触区域202c可限定二维材料层204的器件区204d，该器件区邻近二维材料层204的所述至少一个接触区204c。根据各个实施例，所述至少一个接触区204c可为二维材料层204的设置在电介质结构202的所述至少一个接触区域202c之上的区域。二维材料层204的器件区204d可侧向围绕二维材料层204的所述至少一个接触区204c。
此外，如图2A所示，电子器件200可包括设置在二维材料层204的与第一侧相对的第二侧处的至少一个电极206，其中所述至少一个电极与二维材料层204的所述至少一个接触区204c(例如直接)物理接触。根据各个实施例，所述至少一个电极206可具有与所述至少一个接触区域202c相同的侧向延伸，其中二维材料层204的接触区204c可为布置在所述至少一个电极206与电介质结构202的所述至少一个接触区域202c之间的区。
根据各个实施例，电介质结构202的所述至少一个接触区域202c可与电介质结构202的其余部分不同，或者换言之，位于所述至少一个接触区204c(意味着所述至少一个接触区域202c)下方的电介质结构202可与位于二维材料层204的器件区204d下方的电介质结构202不同。示意而言，电介质结构202可配置成调节二维材料层204与所述至少一个电极206之间的接触电阻。接触电阻应当设置成例如尽可能低。同时，电介质结构202可配置成以期望的方式提供二维材料层204的器件区204d，例如具有与设置在二维材料层204的所述至少一个接触区204c中不同的预定电气特性。根据各个实施例，二维材料层204的电气特性应当仅仅在所述至少一个接触区204c中实质上受到电介质结构202影响。可替换地，所述至少一个接触区204c中的电气特性应当设置成由于电介质结构202而不同于二维材料层204的器件区204d中的电气特性。
本文使用的术语“电气特性”可例如应当理解为包括描述二维材料的电子特性的物理特性，例如电阻(例如薄层电阻)、电子带结构(例如带隙)、费米能级等。
根据各个实施例，电介质结构202的所述至少一个接触区域202c可配置成调节层204的所述至少一个接触区204c中二维材料的电子特征，使得层204的所述至少一个接触区204c中二维材料的电子特征不同于层204的器件区中二维材料的电子特征。示意而言，层204的所述至少一个接触区204c中二维材料的电子特征(例如电子特征的值或量级)可调节(或适应或控制)为提供期望的(例如低的)接触电阻。
根据各个实施例，电介质结构202的所述至少一个接触区域202c可配置成调节电极206的材料和/或层204的接触区204c中二维材料的功函数。
根据各个实施例，电场可设置成穿透层204以调节层204的二维材料的电子特征。电介质层202可配置成提供二维材料层204中电场的预定场强分布。
根据各个实施例，电介质结构202的所述至少一个接触区域202c可配置成产生电场，以调节层204的所述至少一个接触区204c中二维材料的电子特征。因此，电介质结构202的所述至少一个接触区域202c可包括掺杂电介质材料(也称为固定电荷、局部电荷或电荷积聚)，以在层204的所述至少一个接触区204c中提供电场(或者提供二维材料层204中电场的预定场强分布)。此外，可在电介质结构202中(例如在电介质结构202的接触区域202c中)提供与层204电隔离(例如与层204的所述至少一个接触区204c和器件区204d电隔离)的导电部分，以在层204的所述至少一个接触区204c中提供电场(或者提供二维材料层204中电场的预定场强分布)。
根据各个实施例，电介质结构202可配置成在层204的接触区204c中提供相比于层204的器件区204d而言不同的电场(例如具有不同的场强)。
图2B以示意性横截面图示出了根据各个实施例的电子器件250，类比于图2A所示电子器件200。根据各个实施例，电介质结构202的所述至少一个接触区域202c可包括限定二维材料层204的两个直接相邻接触区204c的两个直接相邻接触区域202c，其中二维材料层204的器件区204d在二维材料层204的两个直接相邻接触区204c之间延伸。根据各个实施例，器件区204d可由层204的通过两个直接相邻电极206电接触的两个直接相邻接触区204c限定。换言之，器件区204d可为二维材料层204的不被电极206覆盖且不设置在电介质结构202的接触区域202c之上的部分。
图3A以用于示出各个实施例的方面的示意性横截面图示出了电子器件300，类比于图2A所示电子器件200；并且图3B以示意性横截面图示出了根据各个实施例的电子器件350，类比于图2B所示电子器件250。根据各个实施例，图3A所示的所述至少一个电极206或者图3B所示的两个直接相邻电极206可以位于载体302之上或之中的至少一种方式设置，其中二维材料层204可设置在载体302之上(例如直接设置在其上)，使得所述一个或多个电极206可与二维材料层204直接物理接触。在这种情况下，电介质结构202与所述一个或多个接触区域可设置在二维材料层204之上(例如直接设置在其上)。
图3C以示意性横截面图示出了根据各个实施例的电子器件370，类比于图3B所示电子器件350。根据各个实例，电介质结构202的两个(例如直接相邻)接触区域之间的间隔可以不存在任何固体材料。示意而言，二维材料层204的器件区204d可为暴露的。因此，根据各个实施例，二维材料层204的器件区204d可例如用作传感器。
根据各个实施例，本文所述电子器件可配置成任何合适的电子器件，例如切换器、晶体管、传感器、滤波器、发射机、接收机、收发机等。二维材料层204可为电子器件的功能层，例如包括具有带隙的二维材料。
根据各个实施例，电子器件可覆盖有额外的电介质材料或者可包括额外的电介质材料，例如电子器件可覆盖有保护层。根据各个实施例，电子器件的二维材料层204的器件区(例如204d)可包括一个或多个无源元件和/或有源元件或者可为这些元件的一部分，这些元件诸如例如为电阻器、电容器、晶体管(例如双极晶体管、场效晶体管等)、二极管、三极管等。
如图2B、3B和3C所示，根据各个实施例，电子器件250、350、370可包括：具有二维材料的层204(也称为二维材料层204)；位于层204第一侧处的电介质结构202，其中该电介质结构202包括第一接触区域202c1和第二接触区域202c1(或者换言之至少两个接触区域202c)，第一接触区域202c1限定层204的第一接触区204c1，并且第二接触区域202c2限定层204的第二接触区204c2(或者换言之，所述至少两个接触区域202c分别限定层204的至少两个接触区204c)，并且第一接触区域202c1和第二接触区域202c2进一步在层204的第一接触区204c1与第二接触区204c2之间限定层204的器件区204d；设置在层204的与第一侧相对的第二侧处的第一电极206_1和第二电极206_2(例如与层204的所述至少两个接触区204c对应的至少两个电极206)，其中第一电极206_1与层204的第一接触区204c1直接物理接触，并且其中第二电极206_2与层204的第二接触区204c2直接物理接触，其中电介质结构202的第一接触区域202c1和第二接触区域202c2配置成分别调节二维材料在层的第一接触区204c1和在层的第二接触区204c2中的电气特征，使得二维材料在层204的第一接触区204c1和在层的第二接触区204c2中的电气特征不同于二维材料在层204的器件区204d中的电气特征。
图3D示意性示出了根据各个实施例的电介质结构202的接触区域202c。电介质结构202可包括接触区域202c或者可由其组成，所述接触区域配置成通过电场来影响二维材料层204。因此，相应接触区域202c可包括p型掺杂电介质材料202d或n型掺杂电介质材料202d，也称为固定电荷202d、局部电荷202d或电荷积聚202d。根据各个实施例，掺杂电介质材料202d限定电介质结构202的相应接触区域202c。
图3E示意性示出了根据各个实施例的电介质结构202的接触区域202c。电介质结构202可包括接触区域202c或由其组成，所述接触区域配置成通过电场来影响二维材料层204。因此，相应接触区域202c可包括至少一个导电部分202e。所述至少一个导电部分202e可例如埋入在电介质层中，从而以本文所述的方式提供电介质结构202的接触区域202c。根据各个实施例，所述至少一个导电部分202e限定电介质结构202的接触区域202c。
根据各个实施例，导电部分202e可与二维材料层204电隔离(例如与层204的所述至少一个接触区204c和器件区204d电隔离)。此外，导电部分202e可包括金属、掺杂(并且因此导电)的半导体材料(例如掺杂硅)、或者任何其他导电材料。导电部分202e可通过电介质材料部分而与二维材料层204电隔离。
图4A和图4B分别以示意性视图示出了根据各个实施例的电子器件400和电子器件450。电子器件400和450中的每一者包括层204，其中层204可包括二维材料或者可由其组成(也称为二维材料层204)。此外，电子器件400和450中的每一者包括设置在层204第一侧处(例如位于层204下方)的电介质结构202，其中该电介质结构202包括限定二维材料层204的至少两个接触区204c的至少两个接触区域202c，其中所述至少两个接触区域202c彼此间隔开(例如沿着侧向方向)，从而在二维材料层204的所述至少两个接触区204c之间设置二维材料层204的器件区204d。根据各个实施例，电介质结构202的位于二维材料层204的器件区204d下方的区域可以不具有所述至少两个接触区域202c。
此外，电子器件400和450中的每一者包括设置在二维材料层204的与第一侧相对的第二侧处(例如设置在层204之上，例如与二维材料层204直接物理接触)的至少两个电极206，所述至少两个电极206与二维材料层204的所述至少两个接触区204c电接触。根据各个实施例，电介质结构202的所述至少两个接触区域202c中的每一个包括掺杂电介质材料302n、302p或者由其组成，以调节层204的所述至少两个接触区204c中二维材料的电气特征，其中电介质结构202的所述至少两个接触区域202c之间的间隔不存在掺杂电介质材料302n、302p。根据各个实施例，电介质结构202的位于二维材料层204的器件区204d下方的区域可以不存在掺杂电介质材料302n、302p。
示意而言，电子器件400和450中的每一者可包括器件区域200d，用于提供基于二维材料层204的任何合适电子器件，例如传感器、电容器、切换器、晶体管等，并且电子器件400和450中的每一者可包括至少两个接触区域200c(例如包括所述至少两个电极206和掺杂电介质材料302n、302p，用于调节二维材料层204与所述至少两个电极206之间的接触电阻)。
根据各个实施例，电介质结构202可部分掺杂，例如在电介质结构202的所述至少两个接触区域202c中掺杂，其中掺杂剂具有导电类型(诸如为p导电类型的掺杂剂)(其在下文中也称为p型掺杂剂)，或者其中掺杂剂具有n导电类型(其在下文中也称为n型掺杂剂)。
在图4A所示电子器件400中，电介质结构202的所述至少两个接触区域202c可以n型掺杂剂(诸如例如铝(Al))掺杂(掺杂区域以302n表示)。掺杂剂可作为电介质结构202的电介质材料内的固定电介质电荷载体来提供。
在图4B所示电子器件450中，电介质结构202的所述至少两个接触区域202c可以p型掺杂剂(诸如例如氮(N)或铯(Cs))掺杂(掺杂区域以302p表示)。掺杂剂可作为电介质结构202的电介质材料内的固定电介质电荷载体来提供。
由掺杂剂(例如p型或n型掺杂剂)提供的固定电介质电荷载体可在电子器件400、450内产生电场，例如以影响二维材料层204的接触区204c的电气特征(例如电导率)。在各个实施例中，掺杂剂的浓度或密度可以设定在宽泛的范围内。掺杂剂可结合到或注入电介质材料中(例如原位或在电介质材料沉积之后)，例如借助于气相沉积工艺(诸如例如化学气相沉积工艺(CVD)，例如原子层沉积工艺(ALD))，或者物理气相沉积工艺(PVD)、电子注入工艺。原子层沉积工艺可提供三维平滑沉积(涂覆)以及极其优良的掺杂剂浓度控制。掺杂剂(例如N或Cs)可设置由掺杂表面电荷，介于大约每cm2上1010电子载体到每cm2上1014电子载体范围内。
根据图4A和图4B所示的各个实施例，电介质结构202的所述至少两个接触区域202c可包括具有相同掺杂类型的掺杂电介质材料。根据各个实施例，电介质结构202可配置成在二维材料层204的所述一个或多个器件区204d中实质上不提供电场。可替换地，电介质结构202可配置成在二维材料层204的所述一个或多个器件区204d中提供与二维材料层204的所述一个或多个接触区204c中不同的电场。
应当注意的是，仅仅是出于更好示意的目的，而在图4A和图4B中在电极206与二维材料层204以及在二维材料层204与电介质结构202之间示出有间隙；然而，电极206可与二维材料层204直接物理接触，并且二维材料层204可与电介质结构202直接物理接触。
图5A和图5B分别示出了电子器件500和电子器件550，根据各个实施例，电子器件500和550中的每个电子器件包括层204；层204可以包含二维材料或可以由二维材料组成(在此，层204也被称为二维材料层204)。此外，电子器件500和550中的每个电子器件包括电介质结构202，其设置在层204的第一侧(例如，在层204的上方)，其中电介质结构202由至少两个接触区域202c组成，至少两个接触区域202c限定了层204的至少两个接触区204c，其中至少两个接触区域202c彼此间隔开(例如，沿横向方向)，以便在层204的至少两个接触区204c之间提供层204的器件区204d。根据各个实施例，至少两个接触区域202c可以由掺杂介电材料302n、302p组成。根据各个实施例，至少连个接触区域202c之间的间隔可以不含掺杂介电材料。
此外，电子器件500和550中的每个电子器件包括至少两个电极206，其设置在层204的与第一侧相对的第二侧(例如，在层204的下方，例如，埋在介电载体502中，其中至少两个电极206可以与层204直接物理接触)，至少两个电极206与层204的至少两个接触区204c电接触。根据各个实施例，至少两个接触区域202c中的每个接触区域包括掺杂介电材料302n、302p，以对层204的至少两个接触区中的二维材料的电学特征进行调整。
示意而言，电子器件500和550中的每个电子器件可以包括器件区域200d，用于基于二维材料层204来提供任何合适的电子器件，例如，传感器、电容器、转换器、晶体管等，并且电子器件500和550中的每个电子器件可以包括至少两个接触区域200c(例如，包括至少两个电极206以及用于调整至少两个电极206的接触电阻的掺杂介电材料302n、302p)。
在电子器件500中，如图5A所示，至少两个接触区域202c可以掺杂有n型掺杂剂，诸如，例如，铝(Al)。所述掺杂剂可以作为电介质结构202的介电材料内的固定介电电荷载体来提供。
在电子器件550中，如图5B所示，至少两个接触区域可以掺杂有p型掺杂剂，诸如，例如，氮(N)或铯(Cs)。所述掺杂剂可以作为电介质结构202的介电材料内的固定介电电荷载体来提供。
根据各个实施例，如图5A和图5B所示，至少两个接触区域202c可以分别包括相同掺杂类型的掺杂(例如，永久带电的)介电材料302n、302p。
需要注意的是，仅用于更好地说明，在图5A和图5B中示出了电极206与二维材料层204之间以及二维材料层204与电介质结构202的至少两个接触区域202c之间的间隙；然而，电极206可以与二维材料层204物理接触，并且二维材料层204可以与电介质结构202的至少两个接触区域202c物理接触。
如图4A和图4B以及图5A和图5B所示，根据各个实施例，电子器件400、450、500、550可以包括：包含二维材料的层204(也被称为二维材料层204)；设置在层204的第一侧的电介质结构202，其中电介质结构202包括第一接触区域202c1和第二接触区域202c2(例如，至少两个接触区域202c)，其分别限定了层204的第一接触区204c1和第二接触区204c2(例如，至少两个接触区204c)，其中第一接触区域202c1与第二接触区域202c2彼此间隔开，以便在层204的第一接触区204c1和第二接触区204c2之间提供层204的器件区204d；第一电极206_1和第二电极206_2(例如，对应于至少两个接触区204c的至少两个电极206)，设置在层204的与第一侧相对的第二侧，第一电极206_1和第二电极206_2分别与层204的第一接触区204c1和第二接触区204c2电接触；其中电介质结构202的第一接触区域202c1和第二接触区域202c2分别包括掺杂介电材料302n、302p，以对层204的第一接触区204c1和第二接触区204c2中的二维材料的电学特征进行调整，其中，电介质结构202的第一接触区域202c1和第二接触区域202c2之间的间隔不含掺杂介电材料。
根据各个实施例，图6A和图6B分别示出了电子器件600和电子器件650。电子器件600和650中的每个电子器件包括层204，层204包含二维材料或由二维材料组成，层204也被称为二维材料层204。此外，电子器件600和650中的每个电子器件包括电介质结构202，其设置在二维材料层204的第一侧，其中电介质结构202包括至少两个接触区域202c，其限定了二维材料层204的至少两个接触区204c，其中至少两个接触区域202c彼此间隔开，以便在二维材料层204的至少两个接触区204c之间提供二维材料层204的器件区204d。电子器件600和650中的每个电子器件还包括至少两个电极206，其设置在二维材料层204的与第一侧相对的第二侧，至少两个电极206与二维材料层204的的至少两个接触区204c电接触。根据各个实施例，电介质结构202的至少两个接触区域202c中的每个接触区域包括导电部分202e，导电部分202e与二维材料层204的接触区204c电隔离，以通过在导电部分202e施加电压(用+Vg表示)来对二维材料层204的至少两个接触区204c中的二维材料的电学特征进行调整。
示意而言，电子器件600和650中的每个电子器件可以包括至少两个接触区域200c，其中电极206和导电部分202e可以设置在电子器件600和650的接触区域200c中，或其中电极206和导电部分202e限定了电子器件600和650的相应的接触区域200c，并且其中电子器件600、650可以包括至少两个接触区域200c之间的器件区域200d。
根据各个实施例，每个导电部分202e可以包括金属和/或掺杂(例如，导电的)半导体材料或者可以由这些材料组成。如图6A所示，在电子器件600中，电介质结构202可以设置在载体612的上方，电介质结构202包括位于至少两个接触区域202c中的导电部分202e。载体612可以包括导电材料，例如，掺杂硅。因此，施加在载体612的背面612b的电压+Vg(或通常而言，提供给载体612的电压)可以将电荷引入导电部分202e，其中所述电荷(用+表示施加给载体612的正电压)可以在二维材料层204的接触区204c中产生电场，以对二维材料层204的接触区204c与相应的电极206之间的接触电阻进行调整。根据各个实施例，也可以向载体612施加负电压(用-Vg表示)，并从而将该负电压施加至导电部分202e。
根据各个实施例，导电部分202e(例如，其嵌入电介质结构202的介电材料602中)可以与二维材料层204的接触区204c电隔离(换言之，绝缘)。
根据各个实施例，电子电路可以电联接至每个导电部分202e，例如，通过导电载体612，其中电子电路可以配置成向每个导电部分202e施加电压+Vg。
根据各个实施例，金属化结构可以用来电接触每个导电部分202e。在这种情况下，载体612也可以由电绝缘材料制成。
根据各个实施例，电介质结构202的至少两个接触区域202c之间的区域可以填充有(无掺杂)介电材料。换言之，二维材料层204的器件区204d可以基本上不受提供给导电部分202e的电压+Vg(或-Vg)的影响。换言之，电介质结构202的至少两个接触区域202e之间的间隔可以不含联接至电源的导电材料。
根据各个实施例，图6B所示的电子器件650具有与图6A所示类似的电介质结构202。此处，导电载体612或导电层612可被图案化，以便可以提供导电部分202e。导电载体612或导电层612可以通过介电材料602与二维材料层204隔开。
图6B的电子器件650包括图案化导电层结构612；并且图案化导电层结构612包括彼此邻近的第一区域612c(例如，布置在电介质结构202的接触区域202c的下方)和第二区域612d(例如，布置在电介质结构202的器件区域202d的下方)或由其组成。示意而言，电子器件650包括接触区域200c和器件区域200d，其中图案化的导电层结构612限定了电子器件200的接触区域200c中的二维材料层204的接触区204c以及电子器件650的器件区域200d中的二维材料层204的器件区204d。此外，电介质层602设置在图案化导电层结构612与二维材料层204之间。根据各个实施例，电介质层602具有图案化导电层结构612的第一区域612c与二维材料层204的第一区204c之间的第一厚度以及图案化导电层结构612的第二区域612d与二维材料层204的第二区域204d之间的第二厚度，其中第一厚度不同于第二厚度(例如，第一厚度可以大于或小于第二厚度)。换言之，由于导电部分202e可以是图案化导电层结构612的一部分，因此电介质层602具有图案化导电层结构612的第一区域202e与二维材料层204的第一区204c之间的第一厚度以及图案化导电层结构612的第二区域612d与二维材料层204的第二区域204d之间的第二厚度，其中第一厚度不同于第二厚度(例如，第一厚度可以大于或小于第二厚度)。根据各个实施例，导电层结构612的区域612c、612d均可导电，或者换言之，可以包括导电材料或可以由导电材料组成。
根据各个实施例，图案化导电层结构612的第一区域612c(或202e)与二维材料层204的第一区204c之间的电介质层602的厚度可以为约3nm至约3000nm，例如，约3nm至约2000nm，例如，约3nm至约1000nm。根据各个实施例，图案化导电层结构612的第二区域612d与二维材料层204的第二区204d之间的电介质层602的厚度可以为300nm至5μm。
此外，图案化导电层结构612可以电联接至接触(例如，背面接触)，用于向图案化导电层结构612施加电压+Vg。如前面所述，图案化导电层结构612可以提供导电部分202e，以便同时提供电介质结构202的电介质层602。
根据各个实施例，图案化导电层结构612的第一区域612c(例如，设置在电子器件650的接触区域200c中)可以与图案化导电层结构612的第二区域612d(例如，设置在电子器件650的器件区域200d中)电绝缘，例如，经由填充有电绝缘材料或经由一部分的电绝缘材料(未示出)。
如图6A和图6B所示，对于在导电材料202e、612与二维材料层204之间设置的电介质材料602而言，可以通过使用不同的厚度来减少二维材料层204的器件区204d中的电荷转移效应。示意而言地，二维材料层204的器件区204d中的电势可以通过电介质材料602(其上设置有二维材料层204)的厚度来控制。电介质材料602越薄，能够引入二维材料层204的电场则越大。
需要注意的是，仅用于更好地说明，在图6A和图6B中示出了电极206与二维材料层204之间以及二维材料层204与电介质结构202的电介质材料602之间的间隙；然而，电极206可以与二维材料层204物理接触，并且二维材料层204可以与电介质结构202的电介质材料602物理接触。
如图6A和图6B所示，根据各个实施例，电子器件600、650可以包括：包含二维材料的层204(也被称为二维材料层204)；在层204的第一侧设置的电介质结构202，其中所述电介质结构包括第一接触区域202c1和第二接触区域202c2(例如，至少两个接触区域202c)，其分别限定了层204的第一接触区204c1和第二接触区域204c2(例如，至少两个接触区204c)，其中第一接触区域202c1与第二接触区域202c2彼此间隔开，以便在层204的第一接触区204c1和第二接触区204c2之间提供层204的器件区204d；第一电极206_1和第二电极206_2(例如，对应于至少两个接触区204c的至少两个电极206)，设置在层204的第二侧而与第一侧相对，第一电极206_1和第二电极206_2分别与层204的第一接触区204c1和第二接触区204c2电接触；其中电介质结构202的第一接触区域202c1和第二接触区域202c2分别包括第一导电部分202e1和第二导电部分202e2(例如，对应于层204的至少两个接触区204c的至少两个导电部分202e)，其中第一导电部分202e1和第二导电部分202e2与层204电分离，以通过在第一导电部分202e1和第二导电部分202e2施加电压+Vg来对层204的第一接触区204c1和第二接触区204c2中的二维材料的电学特征进行调整，并且其中器件区域602d设置在电介质结构202的第一接触区域202c1和第二接触区域202c2之间而对应于层204的器件区204d，器件区域602d包含电介质材料。
图7A根据各个实施例示出了电子器件700。电子器件700包括导电层702e；导电层702e至少包括第一区域702a和第二区域702b，其中第一区域702a与第二区域702b彼此电绝缘。根据各个实施例，可以在导电层702e的第一区域702a和第二区域702b之间提供电绝缘结构702i。电绝缘结构702i可以包括或可以是填充有电绝缘材料的沟槽。根据各个实施例，电绝缘结构702i可以包括或可以是一部分的电绝缘材料。电绝缘结构702i可以完全延伸通过导电层702e。
此外，根据各个实施例，电子器件700包括设置在导电层702e上方的电介质层702。示意而言地，如前面所述，电介质层702、导电层702e以及电绝缘结构702i提供了电介质结构202。此外，根据各个实施例，电子器件700包括设置在电介质层702上方的二维材料层204，二维材料层204包括第一区204c和第二区204d，第一区204c设置在导电层702e的第一区域702a的上方，第二区204d设置在导电层702e的第二区域702b的上方。根据各个实施例，如前面所述，二维材料层204的第一区204c可以是接触区，而第二区204d可以是器件区。示意而言地，二维材料层204的第一区204c可以受导电层702e的第一区域702a的影响，而第二区204d可以受导电层702e的第二区域702b的影响。由于第一区域702a和第二区域702b彼此电分离，因此可以通过向导电层702e的相应区域702a、702b施加预定电压来控制(或调整)二维材料层204的第一区204c和第二区204d。
因此，导电层702e的第一区域702a可以电联接至第一接触704a，用于向第一区域702a施加第一电气电压，例如，以在二维材料层204的第一区204c中提供第一电场。此外，导电层702e的第二区域702b可以电联接至第二接触704b，用于向第二区域702b施加第二电气电压，例如，以在二维材料层204的第二区204d中提供第二电场。根据各个实施例，第一电压可以不同于第二电压。
如图7A所示，至少两个支撑电极702a、702b可以设置在二维材料层204的下方，至少两个支撑电极702a、702b可以彼此电分离并与二维材料层204电分离。因此，可以通过向相应的支撑电极702a、702b施加电压来影响二维材料层204的不同的区。
第一接触704a和第二接触704b可以设置在电子器件700的背面，例如，作为背面接触或背面接触焊盘。可替换地，第一接触704a和第二接触704b可以设置在电子器件700的正面，例如，作为正面接触或正面接触焊盘。根据各个实施例，至少两个支撑电极702a、702b(换言之，导电层702e的第一区域702a和第二区域702b)可以是一部分的金属化结构。
根据各个实施例，驱动电路可以联接至第一接触704a和第二接触704b，用于分别对每个区域702a、702b施加预定电压。
根据各个实施例，图7B根据各个实施例示出了与图7A所示类似的电子器件750。如图7B所示，至少两个支撑电极702a、702b可以设置在二维材料层204的第一侧(例如，在二维材料层204的上方或在二维材料层204的下方)，至少两个支撑电极702a、702b可以彼此电分离并与二维材料层204电分离。换言之，至少两个支撑电极702a、702b可以埋在电介质层702中。因此，可以通过向相应的支撑电极702a、702b施加电压来影响二维材料层204的不同的区204a、204b。根据各个实施例，驱动电路可以联接(例如，经由金属化结构)至相应的支撑电极702a、702b，用于分别对每个支撑电极702a、702b施加预定电压。
根据各个实施例，电子器件可以包括：包含二维材料的层；位于所述层的第一侧的电介质结构，其中所述电介质结构包括第一接触区域和第二接触区域，第一接触区域限定了所述层的第一接触区，第二接触区域限定了所述层的第二接触区，并且第一接触区域和第二接触区域进一步限定了所述层的第一接触区与第二接触区之间的所述层的器件区；第一电极和第二电极，设置在所述层的第二侧而与第一侧相对，其中第一电极与所述层的第一接触区直接物理接触，且其中第二电极与所述层的第二接触区直接物理接触，其中电介质结构的第一接触区域和第二接触区域配置成：分别对所述层的第一接触区和第二接触区中的二维材料的电学特征进行调整，使得所述层的第一接触区和第二接触区中的二维材料的电学特征不同于所述层的器件区中的二维材料的电学特征。
根据各个实施例，电子器件200可以包括一个或多个附加接触或附加电极。换言之，电子器件200可以包括第一电极、第二电极以及至少一个附加电极。所述至少一个附加电极可以与或可以不与包含二维材料的所述层直接接触。
根据各个实施例，电介质结构的第一接触区域和第二接触区域可以配置成：分别对所述层的第一接触区和第二接触区中的二维材料的电阻(或者换言之，电阻值)进行调整，使得所述层的第一接触区和第二接触区中的二维材料的电阻不同于所述层的器件区中的二维材料的电阻。
根据各个实施例，所述层的器件区没有与所述层直接物理接触的其他电极。
根据各个实施例，电介质结构的第一接触区域和第二接触区域配置成产生电场而分别对所述层的第一接触区和第二接触区中的二维材料的电阻(或者换言之，电阻值)进行调整。
根据各个实施例，电介质结构的第一接触区域和第二接触区域均包含掺杂电介质材料。所述掺杂电介质材料可以产生电场，以分别对所述层的第一接触区和第二接触区中的二维材料的电学特征进行调整。根据各个实施例，电介质结构的第一接触区域和第二接触区域可以包含相同的掺杂电介质材料或可以包含不同的掺杂电介质材料。
根据各个实施例，电介质结构的第一接触区域包括第一导电部分，且电介质结构的第二接触区域包括第二导电部分，其中第一导电部分和第二导电部分与所述层电分离。
根据各个实施例，电介质结构的第一接触区域和第二接触区域配置成在所述层的第一接触区和第二接触区中提供相同的二维材料电学特征(例如，相同的电阻值)。
根据各个实施例，电介质结构的第一接触区域和第二接触区域配置成在所述层的第一接触区和第二接触区中提供不同的二维材料电学特征(例如，不同的电阻值)。
根据各个实施例，所述二维材料包括石墨烯。
根据各个实施例，所述层包括单层二维材料。
根据各个实施例，电子器件可以包括：包含二维材料的层；设置在所述层的第一侧的电介质结构，其中所述电介质结构包括第一接触区域和第二接触区域，其分别限定了所述层的第一接触区和第二接触区，其中第一接触区域与第二接触区域彼此间隔开，以便在所述层的第一接触区和第二接触区之间提供所述层的器件区；第一电极和第二电极，设置在所述层的第二侧而与第一侧相对，第一电极和第二电极分别与层的第一接触区和第二接触区电接触；其中电介质结构的第一接触区域和第二接触区域包含掺杂电介质材料，以分别对所述层的第一接触区和第二接触区中的二维材料的电学特征进行调整，其中电介质结构的第一接触区域和第二接触区域之间的间隔(对应于所述层的器件区)不含掺杂电介质材料。
根据各个实施例，第一电极和第二电极至少部分地嵌入电介质层中，其中所述层设置在电介质层上，并且其中电介质结构设置在所述层的上方。
根据各个实施例，电介质层设置在半导体载体上。
根据各个实施例，电介质结构设置在半导体载体上；其中电介质结构的第一接触区域和第二接触区域之间的间隔填充有电介质材料，其中所述层设置在电介质结构的上方，并且其中第一电极和第二电极设置在所述层的上方。
根据各个实施例，设置在电介质结构的第一接触区域和第二接触区域之间的间隔中的电介质材料包含无掺杂电介质材料。
根据各个实施例，所述二维材料包括石墨烯。
根据各个实施例，电子器件可以包括：包含二维材料的层；设置在所述层的第一侧的电介质结构，其中所述电介质结构包括第一接触区域和第二接触区域，其分别限定了所述层的第一接触区和第二接触区，其中第一接触区域与第二接触区域彼此间隔开，以便在所述层的第一接触区和第二接触区之间提供所述层的器件区；第一电极和第二电极，设置在所述层的第二侧而与第一侧相对，第一电极和第二电极分别与所述层的第一接触区和第二接触区电接触；其中电介质结构的第一接触区域和第二接触区域分别包括第一导电部分和第二导电部分，其中第一导电部分和第二导电部分与所述层电分离，以通过在第一导电部分和第二导电部分施加电压来对所述层的第一接触区和第二接触区中的二维材料的电学特征进行调整，并且其中器件区域设置在电介质结构的第一接触区域和第二接触区域之间而对应于所述层的器件区，器件区域包含电介质材料。
根据各个实施例，所述电子器件还可以包括：电联接至第一导电部分和第二导电部分的电子电路(或其他电路)，其中该电子电路配置成向第一导电部分和第二导电部分施加电压。
根据各个实施例，所述器件区域设置在电介质结构的第一接触区域和第二接触区域之间。根据各个实施例，设置在电介质结构的第一接触区域和第二接触区域之间的器件区域包括第三导电部分，该第三导电部分通过电介质材料与第一导电部分和第二导电部分电绝缘。
根据各个实施例，所述二维材料包括石墨烯。
根据各个实施例，第一导电部分与第二导电部分电分离，并且电子电路配置成向第一导电部分施加第一电压以及向第二导电部分施加第二电压，第二电压不同于第一电压。
根据各个实施例，电子器件可以包括：包含二维材料的层；位于所述层的第一侧的电介质结构，其中所述电介质结构包括至少一个接触区域，其限定了所述层的至少一个接触区以及与邻近于所述层的至少一个接触区设置的所述层的器件区；至少一个电极，设置在所述层的第二侧而与第一侧相对，其中至少一个电极与所述层的至少一个接触区直接物理接触；其中电介质结构的至少一个接触区域配置成：对所述层的至少一个接触区中的二维材料的电学特征进行调整，使得所述层的至少一个接触区中的二维材料的电学特征不同于器件区中的二维材料的电学特征。
此外，电介质结构的至少一个接触区域可以包括两个直接相邻的接触区域，其限定了所述层的两个直接相邻的接触区，其中所述层的器件区在所述层的两个直接相邻的接触区之间延伸。
此外，电介质结构的至少一个接触区域可以配置成产生电场以对所述层的至少一个接触区中的二维材料的电学特征进行调整。
此外，电介质结构的至少一个接触区域可以包括掺杂(例如，永久带电的)电介质材料，以在所述层的至少一个接触区中提供电场。
此外，电介质结构的至少一个接触区域可以包括导电部分，该导电部分与所述层的至少一个接触区电分离(例如，通过电介质层)，以在所述层的至少一个接触区中提供电场。
此外，所述二维材料可以包括或可以是石墨烯。
此外，所述层可以包括单层二维材料。此外，所述层可以包括单层石墨烯。
根据各个实施例，电子器件可以包括：包含二维材料的层；设置在所述层的第一侧的电介质结构，其中所述电介质结构包括至少两个接触区域，其限定了所述层的至少两个接触区，其中至少两个接触区域彼此间隔开，以便在所述层的至少两个接触区之间提供所述层的器件区；至少两个电极，设置在所述层的第二侧而与第一侧相对，至少两个电极与所述层的至少两个接触区电接触；其中电介质结构的至少两个接触区域中的每一个接触区域包括掺杂(例如，永久带电的)电介质材料，以对所述层的至少两个接触区中的二维材料的电学特征进行调整，其中电介质结构的至少两个接触区域之间的间隔不含掺杂电介质材料。
此外，至少两个电极可以至少部分地嵌入电介质层，其中所述层设置在电介质层上，并且其中电介质结构设置在所述层的上方。电介质层可以设置在半导体载体上。
此外，电介质结构可以设置在半导体载体上；其中电介质结构的至少两个接触区域之间的间隔可填充有电介质材料，其中所述层可以设置在电介质结构的上方，并且其中至少两个电极设置在所述层的上方。
此外，设置在电介质结构的至少两个接触区域之间的间隔中的电介质材料可以包括无掺杂电介质材料。
此外，所述二维材料可以包括或可以是石墨烯。
根据各个实施例，电子器件可以包括：包含二维材料的层；设置在所述层的第一侧的电介质结构，其中所述电介质结构包括至少两个接触区域，其限定了所述层的至少两个接触区，其中至少两个接触区域彼此间隔开，以便在所述层的至少两个接触区之间提供所述层的器件区；至少两个电极，设置在所述层的第二侧而与第一侧相对，至少两个电极与所述层的至少两个接触区电接触；其中电介质结构的至少两个接触区域中的每一个接触区域包括导电部分，该导电部分与所述层的接触区电分离(例如，通过电介质层)，以通过在导电部分施加电压来对所述层的至少两个接触区中的二维材料的电学特征进行调整。
根据各个实施例，所述电子器件还可以包括：电联接至每个导电部分的电子电路，其中该电子电路配置成向每个导电部分施加电压。
此外，电介质结构可以至少设置在半导体载体的上方或半导体载体中；其中电介质结构的至少两个接触区域之间的间隔填充有电介质材料。
此外，电介质结构的至少两个接触区域之间的间隔可以不含导电材料。
此外，所述二维材料可以包括或可以是石墨烯。
根据各个实施例，电子器件可以包括：导电层，包括第一区域和第二区域，其中第一区域和第二区域彼此电绝缘(例如，通过填充有电绝缘材料的至少一个沟槽或通过一部分的电绝缘材料)；电介质层，设置在导电层的上方；包含二维材料的层，设置在电介质层的上方，所述层包括设置在导电层的第一区域上方的第一区和设置在导电层的第二区域上方的第二区；其中导电层的第一区域电联接至第一接触(焊盘)，用于向第一区域施加第一电气电压(以在所述层的第一区中提供第一电场)，并且其中导电层的第二区域电联接至第二接触焊盘，用于向第二区域施加第二电气电压，以在所述层的第二区中提供第二电场(从而在第一区和第二区中提供不同的二维材料电学特征)。
根据各个实施例，用于操作电子器件的方法，其中所述电子器件包括：导电层，包括第一区域和第二区域，其中第一区域与第二区域彼此电绝缘(例如，通过填充有电绝缘材料的至少一个沟槽或通过一部分的电绝缘材料)；电介质层，设置在导电层的上方；包含二维材料的层，设置在电介质层的上方，所述层包括设置在导电层的第一区域上方的第一区和设置在导电层的第二区域上方的第二区；所述方法包括：向导电层的第一区域施加第一电压以及向导电层的第二区域施加第二电压，第二电压不同于第一电压(以在所述层的第一区和第二区中提供不同的二维材料电学特征)。
根据各个实施例，第一电压的范围可以为约-100V至约100V。根据各个实施例，第二电压的范围可以为约-100V至约100V。
根据各个实施例，电子器件可以包括：图案化导电层，包括彼此邻近的第一区域和第二区域；电介质层，设置在图案化导电层的上方；包含二维材料的层，设置在电介质层的上方，所述层包括设置在导电层的第一区域上方的第一区和设置在导电层的第二区域上方的第二区；其中电介质层具有图案化导电层的第一区域与所述层的第一区之间的第一厚度以及图案化导电层的第二区域与所述层的第二区域之间的第二厚度，其中第一厚度不同于第二厚度；其中所述导电层电联接至接触，用于向导电层施加电气电压(例如，以在第一区和第二区中提供不同的二维材料电学特征)。
根据各个实施例，第一厚度的范围可以为约3nm至约1μm，例如，为约10nm至约1μm。根据各个实施例，第二厚度的范围可以为约3nm至约1μm，例如，为约10nm至约1μm。
根据各个实施例，方法可以包括：在二维材料层的第一区中产生第一电场，以适应二维材料层的第一区和与二维材料层的第一区直接物理接触的电极之间的接触电阻；以及在邻近于二维材料层的第一区的第二区中产生第二电场，以适应第二区中的二维材料的电学特征，第二电场不同于第一电场。
根据各个实施例，电子器件可以包括：电介质结构以及设置在电介质结构上方的层，所述层包含二维材料，其中所述层包括用于电接触所述层的接触区域以及邻近于接触区域的器件区域；电极，至少设置在电介质结构的上方或电介质结构中，用于与所述层的接触区电接触，其中电介质结构配置成：改变所述层的接触区中的二维材料的电学特征，使得所述层的接触区中的二维材料电学特征不同于器件区域中的二维材料电学特征。
根据各个实施例，所述电介质结构可以包含电介质材料，所述电介质材料选自由氧化物、氮化物和氮氧化物组成的群组。
根据各个实施例，电介质结构可以包含电介质材料，所述电介质材料选自由二氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、二氧化铪和二氧化锆组成的群组。
根据各个实施例，所述二维材料可以包括金属硫族化合物。
虽然已参考明确的实施例具体地示出并描述了本发明，但应当理解，本领域的技术人员可在其中做出形式和细节上的各种改变而并不脱离由所附权利要求限定的本发明的精神和范围。本发明的范围因此由所附权利要求表明，并因此将旨在包含在权利要求的等效物的含义和范围内的所有变化。

Claims (18)

1.一种电子器件，包括：
包含二维材料的层；
位于所述层的第一侧处的电介质结构，其中所述电介质结构包括第一接触区域和第二接触区域，所述第一接触区域限定所述层的第一接触区，并且所述第二接触区域限定所述层的第二接触区，并且所述第一接触区域和所述第二接触区域进一步限定在所述层的所述第一接触区与所述第二接触区之间的所述层的器件区；
布置在所述层的与所述第一侧相对的第二侧处的第一电极和第二电极，其中所述第一电极与所述层的所述第一接触区直接物理接触，并且其中所述第二电极与所述层的所述第二接触区直接物理接触，
其中所述电介质结构的所述第一接触区域和所述第二接触区域被配置成分别调节所述二维材料在所述层的所述第一接触区和所述第二接触区中的电气特征，使得在所述层的所述第一接触区和在所述层的所述第二接触区中的所述二维材料的电气特征不同于在所述层的所述器件区中的所述二维材料的电气特征；
其中，所述电介质结构的所述第一接触区域和所述第二接触区域被配置成产生电场，以分别调节在所述层的所述第一接触区和所述第二接触区中的所述二维材料的电气特征；
其中，所述电介质结构的所述第一接触区域和所述第二接触区域中每一者均包括掺杂电介质材料。
2.根据权利要求1所述的电子器件，其中，所述层的器件区不存在与所述层直接物理接触的其他电极。
3.根据权利要求1所述的电子器件，其中，所述电介质结构的所述第一接触区域和所述第二接触区域被配置成在所述层的所述第一接触区和所述第二接触区中提供所述二维材料的相同电气特征。
4.根据权利要求1所述的电子器件，其中，所述电介质结构的所述第一接触区域和所述第二接触区域被配置成在所述层的所述第一接触区和所述第二接触区中提供所述二维材料的不同电气特征。
5.根据权利要求1所述的电子器件，其中，所述二维材料包括石墨烯。
6.根据权利要求1所述的电子器件，其中，所述层包括所述二维材料的单层。
7.一种电子器件，包括：
包含二维材料的层；
布置在所述层的第一侧处的电介质结构，其中所述电介质结构包括分别限定所述层的第一接触区和第二接触区的第一接触区域和第二接触区域，其中所述第一接触区域和所述第二接触区域彼此间隔开，从而在所述层的所述第一接触区与所述第二接触区之间提供所述层的器件区；
布置在所述层的与所述第一侧相对的第二侧处的第一电极和第二电极，所述第一电极和所述第二电极分别与所述层的所述第一接触区和所述第二接触区电接触；
其中，所述电介质结构的所述第一接触区域和所述第二接触区域包括掺杂电介质材料，以分别调节在所述层的所述第一接触区和所述第二接触区中的所述二维材料的电气特征，其中位于所述电介质结构的所述第一接触区域与所述第二接触区域之间的、对应于所述层的所述器件区的空间不存在掺杂电介质材料。
8.根据权利要求7所述的电子器件，其中，所述第一电极和所述第二电极至少部分地嵌入在电介质层中，其中所述层设置在所述电介质层上，并且其中所述电介质结构布置在所述层之上。
9.根据权利要求8所述的电子器件，其中，所述电介质层布置在半导体载体上。
10.根据权利要求7所述的电子器件，其中，所述电介质结构布置在半导体载体上；其中位于所述电介质结构的所述第一接触区域与所述第二接触区域之间的所述空间填充有电介质材料，其中所述层布置在所述电介质结构之上，并且其中所述第一电极和所述第二电极布置在所述层之上。
11.根据权利要求10所述的电子器件，其中，设置在位于所述电介质结构的所述第一接触区域与所述第二接触区域之间的所述空间中的所述电介质材料包括非掺杂电介质材料。
12.根据权利要求7所述的电子器件，其中，所述二维材料包括石墨烯。
13.一种电子器件，包括：
包含二维材料的层；
布置在所述层的第一侧处的电介质结构，其中所述电介质结构包括分别限定所述层的第一接触区和第二接触区的第一接触区域和第二接触区域，其中所述第一接触区域和所述第二接触区域彼此间隔开，从而在所述层的所述第一接触区与所述第二接触区之间提供所述层的器件区；
布置在所述层的与所述第一侧相对的第二侧处的第一电极和第二电极，所述第一电极和所述第二电极分别电接触所述层的所述第一接触区和所述第二接触区；
其中所述电介质结构的所述第一接触区域和所述第二接触区域分别包括第一导电部分和第二导电部分，其中所述第一导电部分和所述第二导电部分与所述层电隔离，以通过在所述第一导电部分处和在所述第二导电部分处施加电压来调节在所述第一接触区和在所述第二接触区中的所述二维材料的电气特征，并且其中在所述电介质结构的所述第一接触区域与所述第二接触区域之间布置有对应于所述层的所述器件区的器件区域，所述器件区域包含电介质材料。
14.根据权利要求13所述的电子器件，进一步包括：电耦合至所述第一导电部分和所述第二导电部分的电子电路，其中所述电子电路被配置成对所述第一导电部分和所述第二导电部分施加电压。
15.根据权利要求13所述的电子器件，其中，布置在所述电介质结构的所述第一接触区域与所述第二接触区域之间的所述器件区域不存在导电材料。
16.根据权利要求13所述的电子器件，其中，所述二维材料包括石墨烯。
17.根据权利要求13所述的电子器件，其中，所述第一导电部分与所述第二导电部分电隔离，并且其中电子电路被配置成对所述第一导电部分施加第一电压并且对所述第二导电部分施加不同于所述第一电压的第二电压。
18.一种电子器件，包括：
包含二维材料的层；
位于所述层的第一侧处的电介质结构，其中所述电介质结构包括第一接触区域和第二接触区域，所述第一接触区域限定所述层的第一接触区，并且所述第二接触区域限定所述层的第二接触区，并且所述第一接触区域和所述第二接触区域进一步限定在所述层的所述第一接触区与所述第二接触区之间的所述层的器件区；
布置在所述层的与所述第一侧相对的第二侧处的第一电极和第二电极，其中所述第一电极与所述层的所述第一接触区直接物理接触，并且其中所述第二电极与所述层的所述第二接触区直接物理接触，
其中所述电介质结构的所述第一接触区域和所述第二接触区域被配置成分别调节所述二维材料在所述层的所述第一接触区和所述第二接触区中的电气特征，使得在所述层的所述第一接触区和在所述层的所述第二接触区中的所述二维材料的电气特征不同于在所述层的所述器件区中的所述二维材料的电气特征；
其中，所述电介质结构的所述第一接触区域和所述第二接触区域被配置成产生电场，以分别调节在所述层的所述第一接触区和所述第二接触区中的所述二维材料的电气特征；
其中，所述电介质结构的所述第一接触区域包括第一导电部分，并且其中所述电介质结构的所述第二接触区域包括第二导电部分，其中所述第一导电部分和第二导电部分与所述层电隔离。
CN201610099934.4A 2015-02-27 2016-02-24 电子器件 Active CN105932058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/633,159 US9461120B2 (en) 2015-02-27 2015-02-27 Electronic device
US14/633,159 2015-02-27

Publications (2)

Publication Number Publication Date
CN105932058A CN105932058A (zh) 2016-09-07
CN105932058B true CN105932058B (zh) 2019-02-19

Family

ID=56682765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610099934.4A Active CN105932058B (zh) 2015-02-27 2016-02-24 电子器件

Country Status (3)

Country Link
US (1) US9461120B2 (zh)
CN (1) CN105932058B (zh)
DE (1) DE102016103148B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934230A (zh) * 2010-05-13 2013-02-13 诺基亚公司 基于石墨烯的器件的制造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US9064842B2 (en) * 2012-03-20 2015-06-23 International Business Machines Corporation Semiconductor device including graphene layer and method of making the semiconductor device
US9590044B2 (en) 2013-04-11 2017-03-07 Infineon Technologies Ag Two-dimensional material containing electronic components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934230A (zh) * 2010-05-13 2013-02-13 诺基亚公司 基于石墨烯的器件的制造

Also Published As

Publication number Publication date
CN105932058A (zh) 2016-09-07
DE102016103148B4 (de) 2019-02-28
US20160254355A1 (en) 2016-09-01
DE102016103148A1 (de) 2016-09-01
US9461120B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
Jain et al. One-dimensional edge contacts to a monolayer semiconductor
US10090386B2 (en) Graphene-metal bonding structure, method of manufacturing the same, and semiconductor device having the graphene-metal bonding structure
KR101962870B1 (ko) 트랜지스터 소자 및 제조를 위한 물질들
Dayeh Electron transport in indium arsenide nanowires
US9590044B2 (en) Two-dimensional material containing electronic components
Kedzierski et al. Epitaxial graphene transistors on SiC substrates
US8916914B2 (en) Field effect transistor having double transition metal dichalcogenide channels
CN103022106B (zh) 包括石墨烯的电极结构以及具有其的场效应晶体管
Han et al. Current saturation in submicrometer graphene transistors with thin gate dielectric: Experiment, simulation, and theory
US20110089404A1 (en) Microfabrication of Carbon-based Devices Such as Gate-Controlled Graphene Devices
JP2007519260A (ja) 金属トランジスターデバイス
US8957404B2 (en) P-type graphene base transistor
KR101423925B1 (ko) 그래핀 다치 로직 소자, 이의 동작방법 및 이의 제조방법
Dragoman et al. 2D materials nanoelectronics: new concepts, fabrication, characterization from microwaves up to optical spectrum
Wakatsuki et al. Molecular doping effect in bottom-gate, bottom-contact pentacene thin-film transistors
WO2018009901A1 (en) Amorphous metal hot electron transistor
US9306021B2 (en) Graphene devices and methods of fabricating the same
CN104979402B (zh) 碳纳米管三维鳍状场效应晶体管及其制备方法
CN105932058B (zh) 电子器件
JP2010533372A (ja) 有機電界効果トランジスタおよびこのトランジスタを製作する方法
Nourbakhsh et al. Chemically enhanced double-gate bilayer graphene field-effect transistor with neutral channel for logic applications
US10205098B2 (en) Semiconductor structure and semiconductor device using the same
CN112002760B (zh) 一种基于MnBi2Te4单层的纳米尺度场效应晶体管
US11569367B1 (en) Graphene LHFETS (lateral heterostructure field effect transistors) on SI compatible with CMOS BEOL process
Takashina et al. Intersubband scattering in double-gate MOSFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant