CN105915314B - 一种基于以太网接口的协作通信编译码系统和方法 - Google Patents

Abstract

本发明公开了一种基于以太网接口的协作通信编译码系统和方法，本发明中PC1机、PC2机与以FPGA开发板构建的以太网接口平台中的编、译码器之间，通过网口连续传输与处理数据；通信编译码方法在以太网接口的协作通信编译码系统上实现，PC1机组帧连续向编码器发送信源信息；编码器接收信息，经过编码组帧连续向PC2机发送；PC2机接收数据，BPSK调制，组帧连续向译码器发送；译码器接收数据，基站译码，组帧连续向PC1机发送；PC1机接收译码数据。本发明主要解决现有技术中协作通信系统中编、译码器不能联合调试的问题，硬件和软件联合通信，能很好地测试和验证编、译码器的性能，支持多用户通信。接口速率方面不会成为整个系统的瓶颈，适用于实际通信系统。

Description

一种基于以太网接口的协作通信编译码系统和方法

技术领域

本发明属于通信技术领域，主要涉及通信编译码系统，具体是一种基于以太网接口的协作通信编译码系统和方法。本发明以以太网接口作为桥梁，实现了FPGA开发板和PC机之间的信息交换与处理，进而完成了整个基于以太网接口的协作通信编译码系统，可用于高速协作通信系统。

背景技术

现代信息理论的奠基人C.E.Shannon经过不断的研究，提出了著名的香农三大定律。这三个定律对于整个信息理论提供了很好的技术支持。1948年，在他的开创性论文“Amathematical theory of communication”中阐述了著名的有噪信道编码定理。Turbo码自1993年被提出以来，便以其逼近于Shannon限的优异性能,成为自信息论提出以来最重大的技术突破。目前，对Turbo码的研究工作包括Turbo码的结构设计、性能分析、软硬件实现以及在数字通信相关领域的应用。

鉴于MIMO技术实用化的技术难题，1998年，Sendonaris等人提出了一种新分集技术，即协作通信技术。协作通信技术属于MIMO技术的一种扩展，是一种通过多个单天线终端分享其天线，形成虚拟多天线阵列的通信技术，可以获得空间分集增益。网络编码是由香港中文大学的Ahlswede、Cai和Li等人在2000年提出的。从信息论角度出发，用数学方法证明了网络编码的理论性能，推翻以往认为在网络通信中传输的信息不能被压缩的论断，网络编码技术的提出具有重大的实际应用意义。网络编码技术自提出以来，已迅速发展，有着重要的应用前景。

在进行协作通信编译码技术探索的过程中，需要依托整个协作通信系统进行编译码器性能的分析。在软件上可以借助相关函数很好地实现，而在硬件实现上，以前只是单一地进行编码器或者译码器的设计与实现，并没有在硬件上真正地实现整个协作通信系统的概念，也不方便进行编译码器的性能分析。因此对于整个系统硬件部分的实现，是我们必须努力的方向。但是在硬件实现上，信道模块由于灵活性比较大，不便于硬件实现，可以通过软件实现信道部分的工作。在硬件和软件联合通信的情况下，通信接口必然是最大的技术问题。现如今常用的通信接口就是串口和网口。串口工作方式为串行通信，其速率必然不能达到很高，不能适合高速通信的需求。

现有技术中协作通信编、译码器不能联合调试，编、译码器没有在同一个系统中连续工作，无法测试和验证编、译码器的性能。

发明内容

以往对基于Turbo码的协作通信系统的硬件实现只是单一地设计编码器与译码器，如今在本设计的协作通信编译码系统中，将编码器和译码器放在以太网接口平台中连续工作，可以测试编、译码器的性能。

本发明的目的在于通过使用应用广泛的以太网技术搭建了编码器和译码器的联调平台，从而实现了可以连续工作的协作通信系统。本发明以以太网接口为桥梁，实现了FPGA开发板和PC机之间连续的数据传输和处理，通过软件和硬件的配合模拟出的整个协作通信系统，可以很好地测试编译码器的性能，这样就给硬件设计提供了更加科学和透明的解决方案。

本发明是一种基于以太网接口的协作通信编译码系统，其特征在于，该系统包括有：PC1机、PC2机和n+1个FPGA开发板搭建的以太网接口协作通信平台，该平台包括有n-1个用户编码器、一个中继编码器和一个基站译码器；

PC1机上设置有n个以太网接口数据发送模块，其中n-1个数据发送模块与n-1个用户编码器的数据接收模块一一对应相连，用于数据传输，第n个发送模块与中继编码器的接收模块相连，进行数据传输，PC1机通过这n个以太网接口数据发送模块发送信源信息，PC1机上只设置有一个以太网接口数据接收模块，与基站译码器的发送模块相连，用于数据传输。

n个编码器各自设置有一个以太网接口数据接收模块，与PC1机上数据发送模块一一对应相连，用于数据传输，n个编码器各自只设置有一个以太网接口数据发送端口，与PC2机上接收模块一一对应相连，用于数据传输。在本发明中接收模块又称为接收端口，发送模块也称为发送端口。

PC2机上设置有n个以太网接口数据接收模块，其中n-1个数据接收端口与n-1个用户编码器的以太网接口数据发送模块一一对应相连，第n个数据接收模块与中继编码器的以太网接口数据发送模块相连，用于数据传输，PC2机上只设置有一个以太网接口数据发送模块，与基站译码器的以太网接口数据接收模块相连，用于数据传输。

基站译码器上设置有一个以太网接口数据接收端口，与PC2机上的数据发送模块相连，用于数据传输，基站译码器上只设置有一个以太网接口数据发送端口，与PC1机上的数据接收模块相连，将译码后的数据返回给PC1机，与原信源信息比特进行比对，计算基于以太网接口的协作通信编译码系统的误比特率，完成对编译器的性能分析。

该系统通过以太网接口搭建了PC机与FPGA开发板之间的信息交互平台，该平台实现了FPGA开发板与PC机之间的信息交换和处理。

本发明还是一种基于以太网接口的协作通信编译码方法，其特征在于，在上述的基于以太网接口的协作通信编译码系统上实现，包括有如下步骤：

(1)PC1机以太网接口数据发送模块发送信源数据：

PC1机随机产生n-1组二进制用户信息数据，分别通过n-1个以太网接口数据发送模块，组成标准的以太网帧，连续地向对应相连的n-1个用户编码器发送，同时将n-1组数据组合在一起形成一路数据，通过第n个以太网接口数据发送模块，组成标准的以太网帧，连续地向中继编码器发送，这n个以太网接口数据发送模块相互独立地向对应相连的n个编码器发送信源数据。

(2)FPGA开发板以太网接口协作通信平台中的编码器接收信源数据、编码处理并向PC2机发送编码数据：

n-1个用户编码器和一个中继编码器两者的以太网接口的控制模块接收到PC1机传送过来的数据，分别提取出信源信息传递到用户模块中，对其进行编码，再传递给控制模块，控制模块将编码后的数据组成标准的以太网帧，连续地发送给PC2机。

(3)PC2机接收编码数据、调制加噪处理后向FPGA开发板以太网接口协作通信平台中的基站译码器发送加噪后的数据：

PC2机上的n个以太网接口数据接收模块处于接收等待状态，一旦编码后的数据传输到PC2机时，该n个数据接收模块能够马上捕获到与之对应相连的编码器传送过来的数据，并对获取的数据进行调制和加噪处理，以太网接口数据发送模块将量化后的数据组合在一起，形成标准的以太网帧，连续地发送给基站译码器。

(4)FPGA开发板以太网接口协作通信平台中的基站译码器接收加噪后的数据、基站译码处理并向PC1机发送译码后数据：

基站译码器以太网接口的控制模块接收到PC2机传送过来的数据，提取出信息传递到用户模块中，对其进行基站译码，再传递给控制模块，控制模块将编码后的数据组成标准的以太网帧，连续地发送给PC2机。

(5)PC1机以太网接口数据接收模块接收译码后的数据，与原始信源信息比特比对，计算误比特率：

PC1机上的以太网接口数据接收模块处于接收等待状态，一旦译码后的数据传输到PC1机时，该数据接收模块能够马上捕获到基站译码器传过来的数据，提取出n-1组信息比特和原始的n-1组信源信息比特进行比较，统计基于以太网接口的协作通信编译码系统的误比特率，完成性能分析。

本发明的思路是：首先，PC1机以太网接口数据发送模块向编码器发送信源数据；其次，FPGA开发板采用串行的GMII接口，同时利用Xilinx自带的物理层和数据链路层的IP核进行配合形成整个以太网接口平台，该平台进行数据的接收、处理和发送；FPGA开发板以太网接口平台中的编码器接收信源数据、编码处理并向PC2机发送编码数据；PC2机接收编码数据、调制加噪处理后向FPGA开发板以太网接口平台中的基站译码器发送加噪后的数据；FPGA开发板以太网接口平台中的基站译码器接收加噪后的数据，基站译码处理并向PC1机发送译码后数据；最后，PC1机以太网接口数据接收模块接收译码后的数据，与原始信源信息比特比对，计算误比特率，完成对编译器性能的分析。

本发明与现有技术相比具有以下优点：

1)由于本发明搭建了以太网接口的软硬件平台，所以PC机可以将信息比特拆分、组帧连续地发送给编译码器(FPGA开发板)，编译码器(FPGA开发板)也可以将处理过的数据连续发送给PC机，PC机与编译码器(FPGA开发板)之间可以通过网口进行连续的数据传输与处理。

2)由于本发明在设计协作通信编、译码器时，将其嵌入到以太网接口的用户模块中，克服了现有技术中协作通信编、译码器不能联合调试的缺点，使得本发明能将编码器和译码器放在同一协作通信系统中连续工作，支持多用户通信。

3)在硬件和软件联合通信的情况下，由于本发明选择了千兆以太网接口作为软件和硬件部分的通信接口，这样接口速率不会成为整个协作通信系统的瓶颈，所以通过软件和硬件的配合模拟出的整个协作通信系统，可以很好地测试和验证编、译码器的性能。

附图说明

图1为本发明方法的流程框图；

图2为本发明系统的框图；

图3为本发明PC1机发送数据处理过程的框图；

图4为本发明的以太网接口控制模块的设计框图；

图5为本发明的以太网接口用户模块的顶层设计框图

图6为本发明的以太网接口与编、译码器的连接结构图；

图7为本发明的PC2机接收到编码后数据处理流程框图；

图8为本发明的仿真图；

图9为本发明的简略流程图。

具体实施方式

下面结合附图对本发明作详细描述。

实施例1：

本发明针对现有技术中协作通信编、译码器不能联合调试，无法测试和验证编、译码器性能的问题，提出了一种基于以太网接口的协作通信编译码系统，参见附图2，基于以太网接口的协作通信编译码系统包括有：PC1机、PC2机和n+1个FPGA开发板搭建的以太网接口协作通信平台，该平台包括有n-1个用户编码器、一个中继编码器和一个基站译码器。对各个模块进行搭建和连接，完成基于以太网接口的协作通信编译码系统。

参见附图3，在PC1机上搭建好以太网接口数据发送模块。在PC1机上设置有n个以太网接口数据发送模块，其中n-1个数据发送模块与以太网接口协作通信平台上的n-1个用户编码器的数据接收模块一一对应相连，进行数据传输，PC1机上的第n个数据发送模块与以太网接口协作通信平台上的中继编码器的数据接收模块相连，进行数据传输，PC1机通过这n个以太网接口数据发送模块发送信源信息，PC1机上只设置有一个以太网接口数据接收模块，与以太网接口协作通信平台上的基站译码器的数据发送模块相连，用于数据传输。

同时，以太网接口协作通信平台上的n个编码器各自设置有一个以太网接口数据接收端口，与PC1机上数据发送模块一一对应相连，用于数据传输，以太网接口协作通信平台上的n个编码器各自只设置有一个以太网接口数据发送端口，发送端口与PC2机上数据接收模块一一对应相连，用于数据传输。

PC2机上设置有n个以太网接口数据接收模块，其中n-1个数据接收端口与以太网接口协作通信平台上的n-1个用户编码器的数据发送模块一一对应相连，第n个数据接收模块与以太网接口协作通信平台上的中继编码器的数据发送模块相连，用于数据传输，PC2机上只设置有一个以太网接口数据发送模块，与基站译码器的数据接收模块相连，用于数据传输。

本发明中n个以太网接口数据发送模块和数据接收模块的设定及扩展，取决于用户数，因此可以实现多用户，本例中n＝4。

以太网接口协作通信平台上的基站译码器上设置有一个以太网接口数据接收端口，与PC2机上的数据发送模块相连，用于数据传输，以太网接口协作通信平台上的基站译码器只设置有一个以太网接口数据发送端口，与PC1机上的数据接收模块相连，将译码数据返回给PC1机，与原信源信息比特进行比对，计算基于以太网接口的协作通信编译码系统的误比特率，完成对编译码器性能的分析。

实际上PC1机和PC2机的配置高的情况下，本发明的方案中可采用一台PC机实现。

本发明将编码器和译码器放在基于以太网接口的协作通信系统中连续工作，这样给编译码器的硬件设计提供了更加科学和透明的解决方案。近年来随着以太网技术的不断发展，其技术也日趋成熟。以太网作为软件和硬件部分结合的通信工具，并考虑到高速移动通信的应用环境，本发明的基于以太网接口的协作通信编译码系统，采用千兆以太网接口作为通信接口，这样在接口速率方面不会成为整个基于以太网接口的协作通信编译码系统的瓶颈。

实施例2：

基于以太网接口的协作通信编译码系统的总体构成同实施例1，FPGA开发板搭建的以太网接口协作通信平台，具体包括有：

FPGA开发板采用串行的GMII接口，同时利用Xilinx自带的物理层和数据链路层的IP核进行配合实现两个模块，一个模块是控制模块，另一个模块是用户模块，参见附图6(b)，控制模块接收到传送过来的数据，提取出信息传递到用户模块中，对其进行编译码处理，再传递给控制模块，控制模块将编译码后的数据组成标准的以太网帧发送。本发明中FPGA开发板上的以太网接口数据接收模块与发送模块就是控制模块。

将n-1个用户编码器、一个中继编码器和一个基站译码器分别嵌入到n+1个FPGA开发板上的用户模块中，这n+1个FPGA开发板形成整个以太网接口协作通信平台，该平台中的各个FPGA开发板可以同时连续地进行数据的接收、处理和发送。

本发明的基于以太网接口的协作通信编译码系统是连续工作的，支持多用户通信，由于本发明选择了千兆以太网接口作为软件和硬件部分的通信接口，这样接口速率不会成为整个协作通信系统的瓶颈。

实施例3：

基于以太网接口的协作通信编译码系统的总体构成同实施例1～2，以太网接口协作通信平台包括有n个编码器和一个基站译码器，其中n个编码器包括有n-1个用户编码器和一个中继编码器，这n个编码器对应的以太网接口设置不同的源地址，与PC1机上数据发送模块发送的数据的目的地址一一对应相等，这n个编码器对应的以太网接口发送的数据的目的地址相同，这n个编码器就可以正确地接收到PC1机上传过来的数据，并将处理后的数据正确地向PC2机发送。

基站译码器对应的以太网接口的源地址设置为PC2机上发送模块的目的地址，基站译码器对应的以太网接口的目的地址设置为PC1机上接收模块的目的地址，这样基站译码器就可以正确地接收到编码后的数据，并正确地向PC1机发送。

当PC1机上的n个数据发送模块同时发送数据时，以太网接口协作通信平台中各个编码器可以正确地接收到与之对应相连PC1机上的数据发送模块发送的数据，对接收到的数据进行编码，再传递给各自对应的控制模块，控制模块将编码后的数据组成标准的以太网帧，发送给PC2机上与之相连的以太网接口数据接收模块。PC2机上的数据接收模块接收到数据，调制加噪处理后，发送模块将处理后的数据组成标准的以太网帧，发送给以太网接口协作通信平台中的基站译码器。本发明的以太网接口协作通信平台中的各个编码器和基站译码器可以正确地接收到数据，并将处理后的数据正确地发送出去，整个过程是连续进行的。

实施例4：

本发明还是一种基于以太网接口的协作通信编译码方法，参见附图1，在上述实施例1～3任一所述的基于以太网接口的协作通信编译码系统上实现，包括有如下步骤：

(1)PC1机以太网接口数据发送模块发送信源数据：

PC1机随机产生n-1组二进制用户信息数据，分别通过n-1个以太网接口数据发送模块，组成标准的以太网帧，连续地向对应相连的n-1个用户编码器发送，同时将n-1组数据组合在一起形成一路数据，通过第n个以太网接口数据发送模块，组成标准的以太网帧，连续地向中继编码器发送，这n个以太网接口数据发送模块相互独立地向对应相连的n个编码器发送信源数据。

(2)FPGA开发板以太网接口协作通信平台中的编码器接收信源数据、编码处理并向PC2机发送编码数据：

n-1个用户编码器和一个中继编码器以太网接口的控制模块接收到PC1机传送过来的数据，分别提取出信源信息传递到用户模块中，对其进行编码，再传递给控制模块，控制模块将编码后的数据组成标准的以太网帧，连续发送给PC2机。

(3)PC2机接收编码数据、调制加噪处理后向FPGA开发板以太网接口协作通信平台中的基站译码器发送加噪后的数据：

PC2机上的n个以太网接口数据接收模块处于接收等待状态，一旦编码后的数据传输到PC2机时，该n个数据接收模块能够马上捕获到与之对应相连的编码器传送过来的数据，并对获取的数据进行调制和加噪处理，以太网接口数据发送模块将量化后的数据组合在一起，形成标准的以太网帧，连续发送给基站译码器。

(4)FPGA开发板以太网接口协作通信平台中的基站译码器接收加噪后的数据、基站译码处理并向PC1机发送译码后数据：

基站译码器以太网接口的控制模块接收到PC2机传送过来的数据，提取出信息传递到用户模块中，对其进行基站译码，再传递给控制模块，控制模块将译码后的数据组成标准的以太网帧，连续地发送给PC1机。

(5)PC1机以太网接口数据接收模块接收译码后的数据，与原始信源信息比特比对，计算误比特率：

PC1机上的以太网接口数据接收模块处于接收等待状态，一旦译码后的数据传输到PC1机时，该数据接收模块能够马上捕获到基站译码器传过来的数据，提取出n-1组信息比特和原始的n-1组信源信息比特进行比较，统计基于以太网接口的协作通信编译码系统的误比特率，完成对编译器性能的分析。

本发明采用软件和硬件配合模拟出的整个协作通信系统，采用千兆以太网接口作为软件与硬件之间的通信接口，这样在接口速率方面不会成为整个协作通信编译码系统的瓶颈，通过软件和硬件的配合模拟出的整个通信系统，可以很好地测试与验证编译码器的性能。

实施例5：

基于以太网接口的协作通信编译码方法，同时实施例4，步骤(2)中的FPGA开发板以太网接口协作通信平台中的编码器接收信源数据、编码处理并向PC2机发送编码数据的过程，具体包括有：

FPGA开发板接收到PC1机发送过来的数据，FPGA开发板上的控制模块去掉传输过来的以太网帧中的前导码、起始符和帧校验序列，提取出原始的信源信息，将原始的信源信息传递到用户模块中，用户模块进行编码处理，再传递给控制模块，控制模块将编码后的数据组成标准的以太网帧，向PC2机上与之相连的以太网接口的数据接收模块发送。以太网接口协作通信平台中的编码器接收信源数据、编码处理并向PC2机发送编码数据的过程是连续进行的，采用了千兆以太网接口作为硬件与软件之间的通信接口，在接口速率方面不会成为整个协作通信系统的瓶颈。

实施例6：

基于以太网接口的协作通信编译码方法，同时实施例4～5，步骤(3)中的PC2机接收编码数据、调制加噪处理后向FPGA开发板以太网接口协作通信平台中的基站译码器发送加噪后的数据的过程，参见附图7，具体如下：

PC2机上设置有n个以太网接口数据接收模块，其中n-1个数据接收模块与n-1个用户编码器的数据发送模块一一对应相连，第n个数据接收模块与中继编码器的数据发送模块相连，用于数据传输，PC2机上只设置有一个以太网接口数据发送模块，与基站译码器的数据接收模块相连，用于数据传输，这n个数据接收模块接收到的数据的源地址是各个编码器上设置的源地址，它们各不相同，目的地址是那n个编码器上设置的目的地址，这样，n个以太网接口数据接收模块就可以正确接收到n个编码器发过来的数据，PC2机上的数据发送模块发送数据的源地址是n个编码器上设置的目的地址，目的地址是基站译码器上设置的源地址。

PC2机上的n个以太网接口数据接收模块处于接收等待状态。一旦编码后的数据传输到PC2机时，该n个数据接收模块能够马上捕获到与之对应相连的编码器传过来的数据，并对获取的数据进行调制和加噪处理，以太网接口数据发送模块将量化后的数据组合在一起，形成标准的以太网帧，连续地发送给基站译码器，即向基站译码器发包。PC2机接收、处理和发送数据的过程是连续进行的。

下面将本发明的系统和方法融合在一起，给出一个完整的例子。

实施例7：

基于以太网接口的协作通信编译码方法同实施例4～6，基于以太网接口的协作通信编译码系统同实施例1～3，参照附图1，本发明的实现包括有：

1，PC1机上以太网接口数据发送模块发送信源数据：

按照附图3的流程框图，搭建好PC1机以太网接口的数据发送模块。PC1机上有以太网接口数据发送模块1，模块2，…，模块n-1，模块n，本例中n为3。各个模块相互独立地向以太网接口协作通信平台上的用户编码器1，用户编码器2，…，用户编码器n-1和中继编码器连续不断地发送信息比特。这n个数据发送模块发送的数据有相同的源地址，而这n个数据发送模块发送的数据的目的地址设置为与各自对应相连的编码器上设置的源地址，这样PC1机上的n个以太网接口数据发送模块就可以独立地向对应相连的n个编码器发送信息数据；

PC1机端随机产生n-1组二进制用户信息数据，分别通过n-1个以太网接口数据发送模块，组成标准的以太网帧，连续地向以太网接口平台中对应相连的n-1个用户编码器发送。同时将n-1组数据组合在一起形成一路数据，通过第n个以太网接口数据发送模块，组成标准的以太网帧，连续地向以太网接口平台中继编码器发送，这n个以太网接口数据发送模块相互独立地向对应相连的n个编码器连续发送数据。

2，以太网接口硬件的搭建：

FPGA开发板采用串行的GMII接口，同时利用Xilinx自带的物理层和数据链路层的IP核进行配合完成整个以太网接口模块。该模块主要包括两个模块，一个模块是控制模块，主要负责以太网数据的传输和处理，它是以太网接口的控制中心；另一个模块是用户模块，主要进行用户数据的处理，它是数据的核心处理模块。FPGA开发板接收到传输过来的串行数据，首先进入到控制模块中进行循环冗余校验，将通过循环冗余校验的数据去掉以太网帧中的前导码、起始符和帧校验序列等，提取出数据信息进行串并转换，转换为8位的数据位后传递给用户模块进行处理。在用户模块处理完接收到的数据后，将要输出的数据按照8位以太网帧的数据格式返还给控制模块进行并串转换，同时加上前导符和起始符，并按照32比特循环冗余算法加上帧校验序列构成一个标准的以太网帧发送出去，从而完成数据的接收、处理以及发送的整个过程。

控制模块：主要是进行以太网接口的数据控制和传输。其设计框图如附图4所示，Tri-Mode Ethernet MAC模块实现以太网MAC控制器功能，通过AXI4-stream接口接收用户模块传送过来的数据，加上前导码和起始符，按照32比特循环冗余校验码加上帧校验序列，最后通过GMII接口发送以太网帧。在数据接收端，接收GMII接口传送过来的以太网帧，去掉以太网帧中的前导码、起始符和帧校验序列，在实现上使用到了Xilinx公司提供的TEMACIP核，通过MAC层和物理层的两个IP核等组件实现了整个以太网的协议控制和数据转换。

用户模块，参照附图5，表1给出了用户模块相关管脚的说明。控制模块将来自以太网的数据传递给用户模块进行处理，再将用户模块中产生的有用信息发送给控制模块进行相应的处理，最后将处理后的数据按以太网帧格式发送出去。

表1用户模块的管脚说明表

接口名称	位宽	I/O	接口描述
				gm_clk	1	in	GMII接口对应的时钟信号
gbl_rst	1	in	全局复位信号，低电平有效
				user_rx_last	1	in	接收信号最后一位的标志
user_rx_effect	1	in	接收信号有效标志位，高电平有效
				user_rx_data[7:0]	8	in	用户接收到的8位数据
user_rx_inter	1	in	用户接收信号有效区间，高电平有效
				user_rx_size[15:0]	16	in	用户接收到的数据包大小，16位表示
user_tx_last	1	out	发送数据的最后一位标志
				user_tx_last	1	out	发送数据的最后一位标志
user_tx_effect	1	out	发送数据有效标志位，高电平有效
				user_tx_data[7:0]	8	out	用户发送的8位有效数据

3，编码器接收到信源数据并对其进行编码：

将n-1用户编码器和一个中继编码器的硬件实现模块分别嵌入到以太网接口协作通信平台中的n个用户模块中，这n个编码器对应的以太网接口设置不同的源地址，与PC1机上数据发送模块发送的数据的目的地址一一对应相等，这n个编码器发送的数据的目的地址相同，这样各个编码器就可以正确接收到PC1机上与之相连的数据发送模块传输过来的数据，而且此过程是连续进行的。选择了千兆以太网作为软件和硬件部分结合的通信工具，接口速率不会成为基于以太网接口的协作通信编译码系统的瓶颈。

将想要处理的模块嵌入到用户模块中，设置好相关的接口时序，即可实现所要处理的模块和以太网之间的数据传递。当编码器的帧长大于1500比特时，可以按照附图6(a)所示的设计，用户模块中通过增加FIFO来缓存接收到的数据。当存满一帧的数据时就将FIFO中数据取出，传给编码器进行编码；同理输出端先缓存编码器输出的数据，将编码数据拆分为多个以太网帧，间隔一定时间发送。

4，调制与加噪：

PC2机上设置有n个以太网接口数据接收模块，其中n-1个数据接收模块与以太网接口平台中n-1个用户编码器的数据发送模块一一对应相连，第n个数据接收模块与以太网接口平台上中继编码器的数据发送模块相连，用于数据传输，PC2机上还设置有一个以太网接口数据发送模块，与基站译码器的数据接收模块相连，用于数据传输；这n个数据接收模块接收到的数据的源地址是各个编码器上设置的源地址，它们各不相同，目的地址是那n个编码器上设置的目的地址，这样，n个数据接收模块就可以正确接收到n个编码器发过来的数据，PC2机上的数据发送模块发送数据的源地址是n个编码器上设置的目的地址，目的地址是以太网接口平台中的基站译码器上设置的源地址。

PC2机上的n个以太网接口数据接收模块处于接收等待状态，一旦编码后的数据传输到PC2机时，该n个数据接收模块能够马上捕获到与之对应相连的编码器传过来的数据，并对获取的数据进行调制和加噪处理，以太网接口数据发送模块将量化后的数据组合在一起，形成标准的以太网帧，连续地发送给基站译码器。附图7给出了该过程的流程图。PC2可以连续地接收到编码器传过来的数据，也可以将处理后的数据通过以太网接口向基站译码器连续地发送。

本发明实施例中，进行BPSK调制，对编码后的数据加高斯噪声。

5，基站译码器接收到数据并对其进行译码：

将基站译码器的硬件实现模块嵌入到以太网接口的用户模块中，如附图6(b)所示。基站译码器对应的以太网接口设置的源地址是PC2机数据发送模块发送数据的目的地址，目的地址设置为PC1机上数据接收模块的目的地址。基站译码器以太网接口的控制模块接收到PC2机传送过来的数据，提取出信息传递到用户模块中，对其进行基站译码，再传递给控制模块，控制模块将译码后的数据组成标准的以太网帧，连续地发送给PC1机。

6，PC1机接收译码后数据：

PC1机上的以太网接口数据接收模块处于接收等待状态，一旦译码后的数据传输到PC1机时，该数据接收模块能够马上捕获到基站译码器传过来的数据，提取出n-1组数据和原始的n-1组信源信息比特进行比较，统计误比特率，完成对编译器性能的分析。

本发明中选择千兆以太网接口作为软件和硬件部分的通信接口，PC机与编码器(FPGA开发板)、译码器(FPGA开发板)与PC机之间可以通过网口进行连续的数据传输与处理。在现有技术中，对协作通信编译码系统的性能测试时，往往只是在软件上进行仿真，本发明的基于以太网接口的协作通信编译码系统中，在硬件和软件联合通信的情况下，完成对整个通信系统的编译码器性能的测试与验证。

实施例8：

基于以太网接口的协作通信编译码方法同实施例4～7。

下面通过仿真，对本发明的效果做进一步的描述：

1.仿真条件：

本发明对AWGN信道的单中继模型下，采用BPSK调制模式。根据图2进行各个模块的搭建与连接，构成了一个可以连续工作的基于以太网接口的协作通信系统。根据图1，实现数据连续的发送、处理和接收。本例中n＝3，用户数为2。

2.仿真内容：

1)产生两组不同的二进制数据(400*400比特)，在各自分成400帧，每帧400比特，通过以太网接口分别连续地发送给两个用户编码器(FPGA开发板)；同时，将两组信源数据组合在一起，每帧800比特通过以太网接口连续地发送给中继编码器。

2)产生两组不同的二进制数据(200*1024比特)，在各自分成200帧，每帧1024比特，通过以太网接口分别连续地发送给两个用户编码器(FPGA开发板)；同时，将两组信源数据组合在一起，每帧1024比特通过以太网接口连续地发送给中继编码器。此处应注意中继编码器每收到两帧数据才进行一次中继编码。

图8中各曲线表示的意义如下：

“带三角的虚曲线FPGA-400”表示帧长为400比特的硬件仿真性能；

“带三角的实曲线float-400”表示帧长为400比特的浮点数软件仿真性能；

“带圆圈的虚曲线FPGA-1024”表示帧长为1024比特的硬件仿真性能；

“带圆圈的实曲线float-1024”表示帧长为1024比特的浮点数软件仿真性能。

图8中的“带三角的虚曲线FPGA-400”表示帧长为400比特的本发明的硬件仿真性能曲线，对比“带三角的实曲线float-400”表示帧长为400比特的浮点数软件仿真性能曲线，在误差容许的范围内，实现了对协作通信编译码系统性能的测试与验证。

图8中的“带圆圈的虚曲线FPGA-1024”表示帧长为1024比特的本发明的硬件仿真性能曲线，对比“带圆圈的实曲线float-1024”表示帧长为1024比特的浮点数软件仿真性能曲线，在误差容许的范围内，实现了对协作通信编译码系统性能的测试与验证。

在硬件和软件联合通信的情况下，本发明选择了千兆以太网接口作为软件和硬件部分的通信接口。本发明通过软件和硬件的配合模拟出的整个协作通信系统，可以很好地测试和验证编、译码器的性能。

综上所述，本发明的一种基于以太网接口的协作通信编译码系统和方法，本发明中PC1机、PC2机与以FPGA开发板构建的以太网接口平台中的编、译码器之间，通过网口连续传输与处理数据；通信编译码方法在以太网接口的协作通信编译码系统上实现，PC1机组帧连续向编码器发送信源信息；编码器接收信息，经过编码组帧连续向PC2机发送；PC2机接收数据，BPSK调制，组帧连续向译码器发送；译码器接收数据，基站译码，组帧连续向PC1机发送；PC1机接收译码数据。本发明主要解决现有技术中协作通信系统中编、译码器不能联合调试的问题，硬件和软件联合通信，能很好地测试和验证编、译码器的性能，支持多用户通信。接口速率方面不会成为整个系统的瓶颈，适用于实际通信系统。

Claims (6)

1.一种基于以太网接口的协作通信编译码系统，其特征在于，该系统包括有：PC1机、PC2机和n+1个FPGA开发板搭建的以太网接口协作通信平台，该平台包括有n-1个用户编码器、一个中继编码器和一个基站译码器；

PC1机上设置有n个以太网接口数据发送模块，其中n-1个数据发送模块与n-1个用户编码器的数据接收模块一一对应相连，进行数据传输，第n个发送模块与中继编码器的数据接收模块相连，进行数据传输，PC1机通过这n个以太网接口数据发送模块发送信源信息，PC1机上只设置有一个以太网接口数据接收模块，与基站译码器上的发送模块相连，用于数据传输；

n个编码器各自设置有一个以太网接口数据接收模块，与PC1机上数据发送模块一一对应相连，用于数据传输，n个编码器各自只设置有一个以太网接口数据发送模块，与PC2机上数据接收模块一一对应相连，用于数据传输；

PC2机上设置有n个以太网接口数据接收模块，其中n-1个数据接收模块与n-1个用户编码器的以太网接口数据发送模块一一对应相连，第n个数据接收模块与中继编码器的以太网接口数据发送模块相连，用于数据传输，PC2机上只设置有一个以太网接口数据发送模块，与基站译码器的以太网接口数据接收模块相连，用于数据传输；

基站译码器上设置有一个以太网接口数据接收模块，与PC2机上的数据发送模块相连，用于数据传输，基站译码器上只设置有一个以太网接口数据发送模块，与PC1机上的数据接收模块相连，将译码后的数据返回给PC1机，与原信源信息比特进行比对，计算基于以太网接口的协作通信编译码系统的误比特率，完成对编译器性能的分析。

2.根据权利要求1所述的基于以太网接口的协作通信编译码系统，其特征在于，所述FPGA开发板搭建的以太网接口协作通信平台，具体包括有：

FPGA开发板采用串行的GMII接口，同时利用Xilinx自带的物理层和数据链路层的IP核进行配合实现两个模块，一个模块是控制模块，另一个模块是用户模块；

将n-1个用户编码器、一个中继编码器和一个基站译码器分别嵌入到n+1个FPGA开发板上的用户模块中，这n+1个FPGA开发板形成整个以太网接口协作通信平台，该平台进行数据的接收、处理和发送。

3.根据权利要求2所述的基于以太网接口的协作通信编译码系统，其特征在于，所述以太网接口协作通信平台包括有n个编码器和一个基站译码器，其中n个编码器包括有n-1个用户编码器和一个中继编码器，这n个编码器对应的以太网接口设置不同的源地址，与PC1机上数据发送模块发送的数据的目的地址一一对应相等，这n个编码器对应的以太网接口发送的数据的目的地址相同，当PC1机上的n个数据发送模块同时发送数据时，各个编码器可以正确接收到与之对应相连PC1机上的数据发送模块发送的数据，各个编码器接收、处理和发送数据的过程是同时连续进行的。

4.一种基于以太网接口的协作通信编译码方法，其特征在于，在上述权利要求1～3任一所述的基于以太网接口的协作通信编译码系统上实现，包括有如下步骤：

(1)PC1机以太网接口数据发送模块发送信源数据：

PC1机随机产生n-1组二进制用户信息数据，分别通过n-1个以太网接口数据发送模块，组成标准的以太网帧，连续地向对应相连的n-1个用户编码器发送，同时将n-1组数据组合在一起形成一路数据，通过第n个以太网接口数据发送模块，组成标准的以太网帧，连续地向中继编码器发送；

(2)FPGA开发板以太网接口协作通信平台中的编码器接收信源数据、编码处理并向PC2机发送编码数据：

n-1个用户编码器和一个中继编码器两者的以太网接口的控制模块接收到PC1机传送过来的数据，分别提取出信源信息传递到用户模块中，对其进行编码，再传递给控制模块，控制模块将编码后的数据组成标准的以太网帧，连续地发送给PC2机；

(3)PC2机接收编码数据、调制加噪处理后向FPGA开发板以太网接口协作通信平台中的基站译码器发送加噪后的数据：

PC2机上的n个以太网接口数据接收模块处于接收等待状态，一旦编码后的数据传输到PC2机时，该n个数据接收模块能够马上捕获到与之对应相连的编码器传送过来的数据，并对获取的数据进行调制和加噪处理，以太网接口数据发送模块将量化后的数据组合在一起，形成标准的以太网帧，连续地发送给基站译码器；

(4)FPGA开发板以太网接口协作通信平台中的基站译码器接收加噪后的数据、基站译码处理并向PC1机发送译码后数据：

基站译码器以太网接口的控制模块接收到PC2机传送过来的数据，提取出信息传递到用户模块中，对其进行基站译码，再传递给控制模块，控制模块将译码后的数据组成标准的以太网帧，连续地发送给PC1机；

(5)PC1机以太网接口数据接收模块接收译码后的数据，与原始信源信息比特比对，计算误比特率：

PC1机上的以太网接口数据接收模块处于接收等待状态，一旦译码后的数据传输到PC1机时，该数据接收模块能够马上捕获到基站译码器传过来的数据，提取出n-1组信息比特和原始的n-1组信源信息比特进行比较，统计基于以太网接口的协作通信编译码系统的误比特率，完成对编译器性能的分析。

5.根据权利要求4所述的一种基于以太网接口的协作通信编译码方法，其特征在于，其步骤(2)中所述的FPGA开发板以太网接口协作通信平台中的编码器接收信源数据、编码处理并向PC2机发送编码数据的过程，具体包括有：

FPGA开发板接收到PC1机发送过来的数据，FPGA开发板上的控制模块去掉传输过来的以太网帧中的前导码、起始符和帧校验序列，提取出原始的信源信息，将原始的信源信息传递到用户模块中，用户模块进行编码处理，再传递给控制模块，控制模块将编码后的数据组成标准的以太网帧，向PC2机上与之相连的以太网接口的数据接收模块发送。

6.根据权利要求4所述的一种基于以太网接口的协作通信编译码方法，其特征在于，其步骤(3)中所述的PC2机接收编码数据、调制加噪处理后向FPGA开发板以太网接口协作通信平台中的基站译码器发送加噪后的数据的过程，具体如下：

PC2机上设置有n个以太网接口数据接收模块，其中n-1个数据接收模块与n-1个用户编码器的数据发送模块一一对应相连，第n个数据接收模块与中继编码器的数据发送模块相连，用于数据传输，PC2机上只设置有一个以太网接口数据发送模块，与基站译码器的数据接收模块相连，用于数据传输，这n个数据接收模块接收到的数据的源地址是各个编码器上设置的源地址，它们各不相同，目的地址是那n个编码器上设置的目的地址，PC2机上的数据发送模块发送数据的源地址是n个编码器上设置的目的地址，目的地址是基站译码器上设置的源地址：

PC2机上的n个以太网接口数据接收模块处于接收等待状态，一旦编码后的数据传输到PC2机时，该n个数据接收模块能够马上捕获到与之对应相连的编码器传过来的数据，并对获取的数据进行调制和加噪处理，再将处理后的数据组合在一起，形成标准的以太网帧，连续地发送给基站译码器，PC2机接收、处理和发送数据的过程是连续进行的。