CN105912486A - 信息处理方法及处理器 - Google Patents

信息处理方法及处理器 Download PDF

Info

Publication number
CN105912486A
CN105912486A CN201610274074.3A CN201610274074A CN105912486A CN 105912486 A CN105912486 A CN 105912486A CN 201610274074 A CN201610274074 A CN 201610274074A CN 105912486 A CN105912486 A CN 105912486A
Authority
CN
China
Prior art keywords
controller
data
stored
nonvolatile memory
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610274074.3A
Other languages
English (en)
Other versions
CN105912486B (zh
Inventor
何海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201610274074.3A priority Critical patent/CN105912486B/zh
Publication of CN105912486A publication Critical patent/CN105912486A/zh
Priority to US15/458,418 priority patent/US20170315757A1/en
Application granted granted Critical
Publication of CN105912486B publication Critical patent/CN105912486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明实施例公开一种信息处理方法，包括：第一控制器接收计算核心部门发送的待存储的第一类数据和目标存储单元的标识，确定待存储的第一类数据在多个非易失性内存条的非易失性存储器的目标存储空间，将待存储的第一类数据存储至目标存储空间，并保存地址映射关系；第一控制器接收计算核心部门发送的数据读取请求，根据待读取数据的标识和已存储的地址映射关系，确定待读取数据所在的第一存储空间，读取第一存储空间的数据，将读取到的数据向处理器的计算核心部门发送。由于处理器的计算核心部门不需要直接管理处理器外接的多个非易失性内存条的非易失性存储器，因此能够简化处理器的计算核心部门的数据处理过程。

Description

信息处理方法及处理器
技术领域
本发明属于处理器技术领域，尤其涉及信息处理方法及处理器。
背景技术
Intel公司推出了一种新型的非易失性内存条，该非易失性内存条具有易失性存储器(Volatile Memory)和非易失性存储器(Persistent Memory)。
在处理器(Processor)外接非易失性内存条的情况下，处理器的计算核心部门(Core)通过内置内存控制器(IMC)与非易失性内存条进行数据交互。但是，当处理器外接多个非易失性内存条时，每个非易失性内存条对于处理器的计算核心部门而言都是一个单独的存储设备，这会导致处理器的计算核心部门的数据处理过程过于复杂。
发明内容
有鉴于此，本发明的目的在于提供一种处理器及其信息处理方法，以简化处理器的计算核心部门在处理器外接多个非易失性内存条情况下的数据处理过程。
为实现上述目的，本发明提供如下技术方案：
本发明提供一种信息处理方法，应用于处理器，所述处理器外接多个非易失性内存条，所述处理器的第一控制器将所述多个非易失性内存条的非易失性存储器划分为至少一个存储单元，每个存储单元包括多个非易失性内存条的非易失性存储器，所述第一控制器位于所述处理器的非计算核心部门；
所述信息处理方法包括：
所述第一控制器接收所述处理器的计算核心部门发送的待存储的第一类数据和目标存储单元的标识；
所述第一控制器根据所述多个非易失性内存条的非易失性存储器的划分结构、以及所述目标存储单元的标识，确定所述待存储的第一类数据在所述多个非易失性内存条的非易失性存储器的目标存储空间，所述第一控制器将所述待存储的第一类数据存储至所述目标存储空间，并保存所述待存储的第一类数据的数据标识和目标存储空间的地址映射关系；
所述第一控制器接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取请求，所述数据读取请求携带有待读取数据的标识；
所述第一控制器根据所述待读取数据的标识和已存储的地址映射关系，确定所述待读取数据所在的第一存储空间，所述第一控制器读取所述第一存储空间的数据，将读取到的数据向所述处理器的计算核心部门发送。
作为一个示例，上述信息处理方法中，
所述第一控制器将所述待存储的第一类数据存储至所述目标存储空间，具体为：所述第一控制器将所述待存储的第一类数据和所述目标存储空间的地址信息发送至第二控制器，由所述第二控制器将所述待存储的第一类数据存储至所述目标存储空间；
所述第一控制器读取所述第一存储空间的数据，具体为：所述第一控制器将所述第一存储空间的地址信息发送至所述第二控制器，接收所述第二控制器发送的、由所述第二控制器从所述第一存储空间读取的数据；
其中，所述第二控制器位于所述处理器的非计算核心部门，所述第二控制器直接与所述多个非易失性内存条的控制器进行数据交互。
作为一个示例，所述处理器还包括第三控制器，所述第三控制器位于所述处理器的非计算核心部门，所述第三控制器将所述多个非易失性内存条的非易失性存储器配置为第一磁盘阵列；上述信息处理方法中，还包括：
所述第三控制器接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第一磁盘阵列；
所述第三控制器接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第一磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
作为一个示例，所述处理器外接有多个硬盘，所述处理器还包括第三控制器，所述第三控制器位于所述处理器的非计算核心部门，所述第三控制器将所述多个非易失性内存条的非易失性存储器和所述多个硬盘配置为第二磁盘阵列；上述信息处理方法中，还包括：
所述第三控制器接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第二磁盘阵列；
所述第三控制器接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第二磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
本发明还提供一种处理器，所述处理器包括计算核心部门和非计算核心部门，所述非计算核心部门配置有第一控制器；
所述第一控制器将所述处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元，每个存储单元包括多个非易失性内存条的非易失性存储器；
所述第一控制器用于：接收所述计算核心部门发送的待存储的第一类数据和目标存储单元的标识；根据所述多个非易失性内存条的非易失性存储器的划分结构、以及所述目标存储单元的标识，确定所述待存储的第一类数据在所述多个非易失性内存条的非易失性存储器的目标存储空间，将所述待存储的第一类数据存储至所述目标存储空间，并保存所述待存储的第一类数据的数据标识和目标存储空间的地址映射关系；接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取请求，所述数据读取请求携带有待读取数据的标识；根据所述待读取数据的标识和已存储的地址映射关系，确定所述待读取数据所在的第一存储空间，读取所述第一存储空间的数据，将读取到的数据向所述处理器的计算核心部门发送。
作为一个示例，上述处理器的非计算核心部门还配置有第二控制器，所述第二控制器直接与所述多个非易失性内存条的控制器进行数据交互；
所述第一控制器将所述待存储的第一类数据存储至所述目标存储空间，具体为：所述第一控制器将所述待存储的第一类数据和所述目标存储空间的地址信息发送至第二控制器，由所述第二控制器将所述待存储的第一类数据存储至所述目标存储空间；
所述第一控制器读取所述第一存储空间的数据，具体为：所述第一控制器将所述第一存储空间的地址信息发送至所述第二控制器，接收所述第二控制器发送的、由所述第二控制器从所述第一存储空间读取的数据。
作为一个示例，上述处理器的非计算核心部门还配置有第三控制器，所述第三控制器将所述多个非易失性内存条的非易失性存储器配置为第一磁盘阵列；
所述第三控制器用于：接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第一磁盘阵列；接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第一磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
作为一个示例，所述第三控制器根据预设的存储规则将所述待存储的第一类数据存储至所述第一磁盘阵列的过程中，将所述待存储的第一类数据存储至所述非易失性内存条的非易失性存储器，具体为：所述第三控制器依次通过所述第一控制器和第二控制器将待存储的第一类数据存储至所述非易失性内存条的非易失性存储器；
所述第三控制器根据所述预设的存储规则从所述第一磁盘阵列读取数据的过程中，从所述非易失性内存条的非易失性存储器读取数据，具体为：所述第三控制器依次通过所述第一控制器和所述第二控制器从所述非易失性内存条的非易失性存储器读取数据。
作为一个示例，上述处理器的非计算核心部门还配置有第三控制器，所述第三控制器将所述多个非易失性内存条的非易失性存储器以及所述处理器外接的硬盘配置为第二磁盘阵列；
所述第三控制器用于：接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第二磁盘阵列；接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第二磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
作为一个示例，所述第三控制器根据预设的存储规则将所述待存储的第一类数据存储至所述第二磁盘阵列的过程中，将所述待存储的第一类数据存储至所述非易失性内存条的非易失性存储器，具体为：所述第三控制器依次通过所述第一控制器和第二控制器将待存储的第一类数据存储至所述非易失性内存条的非易失性存储器；
所述第三控制器根据所述预设的存储规则从所述第二磁盘阵列读取数据的过程中，从所述非易失性内存条的非易失性存储器读取数据，具体为：所述第三控制器依次通过所述第一控制器和所述第二控制器从所述非易失性内存条的非易失性存储器读取数据。
由此可见，本发明的有益效果为：
本发明上述公开了应用于处理器的信息处理方法，该处理器的非计算核心部门配置有第一控制器，第一控制器将处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元。处理器的计算核心部门在存储第一类数据的过程中，只需要向第一控制器发送待存储的第一类数据和目标存储单元的标识，就可以由第一控制器将待存储的第一类数据存储至一个或多个非易失性内存条的非易失性存储器。处理器的计算核心部门在读取第一类数据的过程中，只需要向第一控制器发送携带有待读取数据的标识的数据读取请求，就可以由第一控制器将待读取的数据从非易失性内存条的非易失性存储器中读取出来，并由第一控制器将读取到的数据向计算核心部门发送。基于本发明公开的信息处理方法，处理器的计算核心部门不需要直接管理处理器外接的多个非易失性内存条的非易失性存储器，因此能够简化处理器的计算核心部门的数据处理过程。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例一公开的信息处理方法的流程图；
图2为本发明实施例五公开的一种处理器的结构示意图；
图3为本发明实施例六公开的另一种处理器的结构示意图；
图4为本发明实施例七公开的另一种处理器的结构示意图；
图5为本发明实施例八公开的另一种处理器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种处理器及其信息处理方法，以简化处理器的计算核心部门在处理器外接多个非易失性内存条情况下的数据处理过程。
实施例一
参见图1，图1为本发明实施例一公开的信息处理方法的流程图。
该信息处理方法应用于处理器，处理器包括计算核心部门(Core)和非计算核心部门(uncore)。该处理器外接多个非易失性内存条，其中非易失性内存条包括易失性存储器(Volatile Memory)和非易失性存储器(PersistentMemory)。处理器的非计算核心部门配置有第一控制器，该第一控制器将处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元，每个存储单元包括多个非易失性内存条的非易失性存储器。
该信息处理方法包括：
步骤S11：第一控制器接收处理器的计算核心部门发送的待存储的第一类数据和目标存储单元的标识。
步骤S12：第一控制器根据多个非易失性内存条的非易失性存储器的划分结构、以及目标存储单元的标识，确定待存储的第一类数据在多个非易失性内存条的非易失性存储器的目标存储空间。
步骤S13：第一控制器将待存储的第一类数据存储至目标存储空间，并保存待存储的第一类数据的数据标识和目标存储空间的地址映射关系。
第一控制器将处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元，每个存储单元包括多个非易失性内存条的非易失性存储器。例如：处理器外接有16个非易失性内存条，每个非易失性内存条的非易失性存储器的存储空间为1G，第一控制器可以将16个非易失性内存条的非易失性存储器划分为4个4G的存储单元，或者划分为2个8G的存储单元，或者划分为2个4G的存储单元和1个8G的存储单元。本发明中，第一控制器将处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元，是在逻辑上的划分，而不是在物理结构上的划分。
对于处理器的计算核心部门而言，第一控制器划分形成的多个存储单元是可见的，而多个非易失性内存条的非易失性存储器是不可见的。本发明中所称的“可见”是指，处理器的计算核心部门在存储第一类数据过程中，是将第一控制器划分形成的存储单元作为目的地址。相应的，本发明中的所称的“不可见”是指，处理器的计算核心部门在存储第一类数据过程中，不会将非易失性内存条的非易失性存储器作为目的地址。
本发明中的第一类数据是指需要存储于非易失性存储介质的数据，第二类数据是指可存储于易失性存储介质的数据，如内存数据。
处理器的计算核心部门在存储第一类数据过程中，向第一控制器发送待存储的第一类数据和目标存储单元的标识。也就是说，处理器的计算核心部门在存储第一类数据的过程中，只需要确定要将第一类数据存储于哪个存储单元，而不用关注第一类数据具体被第一控制器存储于哪个非易失性内存条的非易失性存储器。处理器的计算核心部门不需要直接管理处理器外接的多个非易失性内存条的非易失性存储器，因此能够简化处理器的计算核心部门的数据处理过程。
第一控制器接收到计算核心部门发送的待存储的第一类数据和目标存储单元的标识后，根据多个非易失性内存条的非易失性存储器的划分结构、以及目标存储单元的标识，就可以确定待存储的第一类数据在多个非易失性内存条的非易失性存储器的目标存储空间，第一控制器将第一类数据存储至相应的目标存储空间，并保存待存储的第一类数据的数据标识和目标存储空间的地址映射关系，以便后续响应计算核心部门的数据读取请求读取数据。
步骤S14：第一控制器接收处理器的计算核心部门发送的指示读取第一类数据的数据读取请求，数据读取请求携带有待读取数据的标识。
步骤S15：第一控制器根据待读取数据的标识和已存储的地址映射关系，确定待读取数据所在的第一存储空间。
步骤S16：第一控制器读取第一存储空间的数据，将读取到的数据向处理器的计算核心部门发送。
处理器的计算核心部门在读取第一类数据的过程中，向第一控制器发送数据读取请求，该数据读取请求携带有待读取数据的标识。第一控制器保存有第一类数据的地址映射关系，根据该数据读取请求携带的待读取数据的标识以及存储的地址映射关系，就可以确定待读取数据所在的第一存储空间，之后第一控制器读取第一存储空间存储的数据，并将读取到的数据向处理器的计算核心部门发送。
本发明上述公开了应用于处理器的信息处理方法，该处理器的非计算核心部门配置有第一控制器，第一控制器将处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元。处理器的计算核心部门在存储第一类数据的过程中，只需要向第一控制器发送待存储的第一类数据和目标存储单元的标识，就可以由第一控制器将待存储的第一类数据存储至一个或多个非易失性内存条的非易失性存储器。处理器的计算核心部门在读取第一类数据的过程中，只需要向第一控制器发送携带有待读取数据的标识的数据读取请求，就可以由第一控制器将待读取的数据从非易失性内存条的非易失性存储器中读取出来，并由第一控制器将读取到的数据向计算核心部门发送。基于本发明公开的信息处理方法，处理器的计算核心部门不需要直接管理处理器外接的多个非易失性内存条的非易失性存储器，因此能够简化处理器的计算核心部门的数据处理过程。
本发明中的第一控制器也可以称为PMM(Persistent Memory Manager，非易失性内存管理器)。
实施中，第一控制器可以直接与非易失性内存条的非易失性存储器进行数据交互。当然，也可以采用其他方式，下面在实施例二中进行说明。
实施例二
在处理器的非计算核心部门配置第一控制器和第二控制器，该第二控制器直接与多个非易失性内存条的控制器进行数据交互。
第一控制器将待存储的第一类数据存储至目标存储空间，具体为：第一控制器将待存储的第一类数据和目标存储空间的地址信息发送至第二控制器，由第二控制器将待存储的第一类数据存储至目标存储空间。
第一控制器读取第一存储空间的数据，具体为：第一控制器将第一存储空间的地址信息发送至第二控制器，接收第二控制器发送的、由第二控制器从第一存储空间读取的数据。
也就是说，第一控制器不直接与多个非易失性内存条的非易失性存储器进行数据传输，而是通过第二控制器实现。这样能够简化处理器与非易失性内存条之间的结构设计。
该第二控制器还用于：将处理器的计算核心部门发送的第二类数据存储至多个非易失性内存条的易失性存储器。
本发明中的第二控制器也可以称为IMC(Internal Memory Controller，内置内存控制器)。
实施例三
在处理器的非计算核心部门配置第一控制器、第二控制器和第三控制器。
其中，第三控制器将处理器外接的多个非易失性内存条的非易失性存储器配置为第一磁盘阵列。第三控制器将处理器外接的多个非易失性内存条的非易失性存储器配置为第一磁盘阵列，是指在逻辑上将多个非易失性内存条的非易失性存储器配置为第一磁盘阵列。磁盘阵列的英文全称为RedundantArrays of Independent Disks，英文缩写为RAID。
相应的，在图1所示信息处理方法的基础上，还包括：
第三控制器接收处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将待存储的第一类数据存储至第一磁盘阵列；
第三控制器接收处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据预设的存储规则从第一磁盘阵列读取数据，将读取到的数据向处理器的计算核心部门发送。
在实施例三公开的信息处理方法中，通过第三控制器将多个非易失性内存条的非易失性存储器配置为第一磁盘阵列，相应的，第三控制器可以按照现在适用于磁盘阵列的处理方式在多个非易失性内存条的非易失性存储器进行数据存储和读取操作。
这里需要说明的是，第三控制器根据预设的存储规则将待存储的第一类数据存储至第一磁盘阵列的过程中，以及根据预设的存储规则从第一磁盘阵列读取数据的过程中，所使用的预设的存储规则由第一磁盘阵列的模式决定。磁盘阵列的模式有很多种，例如：RAID 0模式、RAID 1模式、RAID 0+1模式、RAID 2模式、RAID 3模式、RAID 4模式和RAID 5模式。针对每种磁盘阵列的模式，目前都有成熟的存储规则。
作为一种实施方式，第三控制器可以直接与非易失性内存条的非易失性存储器进行数据交互。但这会导致处理器与非易失性内存条之间的结构设计较为复杂。
在第一控制器可以直接与非易失性内存条的非易失性存储器进行数据交互的情况下，第三控制器可以通过第一控制器与非易失性内存条的非易失性存储器进行数据交互。
在第一控制器是通过第二控制器与非易失性内存条的非易失性存储器进行数据交互的情况下，第三控制器可以依次通过第一控制器和第二控制器与非易失性内存条的非易失性存储器进行数据交互。
实施例四
在处理器的非计算核心部门配置第一控制器、第二控制器和第三控制器。处理器外接有多个非易失性内存条以及多个硬盘。其中硬盘可以为硬盘驱动器(Hard Disk Drive，HDD)，也可以为固态硬盘(Solid State Drives，SSD)。
其中，第三控制器将多个非易失性内存条的非易失性存储器和多个硬盘配置为第二磁盘阵列。
相应的，在图1所示信息处理方法的基础上，还包括：
第三控制器接收处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将待存储的第一类数据存储至第二磁盘阵列；
第三控制器接收处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据预设的存储规则从第二磁盘阵列读取数据，将读取到的数据向处理器的计算核心部门发送。
在实施例四公开的信息处理方法中，通过第三控制器将多个非易失性内存条的非易失性存储器和多个硬盘配置为第二磁盘阵列，相应的，第三控制器可以按照现在适用于磁盘阵列的处理方式在多个非易失性内存条的非易失性存储器和多个硬盘进行数据存储和读取操作。
这里需要说明的是，第三控制器根据预设的存储规则将待存储的第一类数据存储至第二磁盘阵列的过程中，以及根据预设的存储规则从第二磁盘阵列读取数据的过程中，所使用的预设的存储规则由第二磁盘阵列的模式决定。
作为一种实施方式，第三控制器可以直接与非易失性内存条的非易失性存储器进行数据交互。但这会导致处理器与非易失性内存条之间的结构设计较为复杂。
在第一控制器可以直接与非易失性内存条的非易失性存储器进行数据交互的情况下，第三控制器可以通过第一控制器与非易失性内存条的非易失性存储器进行数据交互。
在第一控制器是通过第二控制器与非易失性内存条的非易失性存储器进行数据交互的情况下，第三控制器可以依次通过第一控制器和第二控制器与非易失性内存条的非易失性存储器进行数据交互。
本发明上述公开了应用于处理器的信息处理方法，相应的，本发明还公开能够实施前述信息处理方法的处理器。
实施例五
参见图2，图2为本发明实施例五公开的一种处理器的结构示意图。处理器包括计算核心部门(Core)和非计算核心部门(uncore)。
处理器的非计算核心部门配置有第一控制器100，该第一控制器100将处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元，每个存储单元包括多个非易失性内存条的非易失性存储器。
第一控制器100用于：
接收计算核心部门发送的待存储的第一类数据和目标存储单元的标识；根据多个非易失性内存条的非易失性存储器的划分结构、以及目标存储单元的标识，确定待存储的第一类数据在多个非易失性内存条的非易失性存储器的目标存储空间，第一控制器100将待存储的第一类数据存储至目标存储空间，并保存待存储的第一类数据的数据标识和目标存储空间的地址映射关系。
接收处理器的计算核心部门发送的指示读取第一类数据的数据读取请求，数据读取请求携带有待读取数据的标识；根据待读取数据的标识和已存储的地址映射关系，确定待读取数据所在的第一存储空间，读取第一存储空间的数据，将读取到的数据向处理器的计算核心部门发送。
本发明公开的处理器，其非计算核心部门配置有第一控制器100，第一控制器100将处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元。处理器的计算核心部门在存储第一类数据的过程中，只需要向第一控制器100发送待存储的第一类数据和目标存储单元的标识，就可以由第一控制器100将待存储的第一类数据存储至一个或多个非易失性内存条的非易失性存储器。处理器的计算核心部门在读取第一类数据的过程中，只需要向第一控制器100发送携带有待读取数据的标识的数据读取请求，就可以由第一控制器100将待读取的数据从非易失性内存条的非易失性存储器中读取出来，并由第一控制器100将读取到的数据向计算核心部门发送。可见，处理器的计算核心部门不需要直接管理处理器外接的多个非易失性内存条的非易失性存储器，因此能够简化处理器的计算核心部门的数据处理过程。
实施例六
参见图3，图3为本发明实施例六公开的另一种处理器的结构示意图。处理器的非计算核心部门配置有第一控制器100和第二控制器200。
其中，第二控制器200直接与多个非易失性内存条的控制器进行数据交互。
第一控制器100将待存储的第一类数据存储至目标存储空间，具体为：第一控制器100将待存储的第一类数据和目标存储空间的地址信息发送至第二控制器200，由第二控制器200将待存储的第一类数据存储至目标存储空间；
第一控制器100读取第一存储空间的数据，具体为：第一控制器100将第一存储空间的地址信息发送至第二控制器200，接收第二控制器200发送的、由第二控制器200从第一存储空间读取的数据。
本发明图3所示的处理器，第一控制器100通过第二控制器200将待存储的第一类数据存储至目标存储空间，也是通过第二控制器200从第一存储空间读取的数据，而不是直接与非易失性内存条的非易失性存储器进行数据传输，这样能够简化处理器与非易失性内存条之间的结构设计。
实施例七
参见图4，图4为本发明实施例七公开的另一种处理器的结构示意图。处理器的非计算核心部门配置有第一控制器100、第二控制器200和第三控制器300。处理器外接有多个非易失性内存条。
其中，第三控制器300将多个非易失性内存条的非易失性存储器配置为第一磁盘阵列。
第三控制器300用于：接收处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将待存储的第一类数据存储至第一磁盘阵列；接收处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据预设的存储规则从第一磁盘阵列读取数据，将读取到的数据向处理器的计算核心部门发送。
其中，第三控制器300根据预设的存储规则将待存储的第一类数据存储至第一磁盘阵列的过程中，将待存储的第一类数据存储至非易失性内存条的非易失性存储器，具体为：第三控制器300依次通过第一控制器100和第二控制器200将待存储的第一类数据存储至非易失性内存条的非易失性存储器；
第三控制器300根据预设的存储规则从第一磁盘阵列读取数据的过程中，从非易失性内存条的非易失性存储器读取数据，具体为：第三控制器300依次通过第一控制器100和第二控制器200从非易失性内存条的非易失性存储器读取数据。
本发明图4所示的处理器，通过第三控制器300将多个非易失性内存条的非易失性存储器配置为第一磁盘阵列，相应的，第三控制器300可以按照现在适用于磁盘阵列的处理方式在多个非易失性内存条的非易失性存储器进行数据存储和读取操作。
实施中，也可以在图2所示处理器的基础上，在处理器的非计算核心部门设置第三控制器300。在这种情况下，第三控制器300可以直接与非易失性内存条的非易失性存储器进行数据交互。但这会导致处理器与非易失性内存条之间的结构较为复杂。
在第一控制器100可以直接与非易失性内存条的非易失性存储器进行数据交互的情况下，第三控制器300可以通过第一控制器100与非易失性内存条的非易失性存储器进行数据交互。
实施例八
参见图5，图5为本发明实施例八公开的另一种处理器的结构示意图。处理器的非计算核心部门配置有第一控制器100、第二控制器200和第三控制器300。处理器外接有多个非易失性内存条以及多个硬盘。其中，硬盘可以为HDD，也可以为SSD。
其中，第三控制器300将多个非易失性内存条的非易失性存储器和多个硬盘配置为第二磁盘阵列。
第三控制器300用于：接收处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将待存储的第一类数据存储至第二磁盘阵列；接收处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据预设的存储规则从第二磁盘阵列读取数据，将读取到的数据向处理器的计算核心部门发送。
其中，第三控制器300根据预设的存储规则将待存储的第一类数据存储至第二磁盘阵列的过程中，将待存储的第一类数据存储至非易失性内存条的非易失性存储器，具体为：第三控制器300依次通过第一控制器100和第二控制器200将待存储的第一类数据存储至非易失性内存条的非易失性存储器；
第三控制器300根据预设的存储规则从第二磁盘阵列读取数据的过程中，从非易失性内存条的非易失性存储器读取数据，具体为：第三控制器300依次通过第一控制器100和第二控制器200从非易失性内存条的非易失性存储器读取数据。
本发明图4所示的处理器，通过第三控制器将多个非易失性内存条的非易失性存储器和多个硬盘配置为第二磁盘阵列，相应的，第三控制器可以按照现在适用于磁盘阵列的处理方式在多个非易失性内存条的非易失性存储器和多个硬盘进行数据存储和读取操作。
实施中，也可以在图2所示处理器的基础上，在处理器的非计算核心部门设置第三控制器300。在这种情况下，第三控制器300根据预设的存储规则将待存储的第一类数据存储至第二磁盘阵列的过程中，第三控制器300可以直接与非易失性内存条的非易失性存储器进行数据交互。
在第一控制器100可以直接与非易失性内存条的非易失性存储器进行数据交互的情况下，第三控制器300根据预设的存储规则将待存储的第一类数据存储至第二磁盘阵列的过程中，第三控制器300可以通过第一控制器100与非易失性内存条的非易失性存储器进行数据交互。
这里需要说明的是，本发明的附图中仅示出了一个非易失性内存条和一个硬盘，这仅是对非易失性内存条与处理器之间的连接关系，以及硬盘与处理器之间的连接关系的一种示意。多个非易失性内存条以及多个硬盘与处理器之间的连接关系也是类似的。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种信息处理方法，应用于处理器，所述处理器外接多个非易失性内存条，其特征在于，所述处理器的第一控制器将所述多个非易失性内存条的非易失性存储器划分为至少一个存储单元，每个存储单元包括多个非易失性内存条的非易失性存储器，所述第一控制器位于所述处理器的非计算核心部门；
所述信息处理方法包括：
所述第一控制器接收所述处理器的计算核心部门发送的待存储的第一类数据和目标存储单元的标识；
所述第一控制器根据所述多个非易失性内存条的非易失性存储器的划分结构、以及所述目标存储单元的标识，确定所述待存储的第一类数据在所述多个非易失性内存条的非易失性存储器的目标存储空间，所述第一控制器将所述待存储的第一类数据存储至所述目标存储空间，并保存所述待存储的第一类数据的数据标识和目标存储空间的地址映射关系；
所述第一控制器接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取请求，所述数据读取请求携带有待读取数据的标识；
所述第一控制器根据所述待读取数据的标识和已存储的地址映射关系，确定所述待读取数据所在的第一存储空间，所述第一控制器读取所述第一存储空间的数据，将读取到的数据向所述处理器的计算核心部门发送。
2.根据权利要求2所述的信息处理方法，其特征在于，
所述第一控制器将所述待存储的第一类数据存储至所述目标存储空间，具体为：所述第一控制器将所述待存储的第一类数据和所述目标存储空间的地址信息发送至第二控制器，由所述第二控制器将所述待存储的第一类数据存储至所述目标存储空间；
所述第一控制器读取所述第一存储空间的数据，具体为：所述第一控制器将所述第一存储空间的地址信息发送至所述第二控制器，接收所述第二控制器发送的、由所述第二控制器从所述第一存储空间读取的数据；
其中，所述第二控制器位于所述处理器的非计算核心部门，所述第二控制器直接与所述多个非易失性内存条的控制器进行数据交互。
3.根据权利要求1或2所述的信息处理方法，其特征在于，所述处理器还包括第三控制器，所述第三控制器位于所述处理器的非计算核心部门，所述第三控制器将所述多个非易失性内存条的非易失性存储器配置为第一磁盘阵列；所述信息处理方法还包括：
所述第三控制器接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第一磁盘阵列；
所述第三控制器接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第一磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
4.根据权利要求1或2所述的信息处理方法，其特征在于，所述处理器外接有多个硬盘，所述处理器还包括第三控制器，所述第三控制器位于所述处理器的非计算核心部门，所述第三控制器将所述多个非易失性内存条的非易失性存储器和所述多个硬盘配置为第二磁盘阵列；所述信息处理方法还包括：
所述第三控制器接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第二磁盘阵列；
所述第三控制器接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第二磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
5.一种处理器，所述处理器包括计算核心部门和非计算核心部门，其特征在于，所述非计算核心部门配置有第一控制器；
所述第一控制器将所述处理器外接的多个非易失性内存条的非易失性存储器划分为至少一个存储单元，每个存储单元包括多个非易失性内存条的非易失性存储器；
所述第一控制器用于：接收所述计算核心部门发送的待存储的第一类数据和目标存储单元的标识；根据所述多个非易失性内存条的非易失性存储器的划分结构、以及所述目标存储单元的标识，确定所述待存储的第一类数据在所述多个非易失性内存条的非易失性存储器的目标存储空间，将所述待存储的第一类数据存储至所述目标存储空间，并保存所述待存储的第一类数据的数据标识和目标存储空间的地址映射关系；接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取请求，所述数据读取请求携带有待读取数据的标识；根据所述待读取数据的标识和已存储的地址映射关系，确定所述待读取数据所在的第一存储空间，读取所述第一存储空间的数据，将读取到的数据向所述处理器的计算核心部门发送。
6.根据权利要求5所述的处理器，其特征在于，所述处理器的非计算核心部门还配置有第二控制器，所述第二控制器直接与所述多个非易失性内存条的控制器进行数据交互；
所述第一控制器将所述待存储的第一类数据存储至所述目标存储空间，具体为：所述第一控制器将所述待存储的第一类数据和所述目标存储空间的地址信息发送至第二控制器，由所述第二控制器将所述待存储的第一类数据存储至所述目标存储空间；
所述第一控制器读取所述第一存储空间的数据，具体为：所述第一控制器将所述第一存储空间的地址信息发送至所述第二控制器，接收所述第二控制器发送的、由所述第二控制器从所述第一存储空间读取的数据。
7.根据权利要求5或6所述的处理器，其特征在于，所述处理器的非计算核心部门还配置有第三控制器，所述第三控制器将所述多个非易失性内存条的非易失性存储器配置为第一磁盘阵列；
所述第三控制器用于：接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第一磁盘阵列；接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第一磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
8.根据权利要求7所述的处理器，其特征在于，
所述第三控制器根据预设的存储规则将所述待存储的第一类数据存储至所述第一磁盘阵列的过程中，将所述待存储的第一类数据存储至所述非易失性内存条的非易失性存储器，具体为：所述第三控制器依次通过所述第一控制器和第二控制器将待存储的第一类数据存储至所述非易失性内存条的非易失性存储器；
所述第三控制器根据所述预设的存储规则从所述第一磁盘阵列读取数据的过程中，从所述非易失性内存条的非易失性存储器读取数据，具体为：所述第三控制器依次通过所述第一控制器和所述第二控制器从所述非易失性内存条的非易失性存储器读取数据。
9.根据权利要求5或6所述的处理器，其特征在于，所述处理器的非计算核心部门还配置有第三控制器，所述第三控制器将所述多个非易失性内存条的非易失性存储器以及所述处理器外接的硬盘配置为第二磁盘阵列；
所述第三控制器用于：接收所述处理器的计算核心部门发送的待存储的第一类数据，根据预设的存储规则将所述待存储的第一类数据存储至所述第二磁盘阵列；接收所述处理器的计算核心部门发送的指示读取第一类数据的数据读取指令，根据所述预设的存储规则从所述第二磁盘阵列读取数据，将读取到的数据向所述处理器的计算核心部门发送。
10.根据权利要求9所述的处理器，其特征在于，
所述第三控制器根据预设的存储规则将所述待存储的第一类数据存储至所述第二磁盘阵列的过程中，将所述待存储的第一类数据存储至所述非易失性内存条的非易失性存储器，具体为：所述第三控制器依次通过所述第一控制器和第二控制器将待存储的第一类数据存储至所述非易失性内存条的非易失性存储器；
所述第三控制器根据所述预设的存储规则从所述第二磁盘阵列读取数据的过程中，从所述非易失性内存条的非易失性存储器读取数据，具体为：所述第三控制器依次通过所述第一控制器和所述第二控制器从所述非易失性内存条的非易失性存储器读取数据。
CN201610274074.3A 2016-04-27 2016-04-27 信息处理方法及处理器 Active CN105912486B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610274074.3A CN105912486B (zh) 2016-04-27 2016-04-27 信息处理方法及处理器
US15/458,418 US20170315757A1 (en) 2016-04-27 2017-03-14 Processor and information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610274074.3A CN105912486B (zh) 2016-04-27 2016-04-27 信息处理方法及处理器

Publications (2)

Publication Number Publication Date
CN105912486A true CN105912486A (zh) 2016-08-31
CN105912486B CN105912486B (zh) 2019-03-29

Family

ID=56753471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610274074.3A Active CN105912486B (zh) 2016-04-27 2016-04-27 信息处理方法及处理器

Country Status (2)

Country Link
US (1) US20170315757A1 (zh)
CN (1) CN105912486B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109144399A (zh) * 2017-06-16 2019-01-04 杭州海康威视数字技术股份有限公司 一种数据存储方法、装置及电子设备
CN111857817A (zh) * 2019-04-25 2020-10-30 比亚迪股份有限公司 数据读取方法、数据读取装置及数据读取系统
CN114356541A (zh) * 2021-11-29 2022-04-15 苏州浪潮智能科技有限公司 一种计算核心的配置方法及装置、系统、电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112835510B (zh) * 2019-11-25 2022-08-26 北京灵汐科技有限公司 一种片上存储资源存储格式的控制方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172333A1 (en) * 2007-12-26 2009-07-02 Sandisk Il Ltd. Storage device coordinator and a host device that includes the same
CN103778066A (zh) * 2014-01-24 2014-05-07 中国工商银行股份有限公司 数据处理方法和装置
CN103946814A (zh) * 2011-09-30 2014-07-23 英特尔公司 计算机系统中的非易失性随机存取存储器的自主初始化
CN104025060A (zh) * 2011-09-30 2014-09-03 英特尔公司 支持近存储器和远存储器访问的存储器通道
CN104050112A (zh) * 2013-03-15 2014-09-17 英特尔公司 用于标记需要写回持久存储的非事务代码区的开头和结束的指令

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539828B2 (en) * 2000-08-08 2009-05-26 Faronics Corporation Method and system for automatically preserving persistent storage
JP2005539309A (ja) * 2002-09-16 2005-12-22 ティギ・コーポレイション 記憶システムアーキテクチャおよび多重キャッシュ装置
JP5603997B2 (ja) * 2010-10-26 2014-10-08 株式会社日立製作所 ストレージ装置及びデータ制御方法
US20160232088A1 (en) * 2014-07-17 2016-08-11 Sandisk Enterprise Ip Llc Garbage Collection in Storage System with Distributed Processors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172333A1 (en) * 2007-12-26 2009-07-02 Sandisk Il Ltd. Storage device coordinator and a host device that includes the same
CN103946814A (zh) * 2011-09-30 2014-07-23 英特尔公司 计算机系统中的非易失性随机存取存储器的自主初始化
CN104025060A (zh) * 2011-09-30 2014-09-03 英特尔公司 支持近存储器和远存储器访问的存储器通道
CN104050112A (zh) * 2013-03-15 2014-09-17 英特尔公司 用于标记需要写回持久存储的非事务代码区的开头和结束的指令
CN103778066A (zh) * 2014-01-24 2014-05-07 中国工商银行股份有限公司 数据处理方法和装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109144399A (zh) * 2017-06-16 2019-01-04 杭州海康威视数字技术股份有限公司 一种数据存储方法、装置及电子设备
CN109144399B (zh) * 2017-06-16 2021-12-17 杭州海康威视数字技术股份有限公司 一种数据存储方法、装置及电子设备
CN111857817A (zh) * 2019-04-25 2020-10-30 比亚迪股份有限公司 数据读取方法、数据读取装置及数据读取系统
CN111857817B (zh) * 2019-04-25 2024-02-20 比亚迪半导体股份有限公司 数据读取方法、数据读取装置及数据读取系统
CN114356541A (zh) * 2021-11-29 2022-04-15 苏州浪潮智能科技有限公司 一种计算核心的配置方法及装置、系统、电子设备
CN114356541B (zh) * 2021-11-29 2024-01-09 苏州浪潮智能科技有限公司 一种计算核心的配置方法及装置、系统、电子设备

Also Published As

Publication number Publication date
CN105912486B (zh) 2019-03-29
US20170315757A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
CN105912486A (zh) 信息处理方法及处理器
CN105468293B (zh) 通过预测损坏的m-页提高闪存利用率的方法和系统
US6542972B2 (en) Logical view and access to physical storage in modular data and storage management system
CN100412806C (zh) 存贮控制器及存贮控制方法
US8464003B2 (en) Method and apparatus to manage object based tier
US6848034B2 (en) Dense server environment that shares an IDE drive
US7519638B2 (en) Method for developing enterprise information life cycle management policies and solutions
US20070079096A1 (en) Data storage unit access authorization table automatic rebuilding method and system
US8327106B2 (en) Selective device access control
US10275481B2 (en) Updating of in-memory synopsis metadata for inserts in database table
EP1736876A1 (en) Parallel generation of bundles of data objects
US20120185649A1 (en) Volume record data set optimization apparatus and method
CN103577115B (zh) 数据的排布处理方法、装置和服务器
CN110096219A (zh) 从驱动器组生成的驱动器区段池的有效容量
CN108733324A (zh) 一种固态硬盘的数据读写方法、装置、设备及存储介质
US6687787B1 (en) Configuration of a data storage system
US6430548B1 (en) Optimized database management system
EP2645225A1 (en) Storage control apparatus, storage system, and storage control method
CN109542842A (zh) 一种兼容fat32文件系统的视频顺序存储和查询方法及其装置
CN103902743B (zh) 通过业务名词操控数据的自助查询方法
CN109189326A (zh) 分布式集群的管理方法和装置
CN101517543A (zh) 用于盘存储介质的纠错
US6732194B1 (en) Method and apparatus for multi-sequential data operations
CN109582235A (zh) 管理元数据存储方法及装置
US20050289544A1 (en) Method to update a data structure disposed in an embedded device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant