CN105895676B - 双极结晶体管（bjt）基极导体回调 - Google Patents

双极结晶体管（bjt）基极导体回调 Download PDF

Info

Publication number
CN105895676B
CN105895676B CN201510367012.2A CN201510367012A CN105895676B CN 105895676 B CN105895676 B CN 105895676B CN 201510367012 A CN201510367012 A CN 201510367012A CN 105895676 B CN105895676 B CN 105895676B
Authority
CN
China
Prior art keywords
region
base
layer
base layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510367012.2A
Other languages
English (en)
Other versions
CN105895676A (zh
Inventor
徐力田
杜友伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105895676A publication Critical patent/CN105895676A/zh
Application granted granted Critical
Publication of CN105895676B publication Critical patent/CN105895676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Abstract

一些实施例针对一种双极结晶体管(BJT)，BJT具有形成在半导体衬底的主体内的集电极区以及布置在半导体衬底的上表面上方的发射极区。BJT包括布置在半导体衬底的上表面上方的基极区，基极区将发射极区和集电极区垂直分隔开。基极区布置在导电基极层内并且与导电基极层接触，导电基极层将电流传递至基极区。相对于一些传统的方法，基极区包括平坦底面，平坦底面增大了基极区和半导体衬底之间的接触面积，因此减小了集电极/基极结处的电阻。基极区也可以包括基本上垂直的侧壁，基本上垂直的侧壁增大了基极区和导电基极层之间的接触面积，因此改进了至基极区的电流传递。本发明的实施例还涉及双极结晶体管(BJT)基极导体回调。

Description

双极结晶体管（BJT）基极导体回调
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及双极结晶体管(BJT) 基极导体回调。
背景技术
双极结晶体管(BJT)常用于数字和模拟集成电路(IC)器件以用于高频应用。BJT包括共享阴极或阳极区的两个p-n结，其称为基极。基极将具有相同导电类型的两个区域(称为发射极和集电极)分隔开，发射极和集电极的导电类型与基极的导电类型相反。取决于导电类型，BJT可以是 NPN种类或PNP种类。
异质结双极晶体管(HBT)是将不同的半导体材料用于发射极/集电极和基极的一种类型的BJT。相对于BJT，通过使用不同的材料，HBT减少了从基极至发射极区内的空穴的注入。因此，HBT比BJT支撑更高的频率 (例如，几百GHz)。
发明内容
本发明的实施例提供了一种晶体管，包括：集电极区，布置在半导体衬底的主体内，所述集电极区具有第一导电类型；基极电介质，布置在所述半导体衬底的上表面上方并且包括位于所述集电极区上方的基极电介质开口；基极区，布置在所述基极电介质开口内，所述基极区具有与所述第一导电类型不同的第二导电类型并且在集电极/基极结处与所述集电极区接触；基极层，与所述基极区的上表面和侧壁均接触并且在所述基极电介质的上表面上方横向延伸；以及发射极区，位于所述基极区上方，所述发射极区具有所述第一导电类型并且在基极/发射极结处与所述基极区接触。
本发明的另一实施例提供了一种方法，包括：在半导体衬底的主体内形成集电极区，所述集电极区具有第一导电类型；在所述半导体衬底的上表面上方形成介电层；在所述介电层上方形成导电基极层，所述导电基极层具有与所述第一导电类型不同的第二导电类型；在所述导电基极层内形成凹槽；沿着所述凹槽的垂直侧壁形成间隔件层，并且所述间隔件层覆盖所述凹槽的底面；通过第一蚀刻工艺去除覆盖所述凹槽的所述底面的所述间隔件层的部分以暴露所述导电基极层的部分；通过第二蚀刻工艺和第三蚀刻工艺去除所述导电基极层的部分以暴露所述介电层的部分；通过第四蚀刻工艺去除所述介电层的部分，所述第四蚀刻工艺暴露所述半导体衬底的所述上表面的部分；以及沿着所述半导体衬底的所述上表面的部分并且沿着所述导电基极层的侧壁选择性地设置硅锗(SiGe)，其中，所述SiGe在所述导电基极层内形成基极区，所述基极区具有所述第二导电类型。
根据本发明的又一实施例，提供了一种晶体管，包括：集电极区，形成在半导体衬底的主体内，所述集电极区具有第一导电类型；发射极区，布置在所述半导体衬底的上表面上方，所述发射极区具有所述第一导电类型；以及硅锗(SiGe)基极区，布置在所述半导体衬底的所述上表面上方并且将所述发射极区和所述集电极区垂直分隔开，所述SiGe基极区具有与所述第一导电类型不同的第二导电类型并且具有基本上垂直的侧壁，所述基本上垂直的侧壁从所述SiGe基极区的上表面连续地延伸至所述半导体衬底的所述上表面。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A至图1B示出了根据本发明的双极结晶体管(BJT)的一些实施例的截面图。
图2示出了根据本发明的BJT的一些实施例的截面图。
图3示出了根据本发明的形成BJT的方法的一些实施例的流程图。
图4至图19示出了根据本发明的共同示出BJT的形成的一系列截面图的一些实施例。
具体实施方式
本发明提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
此外，为了易于描述，本文中可以使用“第一”、“第二”、“第三”等以区分一个或一系列图的不同元件。“第一”、“第二”、“第三”等不旨在为相应的元件的描述。因此，结合第一图描述的“第一层”可以不必对应于结合另一图描述的“第一层”。
在一些方法中，通过在半导体衬底中形成集电极区(例如，n型区)，在集电极区上方形成基极介电层，以及在基极介电层上方形成多晶硅基极层来制造垂直BJT。然后进行蚀刻以形成延伸穿过多晶硅基极层并且终止于基极介电层的最上表面处的开口。在开口中形成保护衬垫以覆盖多晶硅基极层的侧壁并且终止于基极介电层的最上表面上。随后，当保护衬垫侧壁留在适当的位置时，去除保护衬垫的底部以暴露基极介电层的最上表面。然后对该暴露的表面实施蚀刻以在基极介电层中形成凹槽。该凹槽垂直向下延伸至集电极区的上部并且横向底切保护侧壁和最接近保护侧壁的基极多晶硅层的边缘。然后基极区(例如，p型区)选择性地在凹槽中生长并且在集电极/基极结处与集电极区接触，并且随后发射极区(例如，n型区) 形成在基极区上方并且在基极/发射极结处与基极区接触。因此，构建了垂直BJT。不幸地是，其中选择性地生长基极区的凹槽仅邻接基极多晶硅层的底部平坦表面，并且因此，当在该凹槽中选择性地生长基极时，在基极区和基极多晶硅层之间存在相对较小的接触面积(即，高接触电阻)。此外，由于采用的蚀刻条件，凹槽通常具有圆形(例如，凹形)的底面。该圆形表面可以在一定程度上限制集电极/基极结的面积，从而限制BJT的增益。
因此，本发明针对垂直BJT，其中，凹槽延伸至基极多晶硅层下方并且也横向延伸至基极多晶硅层内，基极区生长在该凹槽中。因此，与其他方法相比，当选择性地生长基极区时，除了与导电基极层的下侧接触外，基极区与导电基极层的侧壁接触以增大接触面积(即，减小接触电阻)。此外，与其他方法相比，代替圆形的底面，在一些实施例中，基极区可以包括平坦的底面，这增大了基极区和集电极区之间的接触面积并且相应地减小了集电极/基极结处的电阻。
图1A示出了BJT 100的一些实施例的截面图。BJT 100包括布置在半导体衬底102内的具有第一导电类型(例如，具有第一掺杂浓度的n型) 的集电极区104。基极区118(例如，p型)布置在集电极区104上方并且在集电极/基极结122处与集电极区104接触。具有第一导电类型(例如，具有大于第一掺杂浓度的第二掺杂浓度的n型)的发射极区106布置在基极区118上方并且在基极/发射极结120处与基极区118接触。集电极区104、基极区118和发射极区106中的每个均由半导体材料制成并且通常处于 n-p-n布置(由于这提供更高的性能)，但是p-n-p布置也是可以的。在BJT 100的一些实施例中，衬底102是硅，基极区118是硅锗，并且发射极区 106是多晶硅。当硅锗或带隙窄于硅的带隙的其他半导体材料用于基极区 118时，产生的双极BJT趋于具有比其中将硅用于基极区的BJT更高的增益，但是这两种方法预期均落在本发明内。
图1B示出了BJT 100的分解的截面图。如图1A至图1B所示，基极介电层112将导电基极层110与衬底上表面108分隔开。在一些实施例中，导电基极层110是多晶硅并且具有第一导电类型，并且基极介电层112是厚度小于500埃的氧化物(例如，SiO2)。间隔件层116(例如，氮化硅(SiN))沿着发射极区106的垂直侧壁130布置，并且使发射极区 106的下部与导电基极层110电隔离。多晶硅间介电(IPD)层115(例如， SiN)将发射极区106的上部的外边缘与导电基极层110分隔开。
对于图1A至图1B的实施例，发射极区106和集电极区104包括n型硅(Si)，并且基极区118是p型SiGe。因此，对于图1A至图1B的实施例，发射极区106、基极区118和集电极区104形成异质结双极晶体管(HBT) 的n-p-n结。电荷流过BJT 100是由电荷载流子横跨发射极/基极结120、穿过基极区118并且横跨集电极/基极结122的扩散引起的。电荷流动是由通过第一至第三接触件128A-128C的发射极区106、基极区118和集电极区 104的独立偏置引起的。在各个实施例中，第一至第三接触件128A-128C 包括一种或多种导电材料，包括铜(Cu)、铝(Al)、钨(W)等。第一接触件128A连接至发射极区106，第二接触件128B通过导电基极层110 连接至基极区118，并且第三接触件128C连接至集电极区104。第一至第三接触件128A-128C布置在层间电介质(ILD)140内。
在BJT 100的“导通”状态中，第一至第三接触件128A-128C偏置，从而使得在基极区118与发射极区106和集电极区104两者之间存在正电势差(即，横跨发射极/基极结120和集电极/基极结122的正电势差)。结果，电子被从发射极区106注入基极区118内。该电子是扩散向集电极区 104的p型基极区118内的少数载流子。通过移动穿过p型基极区118的电子运载通过BJT 100的大多数电流。小部分电流也可以起因于发射极/基极结120和集电极/基极结122处的电荷载流子(即，电子和空穴)的重组。
转至图1B，BJT 100具有优于一些传统的BJT的优势：沿着基极区118 的垂直侧壁132和上表面134，在导电基极层110和基极区118之间具有增大的接触面积。具体地，垂直侧壁132从基极区118的上表面134连续地延伸至半导体衬底102的上表面108。在一些传统的方法中，基极区118 仅沿着其上表面134与导电基极层110接触，这减小了接触面积并且因此相对于BJT 100增大了电阻。
BJT 100具有优于一些传统的BJT的进一步优势：沿着基极区118的平坦底面136的基极区118和半导体衬底102的集电极区104之间的接触面积增大。在传统的BJT中，基极区118具有圆形底面，因此减小了接触面积并且因此增大了BJT 100的集电极/基极结122处的电阻。
由于横跨集电极/基极结122的过渡时间减少，增大导电基极层110和基极区118之间的接触面积以及沿着集电极/基极结122的接触面积也增大了BJT 100的截止频率。此外，通过在导电基极层110内形成开口，而不是在布置在导电基极层110下方的介电层内形成开口，可以消除介电层。结果，相对于一些传统的方法，可以减小发射极区106的顶部和半导体衬底102的上表面108之间的阶梯高度138。
也应注意，BJT 100包括布置在半导体衬底102的上表面108内的第一至第三浅沟槽隔离(STI)结构124A-124C(例如，氧化物)。第一STI结构124A和第三STI结构124C通过集电极区104横向分隔开。第一STI结构124A和第二STI结构124B通过位于SiGe基极区118下方的半导体衬底102(和集电极区104)的区域横向分隔开。BJT 100也包括将集电极区 104与半导体衬底102的其他区域横向隔离的第一和第二深沟槽隔离(DTI) 结构126A、126B。
图2示出了根据一些实施例的BJT 200的截面图。鉴于图1A的BJT 100 具有带有“T形”截面的发射极区106，图2的BJT 200具有带有“π形”截面的发射极区206，其基本上为合并在一起的两个T形发射极区106。π形发射极区206连接至第一基极区118A和第二基极区118B，第一基极区 118A和第二基极区118B连接至半导体衬底102的集电极区104。相对于BJT 100的T形发射极区106，通过使发射极/基极结和集电极/基极结的截面面积加倍，BJT200的π形发射极区206基本上使电子电流加倍。
BJT 200包括布置在半导体衬底102的上表面108内的第一至第四STI 结构224A-224D。第一STI结构224A和第四STI结构224D通过集电极区 104横向分隔开。第二STI结构224B将直接位于第一和第二基极区118A、 118B下方的集电极区104的部分横向分隔开。BJT200也包括将集电极区 104与半导体衬底102的其他区域横向隔离的第一和第二DTI结构126A、 126B。第一STI结构224A和第四STI结构224D从半导体衬底102的上表面108分别延伸至第一DTI结构126A和第二DTI结构126B的上部。第一 DTI结构126A和第二DTI结构126B从第一STI结构224A和第四STI结构224D延伸至埋氧(BOX)隔离结构202的上部。因此，第一STI结构 224A和第四STI结构224D、第一DTI结构126A和第二DTI结构126B以及BOX隔离结构202围绕集电极区104并且使集电极区104与半导体衬底 102的其他区域电隔离。
图3示出了根据本发明的形成BJT的方法300的一些实施例的流程图。虽然将方法300描述为一系列的步骤或事件，但是将理解，这些步骤或事件所示出的顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序进行和/或与除了本文中示出和/或描述的那些之外的其他步骤或事件同时进行。此外，可能不是所有示出的步骤对于实现本文的描述的一个或多个方面或实施例都是必需的。此外，可以在一个或多个单独的步骤和/或阶段中实施本文中示出的一个或多个步骤。
在步骤302中，在半导体衬底的主体内形成具有第一导电类型(例如， n型或p型)的集电极区。在一些实施例中，通过将一种或多种掺杂剂注入至半导体衬底的主体内来形成集电极区。
在步骤304中，在半导体衬底的上表面上方形成基极介电层。在一些实施例中，基极介电层包括通过化学汽相沉积(CVD)、半导体衬底的上表面的氧化或者其他适当的介电层形成技术形成的氧化物。
在步骤306中，在基极介电层上方形成导电基极层。导电基极层具有与第一导电类型不同的第二导电类型(例如，分别为p型或n型)。在一些实施例中，通过CVD或其他适当的层形成技术形成导电基极层。
在步骤308中，在导电基极层内形成凹槽。
在步骤310中，沿着凹槽的垂直侧壁以及在凹槽的底面上面形成介电间隔件层。在一些实施例中，通过CVD或其他适当的层形成技术形成间隔件层。
在步骤312中，通过第一蚀刻工艺去除覆盖凹槽的底面的间隔件层的部分以暴露导电基极层的部分。在一些实施例中，第一蚀刻工艺是去除覆盖凹槽的底面的间隔件层的部分的各向异性干蚀刻。
在步骤314中，通过第二蚀刻工艺去除位于凹槽的底面下面的导电基极层的部分，这暴露基极介电层的部分。在一些实施例中，第二干蚀刻是各向同性选择性干蚀刻，各向同性选择性干蚀刻垂直地蚀刻凹槽至基极介电层的上表面并且在导电基极层内横向地蚀刻而保留基极介电层基本完整。产生的凹槽具有倒T形的截面轮廓。倒T形的凹槽包括形成在导电基极层内的水平部分。在一些实施例中，水平部分包括邻接基极介电层的顶面的平坦底面；水平部分也可以包括基本平坦的垂直侧壁。在其他实施例中，由于各向同性蚀刻的性质，侧壁可以是圆形的。
在步骤316中，通过第三蚀刻工艺去除位于凹槽的底面下面的基极介电层的部分，这暴露半导体衬底的上表面的部分。在一些实施例中，第三蚀刻工艺是在基极介电层和导电基极层之间具有蚀刻选择性的选择性蚀刻，从而使得第三蚀刻工艺蚀刻位于凹槽的底面下面的基极介电层的部分，而保留导电基极层基本完整。因此，凹槽具有邻接半导体衬底的上表面的平坦底面。
在步骤318中，沿着半导体衬底的上表面和沿着导电基极层的侧壁选择性地设置SiGe。SiGe形成连接至导电基极层的基极区，基极区具有第二导电类型。因此，SiGe基极区具有带有平/平坦底面的矩形形状或者基本上矩形形状，平坦底面与半导体衬底的上表面接触。在一些实施例中，SiGe 基极区也具有平坦或基本上平坦的侧壁以及平坦或基本上平坦的上表面，侧壁的部分与导电基极层接触，上表面的部分也与导电基极层接触。基极区也可以具有圆形的侧壁和/或圆形的上表面。
在步骤320中，在SiGe基极区上方的凹槽内形成具有第一导电类型的半导体材料或导电材料，以形成BJT的发射极区。
图4至图19示出了根据本发明的共同示出BJT的形成的一系列截面图的一些实施例。虽然图4至图19描述为与方法300相关，但是将理解，图 4至图19中公开的结构不限于方法300，相反可以独立作为独立于方法300 的结构。类似地，虽然方法300描述为与图4至图19相关，但是将理解，方法300不限于图4至图19中公开的结构，相反可以独立于图4至图19中公开的结构而独立存在。
在图4中，图4对应于方法300的步骤302，已经在半导体衬底102 的主体内形成具有第一导电类型的集电极区104。已经通过穿过掩模406 (例如，SiN)的开口注入一种或多种掺杂剂402形成集电极区104，已经在半导体衬底102的上表面108上方设置并且图案化掩模406。对于图4 至图19的实施例，第一导电类型是n型，并且掺杂剂402包括形成n型集电极区104的诸如磷(P)、砷(As)、锑(Sb)或铋(Bi)等的供体。衬底102可以是块状硅衬底、绝缘体上硅衬底、二元化合物半导体衬底、三元化合物半导体衬底或更高阶的化合物半导体衬底等。
在图5中，已经通过蚀刻在半导体衬底102内形成第一深沟槽502A 和第二深沟槽502B。该蚀刻使用掩模504，掩模504已经设置在半导体衬底102的上表面108上方，并且然后掩模504已被图案化以形成对应于第一深沟槽502A和第二深沟槽502B的第一开口506A和第二开口506B。然后根据掩模504已经将半导体衬底102暴露于蚀刻剂508(例如，湿或干蚀刻剂)以形成具有第一深度510的第一深沟槽502A和第二深沟槽502B。
在图6中，已经通过蚀刻在半导体衬底102内形成第一至第三浅沟槽 602A-602C。该蚀刻使用已经设置在半导体衬底102的上表面108上方的掩模604。然后已经图案化掩模604以形成对应于第一至第三浅沟槽 602A-602C的第一至第三开口606A-606C。然后根据掩模604已经将半导体衬底102的上表面108暴露于蚀刻剂608以形成第一至第三浅沟槽602A-602C。第一浅沟槽602A和第三浅沟槽602C的中心位于第一深沟槽 502A和第二深沟槽502B上方。第一深沟槽502A和第二深沟槽502B从第一浅沟槽602A的下表面612A和第三浅沟槽602C的下表面612B延伸至第二深度610，第二深度610大于第一深度510。
在图7中，已经用介电材料(例如，SiO2)填充第一至第三浅沟槽 602A-602C以及第一深沟槽502A和第二深沟槽502B以形成第一至第三 STI结构124A-124C以及第一DTI结构126A和第二DTI结构126B。在各个实施例中，填充介电材料包括诸如CVD(例如，低压CVD(LPCVD) 或等离子体增强CVD(PECVD))、物理汽相沉积(PVD)、原子层沉积 (ALD)、分子束外延(MBE)、电子束(e束)外延或其他适当的工艺的沉积工艺。在形成第一至第三STI结构124A-124C以及第一DTI结构 126A和第二DTI结构126B之后，通过诸如化学机械抛光(CMP)的平坦化工艺从半导体衬底102的上表面108去除过量的介电材料。
在图8中，图8对应于方法300的步骤304和306，已经通过CVD、湿或干氧化或者其他适当的工艺在半导体衬底102的上表面108上方形成基极介电层112。然后已经在基极介电层112上方形成导电基极层110(例如，多晶硅)。然后已经在导电基极层110上方形成IPD层115(例如， SiN)。
在图9中，图9对应于方法300的步骤308，已经在导电基极层内形成凹槽902。在一些实施例中，通过蚀刻形成凹槽902。蚀刻使用具有开口 906的掩模904，开口906对应于凹槽902。然后根据掩模904已经将半导体衬底102暴露于蚀刻剂908以形成凹槽902。凹槽902向下延伸至垂直地位于导电基极层材料110(例如，多晶硅)内的底面910。因此，凹槽 902部分地延伸至导电基极层110内，但是不完全穿过导电基极层材料110。例如，在一些实施例中，凹槽902可以延伸至介于导电基极层110的总厚度的10％和90％之间的深度，或者在多个实施例中，凹槽902可以延伸至介于导电基极层110的总厚度的40％和60％之间的深度。
在图10中，图10对应于方法300的步骤310，已经沿着凹槽902的垂直侧壁1004形成间隔件层1002。间隔件层1002可以是覆盖凹槽902的底面910以及IPD层115的上表面1006的共形层。在一些实施例中，已经通过CVD或其他适当的层形成技术形成间隔件层1002。
在图11中，图11对应于方法300的步骤312，已经通过第一蚀刻工艺去除覆盖凹槽902的底面910的间隔件层1002的部分，从而使得凹槽 902的底面910再次对应于导电基极层材料110的部分。在一些实施例中，第一蚀刻工艺是利用一种或多种蚀刻剂1108以形成介电间隔件的各向异性干蚀刻，蚀刻剂1108包括CHF3和/或CF4。
在图12中，图12对应于方法300的步骤314，已经通过第二蚀刻和第三蚀刻工艺去除位于凹槽902下面的导电基极层110的部分，这暴露基极介电层112的部分。在一些实施例中，第二蚀刻工艺是通过HBr和O2的各向异性和选择性的干蚀刻以停止在112上。第三蚀刻是在间隔件层 1002/基极介电层112和导电基极层110之间具有选择性的各向同性蚀刻，从而使得其蚀刻导电基极层110而保留间隔件层1002和基极介电层112基本完整。在零偏置功率的情况下，SF6:O2的气体比率小于1。因此，第三蚀刻垂直地蚀刻凹槽902至基极介电层112的上表面1206。第三蚀刻也在导电基极层110内横向地蚀刻凹槽902。产生的凹槽902具有倒T形的截面轮廓。倒T形的凹槽包括形成在导电基极层110内的水平部分1202。水平部分1202包括邻接基极介电层112的上表面1206的平坦底面910。在一些实施例中，水平部分1202也包括基本垂直的侧壁1204，但是在其他实施例中，侧壁1204将是圆形的。在一些实施例中，第二蚀刻工艺是利用包括六氟化硫(SF6)和氧气(O2)的一种或多种蚀刻剂1208的各向同性蚀刻。
在图13中，图13对应于方法300的步骤316，已经通过第四蚀刻工艺去除位于凹槽902下面的基极介电层112的部分，从而使得凹槽902的底面910与半导体衬底102的上表面108一致。在一些实施例中，第四蚀刻工艺包括在导电基极层110/间隔件层1002和基极介电层112之间具有蚀刻选择性的选择性蚀刻，从而使得第四蚀刻工艺蚀刻位于凹槽902的底面910下面的基极介电层112的部分，而保留导电基极层110和间隔件层1002 基本完整。因此，凹槽具有邻接介电层的上表面的平坦底面。在一些实施例中，第四蚀刻工艺利用包括诸如氢氟酸(HF)的氟化物的湿蚀刻剂1308。虽然在图13中将该第四蚀刻工艺示出为终止于衬底上表面108处，但是在其他实施例中，第四蚀刻可以稍微向下延伸至衬底102内，从而使得凹槽 1202的下表面位于基极介电层112和衬底上表面108之间的界面下方。
在图14A中，图14A对应于方法300的步骤318，沿着半导体衬底102 的上表面108上的凹槽902的底面910以及沿着导电基极层110的侧壁1204 选择性地设置具有第二导电类型(例如，p型)的半导体材料1418，第二导电类型与第一导电类型相反。在一些实施例中，半导体材料1418包括 SiGe，并且半导体衬底102和导电基极层110包括硅(Si)。因此，SiGe 外延接合至半导体衬底102和导电基极层110的Si，但是不接合至基极介电层112(例如，SiO2)。图14B示出了这样的实施例，其中，选择性地生长的半导体材料1418形成SiGe基极区118，SiGe基极区118具有带有基本上垂直的侧壁132的矩形形状以及沿着集电极/基极结122的平坦底面 136。虽然未示出，但是在一些实施例中，基极区1418的底部可以延伸至衬底上表面108下方，和/或侧壁132可以是圆形的。
图14C示出了额外的实施例，其中，选择性地生长的半导体材料1418 包括沿着垂直侧壁132形成的小平面1402。小平面1402因材料1418和基极介电层112之间缺乏外延粘合性而产生。小平面1402导致小间隙和沿着基极介电层112的垂直侧壁132的非平坦部分。
在一些实施例中，SiGe基极区118中的锗(Ge)的浓度是梯变的，从而使SiGe的带隙在集电极/基极结122处比在发射极/基极结120处更窄。 Ge浓度的梯变导致SiGe基极区118内的电子的电场辅助运输，这产生使电子扩散穿过SiGe基极区118的加速电场。因此，Ge浓度的梯变增加了穿过SiGe基极区118的电子扩散。
在图15中，图15对应于方法300的步骤320，已经用具有第一导电类型的半导体材料或导电材料1502填充凹槽902的剩余部分。半导体材料或导电材料1502延伸至IPD层115的上表面1006上方。在一些实施例中，半导体材料或导电材料1502包括已经掺杂有诸如P、As、Sb、Bi等的一种或多种供体掺杂剂并且通过CVD或其他适当的层设置技术设置的多晶硅。然后已经通过CMP或其他适当的工艺平坦化半导体材料或导电材料1502 的上表面1504。
在图16中，图16对应于方法300的步骤320，已经蚀刻材料1502(和下面的IPD层115)以形成发射极区106。该蚀刻使用已经设置在半导体衬底102的上表面108上方并且被图案化的掩模1604。然后根据掩模1604 已经将材料1502(和下面的IPD层115)暴露于蚀刻剂1608以形成发射极区106。在各个实施例中，蚀刻剂1608包括湿或干蚀刻剂。由于该蚀刻，发射极106和IPD层115的垂直侧壁1602形成连续的平坦表面1602，平坦表面1602从发射极区106的上表面1606延伸至导电基极层110的上表面1610。
在图17中，图17对应于方法300的步骤320，已经蚀刻导电基极层 110(和下面的基极介电层112)以暴露半导体衬底102的上表面108的部分1702。该蚀刻使用已经设置并且被图案化的掩模1704。根据掩模1704，已经将导电基极层110(和下面的基极介电层112)暴露于蚀刻剂1708(例如，湿或干蚀刻剂)。
在图18中，图18对应于方法300的步骤320，已经在半导体衬底102 的上表面108上方设置ILD 140。在各个实施例中，ILD 140包括氧化物或低k介电材料。
在图19中，图19对应于方法300的步骤320，已经在ILD 140内形成第一至第三接触件128A-128C。在一些实施例中，第一至第三接触件 128A-128C的形成包括ILD 140的蚀刻以形成对应于第一至第三接触件 128A-128C的沟槽。然后已经用一种或多种导电材料(例如，Cu、Al、W 等)填充沟槽以形成第一至第三接触件128A-128C。
因此，本发明针对一种双极结晶体管(BJT)，BJT具有形成在半导体衬底的主体内的集电极区以及布置在半导体衬底的上表面上方的发射极区。 BJT包括布置在半导体衬底的上表面上方的基极区，基极区将发射极区和集电极区垂直分隔开。基极区布置在导电基极层内并且与导电基极层接触，导电基极层将电流传递至基极区。相对于一些传统的方法，基极区包括平坦底面，平坦底面增大了基极区和半导体衬底之间的接触面积，因此减小了集电极/基极结处的电阻。基极区也包括基本上垂直的侧壁，基本上垂直的侧壁增大了基极区和导电基极层之间的接触面积，因此改进了至基极区的电流传递。
一些实施例涉及一种晶体管，晶体管包括布置在半导体衬底的主体内的集电极区，集电极区具有第一导电类型。晶体管也包括布置在半导体衬底的上表面上方并且包括位于集电极区上方的基极电介质开口的基极电介质。晶体管还包括布置在基极电介质开口内的SiGe基极区，SiGe基极区具有与第一导电类型不同的第二导电类型并且在集电极/基极结处与集电极区接触。晶体管还包括与SiGe基极区的上表面和侧壁均接触并且横向延伸在基极电介质的上表面上方的多晶硅基极层。晶体管还包括布置在SiGe 基极区上方的多晶硅发射极区。发射极区具有第一导电类型并且在基极/发射极结处与SiGe基极区接触。
在上述晶体管中，其中，所述集电极区由硅(Si)制成，所述基极区由硅锗(SiGe)制成，所述基极层由多晶硅制成，并且所述发射极区由多晶硅制成。
在上述晶体管中，其中，所述集电极区由硅(Si)制成，所述基极区由硅锗(SiGe)制成，所述基极层由多晶硅制成，并且所述发射极区由多晶硅制成，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和多晶硅基极层的上表面之间的介电层。
在上述晶体管中，其中，所述集电极区由硅(Si)制成，所述基极区由硅锗(SiGe)制成，所述基极层由多晶硅制成，并且所述发射极区由多晶硅制成，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和多晶硅基极层的上表面之间的介电层，其中，所述T形或π形发射极区的水平部分的垂直侧壁和所述介电层的垂直侧壁形成连续的平坦表面，所述连续的平坦表面从所述发射极区的上表面延伸至所述多晶硅基极层的所述上表面；其中，所述T形或π形发射极区的垂直部分延伸穿过所述介电层和所述多晶硅基极层至SiGe 基极区的上表面；并且其中，所述T形或π形发射极区的所述垂直部分的垂直侧壁通过间隔件层与所述介电层和所述多晶硅基极层分隔开。
在上述晶体管中，其中，所述集电极区由硅(Si)制成，所述基极区由硅锗(SiGe)制成，所述基极层由多晶硅制成，并且所述发射极区由多晶硅制成，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和多晶硅基极层的上表面之间的介电层，其中，所述T形或π形发射极区的水平部分的垂直侧壁和所述介电层的垂直侧壁形成连续的平坦表面，所述连续的平坦表面从所述发射极区的上表面延伸至所述多晶硅基极层的所述上表面；其中，所述T形或π形发射极区的垂直部分延伸穿过所述介电层和所述多晶硅基极层至SiGe 基极区的上表面；并且其中，所述T形或π形发射极区的所述垂直部分的垂直侧壁通过间隔件层与所述介电层和所述多晶硅基极层分隔开，其中，所述T形或π形发射极区的所述垂直部分的所述垂直侧壁横向延伸超出所述SiGe基极区的垂直侧壁。
其他实施例涉及一种方法，该方法包括在半导体衬底的主体内形成集电极区，集电极区具有第一导电类型。该方法也包括在半导体衬底的上表面上方形成介电层以及在介电层上方形成导电基极层。导电基极层具有与第一导电类型不同的第二导电类型。该方法也包括在导电基极层内形成凹槽，以及沿着凹槽的垂直侧壁和在凹槽的底面上方形成间隔件层。该方法还包括通过第一蚀刻工艺使凹槽延伸穿过覆盖凹槽的底面的间隔件层的部分。该方法还包括通过第二蚀刻工艺使凹槽延伸穿过位于凹槽的底面下面的导电基极层的部分，从而使得凹槽的底面邻接介电层的上表面。该方法还包括通过第三蚀刻工艺使凹槽延伸穿过位于凹槽的底面下面的介电层的部分，从而使得凹槽的底面邻接半导体衬底的上表面。该方法还包括沿着半导体衬底的上表面上的凹槽的底面和沿着导电基极层的侧壁选择性地设置硅锗(SiGe)，其中，SiGe在导电基极层内形成基极区，基极区具有第二导电类型。
在上述方法中，其中，所述第一蚀刻工艺是各向异性蚀刻工艺。
在上述方法中，其中，所述第二蚀刻工艺是在所述导电基极层和所述介电层之间具有蚀刻选择性的各向异性选择性蚀刻，从而使得所述第二蚀刻工艺蚀刻所述导电基极层的部分，而保持所述介电层基本完整。
在上述方法中，其中，所述第三蚀刻工艺是在所述介电层和所述导电基极层之间具有蚀刻选择性的各向同性选择性蚀刻，从而使得所述第三蚀刻工艺横向蚀刻所述导电基极层的部分。
在上述方法中，其中，所述第四蚀刻工艺是在所述介电层和所述导电基极层之间具有蚀刻选择性的选择性蚀刻，从而使得所述第四蚀刻工艺蚀刻所述介电层的部分，而保持所述导电基极层基本完整。
又其他实施例涉及一种晶体管，晶体管包括形成在半导体衬底的主体内的集电极区，集电极区具有第一导电类型。晶体管也包括布置在半导体衬底的上表面上方的发射极区，发射极区具有第一导电类型。晶体管还包括布置在半导体衬底的上表面上方并且将发射极区和集电极区垂直分隔开的硅锗(SiGe)基极区，SiGe基极区具有与第一导电类型不同的第二导电类型并且具有基本上垂直的侧壁，基本上垂直的侧壁从SiGe基极区的上表面连续地延伸至半导体衬底的上表面。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区，所述晶体管还包括：导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区，所述晶体管还包括：导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型，其中，所述导电基极层通过介电层与所述半导体衬底的所述上表面分隔开。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区，所述晶体管还包括：导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型，其中，所述导电基极层通过介电层与所述半导体衬底的所述上表面分隔开，其中，所述介电层包括氧化物，并且所述介电层的厚度小于500埃。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区，所述晶体管还包括：导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和所述导电基极层的上表面之间的介电层。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区，所述晶体管还包括：导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和所述导电基极层的上表面之间的介电层，其中，所述T形或π形发射极区的垂直侧壁和所述介电层的垂直侧壁形成连续的平坦表面，所述连续的平坦表面从所述发射极区的上表面延伸至所述导电基极层的所述上表面。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区，所述晶体管还包括：导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和所述导电基极层的上表面之间的介电层，其中，所述T形或π形发射极区的垂直侧壁和所述介电层的垂直侧壁形成连续的平坦表面，所述连续的平坦表面从所述发射极区的上表面延伸至所述导电基极层的所述上表面，其中，所述T形或π形发射极区的垂直部分延伸穿过所述介电层和所述导电基极层至所述SiGe 基极区的上表面。
在上述晶体管中，其中，所述发射极区的垂直侧壁横向延伸超出所述 SiGe基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述 SiGe基极区，所述晶体管还包括：导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和所述导电基极层的上表面之间的介电层，其中，所述T形或π形发射极区的垂直侧壁和所述介电层的垂直侧壁形成连续的平坦表面，所述连续的平坦表面从所述发射极区的上表面延伸至所述导电基极层的所述上表面，其中，所述T形或π形发射极区的垂直部分延伸穿过所述介电层和所述导电基极层至所述SiGe 基极区的上表面，其中，所述T形或π形发射极区的所述垂直部分的垂直侧壁通过间隔件层与所述介电层和所述导电基极层分隔开。
在上述晶体管中，还包括：第一深沟槽隔离(DTI)结构和第二深沟槽隔离(DTI)结构，将所述集电极区与所述半导体衬底的其他区域横向隔离。
在上述晶体管中，还包括：第一深沟槽隔离(DTI)结构和第二深沟槽隔离(DTI)结构，将所述集电极区与所述半导体衬底的其他区域横向隔离，所述晶体管还包括：第一浅沟槽隔离(STI)结构和第三浅沟槽隔离(STI) 结构，从所述半导体衬底的所述上表面分别延伸至所述第一DTI结构和所述第二DTI结构的上部；以及第二STI结构，布置在所述第一STI结构和所述第三STI结构之间；其中，所述第一STI结构和所述第三STI结构通过所述集电极区分隔开；并且其中，所述第一DTI结构和所述第二DTI结构延伸至第一深度，所述第一深度位于所述半导体衬底的所述上表面下方并且大于第一STI结构至第三STI结构的第二深度。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (21)

1.一种晶体管，包括：
集电极区，布置在半导体衬底的主体内，所述集电极区具有第一导电类型；
基极电介质，布置在所述半导体衬底的上表面上方并且包括位于所述集电极区上方的基极电介质开口；
基极区，布置在所述基极电介质开口内，所述基极区具有与所述第一导电类型不同的第二导电类型并且在集电极/基极结处与所述集电极区接触；
基极层，具有与所述基极区的外侧壁接触的下部内侧壁和在所述基极区的最高表面上方朝向所述下部内侧壁包围区域内横向延伸的上部侧壁，所述基极层在所述基极电介质的上表面上方横向延伸；以及
发射极区，位于所述基极区上方，所述发射极区具有所述第一导电类型并且在基极/发射极结处与所述基极区接触。
2.根据权利要求1所述的晶体管，其中，所述集电极区由硅(Si)制成，所述基极区由硅锗(SiGe)制成，所述基极层由多晶硅制成，并且所述发射极区由多晶硅制成。
3.根据权利要求2所述的晶体管，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和多晶硅基极层的上表面之间的介电层。
4.根据权利要求3所述的晶体管，
其中，所述T形或π形发射极区的水平部分的垂直侧壁和所述介电层的垂直侧壁形成连续的平坦表面，所述连续的平坦表面从所述发射极区的上表面延伸至所述多晶硅基极层的所述上表面；
其中，所述T形或π形发射极区的垂直部分延伸穿过所述介电层和所述多晶硅基极层至硅锗基极区的上表面；并且
其中，所述T形或π形发射极区的所述垂直部分的垂直侧壁通过间隔件层与所述介电层和所述多晶硅基极层分隔开。
5.根据权利要求4所述的晶体管，其中，所述T形或π形发射极区的所述垂直部分的所述垂直侧壁横向延伸超出所述硅锗基极区的垂直侧壁。
6.一种形成晶体管的方法，包括：
在半导体衬底的主体内形成集电极区，所述集电极区具有第一导电类型；
在所述半导体衬底的上表面上方形成介电层；
在所述介电层上方形成导电基极层，所述导电基极层具有与所述第一导电类型不同的第二导电类型；
在所述导电基极层内形成凹槽；
沿着所述凹槽的垂直侧壁形成间隔件层，并且所述间隔件层覆盖所述凹槽的底面；
通过第一蚀刻工艺去除覆盖所述凹槽的所述底面的所述间隔件层的部分以暴露所述导电基极层的部分；
通过第二蚀刻工艺和第三蚀刻工艺去除所述导电基极层的部分以暴露所述介电层的部分，所述第三蚀刻工艺在所述导电基极层内横向地蚀刻所述凹槽，其中，横向蚀刻后的凹槽具有第一开口和位于所述第一开口上方的第二开口；
通过第四蚀刻工艺去除所述介电层的部分，所述第四蚀刻工艺暴露所述半导体衬底的所述上表面的部分；以及
沿着所述半导体衬底的所述上表面的部分并且沿着所述导电基极层的侧壁选择性地设置硅锗(SiGe)，其中，所述硅锗在所述导电基极层的第一开口内形成基极区，所述基极区具有所述第二导电类型，其中，所述导电基极层具有与所述基极区的外侧壁接触的下部内侧壁和在所述基极区的最高表面上方横向延伸的上部侧壁，所述导电基极层在所述介电层的上表面上方横向延伸；
在所述基极区上方形成发射极区，其中，所述发射极区的部分设置在所述第二开口中，
其中，所述第一开口的在相邻导电基极层之间的长度大于所述第二开口的在相邻导电基极层之间的长度。
7.根据权利要求6所述的方法，其中，所述第一蚀刻工艺是各向异性蚀刻工艺。
8.根据权利要求6所述的方法，其中，所述第二蚀刻工艺是在所述导电基极层和所述介电层之间具有蚀刻选择性的各向异性选择性蚀刻，从而使得所述第二蚀刻工艺蚀刻所述导电基极层的部分，而保持所述介电层基本完整。
9.根据权利要求6所述的方法，其中，所述第三蚀刻工艺是在所述介电层和所述导电基极层之间具有蚀刻选择性的各向同性选择性蚀刻，从而使得所述第三蚀刻工艺横向蚀刻所述导电基极层的部分。
10.根据权利要求6所述的方法，其中，所述第四蚀刻工艺是在所述介电层和所述导电基极层之间具有蚀刻选择性的选择性蚀刻，从而使得所述第四蚀刻工艺蚀刻所述介电层的部分，而保持所述导电基极层基本完整。
11.一种晶体管，包括：
集电极区，形成在半导体衬底的主体内，所述集电极区具有第一导电类型；
发射极区，布置在所述半导体衬底的上表面上方，所述发射极区具有所述第一导电类型；以及
硅锗(SiGe)基极区，布置在所述半导体衬底的所述上表面上方并且将所述发射极区和所述集电极区垂直分隔开，所述硅锗基极区具有与所述第一导电类型不同的第二导电类型并且具有基本上垂直的侧壁，所述基本上垂直的侧壁从所述硅锗基极区的上表面连续地延伸至所述半导体衬底的所述上表面；
基极层，具有与所述硅锗基极区的外侧壁接触的下部内侧壁和在所述基极区的最高表面上方横向延伸的上部侧壁，其中，所述发射极区的最外侧壁比所述硅锗(SiGe)基极区的所述侧壁间隔更宽。
12.根据权利要求11所述的晶体管，其中，所述发射极区的垂直侧壁横向延伸超出所述硅锗基极区的所述基本上垂直的侧壁，从而使得所述发射极区覆盖所述硅锗基极区。
13.根据权利要求12所述的晶体管，还包括：
导电基极层，布置在所述发射极区和所述集电极区之间的所述半导体衬底的所述上表面上方，所述导电基极层具有所述第二导电类型。
14.根据权利要求13所述的晶体管，其中，所述导电基极层通过第一介电层与所述半导体衬底的所述上表面分隔开。
15.根据权利要求14所述的晶体管，其中，所述第一介电层包括氧化物，并且所述第一介电层的厚度小于500埃。
16.根据权利要求13所述的晶体管，其中，所述发射极区具有T形或π形，并且所述晶体管还包括布置在T形或π形发射极区的下水平表面和所述导电基极层的上表面之间的第二介电层。
17.根据权利要求16所述的晶体管，其中，所述T形或π形发射极区的垂直侧壁和所述第二介电层的垂直侧壁形成连续的平坦表面，所述连续的平坦表面从所述发射极区的上表面延伸至所述导电基极层的所述上表面。
18.根据权利要求17所述的晶体管，其中，所述T形或π形发射极区的垂直部分延伸穿过所述第二介电层和所述导电基极层至所述硅锗基极区的上表面。
19.根据权利要求18所述的晶体管，其中，所述T形或π形发射极区的所述垂直部分的垂直侧壁通过间隔件层与所述第二介电层和所述导电基极层分隔开。
20.根据权利要求11所述的晶体管，还包括：
第一深沟槽隔离(DTI)结构和第二深沟槽隔离(DTI)结构，将所述集电极区与所述半导体衬底的其他区域横向隔离。
21.根据权利要求20所述的晶体管，还包括：
第一浅沟槽隔离(STI)结构和第三浅沟槽隔离(STI)结构，从所述半导体衬底的所述上表面分别延伸至所述第一深沟槽隔离结构和所述第二深沟槽隔离结构的上部；以及
第二浅沟槽隔离结构，布置在所述第一浅沟槽隔离结构和所述第三浅沟槽隔离结构之间；
其中，所述第一浅沟槽隔离结构和所述第三浅沟槽隔离结构通过所述集电极区分隔开；并且
其中，所述第一深沟槽隔离结构和所述第二深沟槽隔离结构延伸至第一深度，所述第一深度位于所述半导体衬底的所述上表面下方并且大于第一浅沟槽隔离结构至第三浅沟槽隔离结构的第二深度。
CN201510367012.2A 2015-02-12 2015-06-29 双极结晶体管（bjt）基极导体回调 Active CN105895676B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/620,326 US9831328B2 (en) 2015-02-12 2015-02-12 Bipolar junction transistor (BJT) base conductor pullback
US14/620,326 2015-02-12

Publications (2)

Publication Number Publication Date
CN105895676A CN105895676A (zh) 2016-08-24
CN105895676B true CN105895676B (zh) 2019-12-13

Family

ID=56622306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510367012.2A Active CN105895676B (zh) 2015-02-12 2015-06-29 双极结晶体管（bjt）基极导体回调

Country Status (2)

Country Link
US (2) US9831328B2 (zh)
CN (1) CN105895676B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935186B1 (en) * 2016-09-21 2018-04-03 International Business Machines Corporation Method of manufacturing SOI lateral Si-emitter SiGe base HBT
US10593771B2 (en) * 2017-12-11 2020-03-17 International Business Machines Corporation Vertical fin-type bipolar junction transistor with self-aligned base contact
US10734490B1 (en) 2019-03-22 2020-08-04 International Business Machines Corporation Bipolar junction transistor (BJT) with 3D wrap around emitter
CN111081702B (zh) * 2019-11-18 2022-05-31 北京工业大学 一种等温分布的介质槽隔离结构SiGeHBT阵列

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234846A (en) 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5928967A (en) 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
US6509242B2 (en) * 2001-01-12 2003-01-21 Agere Systems Inc. Heterojunction bipolar transistor
US6861324B2 (en) * 2001-06-15 2005-03-01 Maxim Integrated Products, Inc. Method of forming a super self-aligned hetero-junction bipolar transistor
US6864560B2 (en) * 2003-03-28 2005-03-08 International Business Machines Corporation Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance
FR2868203B1 (fr) * 2004-03-29 2006-06-09 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline
US7095094B2 (en) * 2004-09-29 2006-08-22 Agere Systems Inc. Multiple doping level bipolar junctions transistors and method for forming
US20060022006A1 (en) * 2004-11-01 2006-02-02 Tom Cruise Universal Suspended Collapsible Interframe Carrier for Bottles, Cups, Beverages and Sundries for Wheeled Luggage, and Method
DE102005013982A1 (de) * 2005-03-26 2006-10-05 Atmel Germany Gmbh Verfahren zur Herstellung eines Bipolartransistors und nach einem derartigen Verfahren hergestellter Bipolartransistor
DE102006059113A1 (de) * 2006-12-08 2008-06-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
EP2512005B1 (en) * 2011-04-15 2017-02-15 Raychem International Remote control and operation of LV distribution networks
US8536012B2 (en) * 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US9093491B2 (en) * 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US9029229B2 (en) * 2013-05-29 2015-05-12 International Business Machines Corporation Semiconductor device and method of forming the device by forming monocrystalline semiconductor layers on a dielectric layer over isolation regions

Also Published As

Publication number Publication date
US10714600B2 (en) 2020-07-14
CN105895676A (zh) 2016-08-24
US9831328B2 (en) 2017-11-28
US20180047837A1 (en) 2018-02-15
US20160240636A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US9324846B1 (en) Field plate in heterojunction bipolar transistor with improved break-down voltage
US8288758B2 (en) SOI SiGe-base lateral bipolar junction transistor
US20100187657A1 (en) Bipolar transistor with base-collector-isolation without dielectric
US9660047B2 (en) Method for forming semiconductor components having self-aligned trench contacts
CN103311244A (zh) 半导体器件及用于制造半导体器件的方法
US10714600B2 (en) Bipolar junction transistor (BJT) base conductor pullback
US10777668B2 (en) Bipolar junction transistors with a self-aligned emitter and base
US11127816B2 (en) Heterojunction bipolar transistors with one or more sealed airgap
US9508711B2 (en) Semiconductor device with bipolar junction transistor cells
EP1842229B1 (en) Bipolar transistor and method of fabricating the same
US10211090B2 (en) Transistor with an airgap for reduced base-emitter capacitance and method of forming the transistor
CN109494245B (zh) 晶体管
US20120056305A1 (en) Spacer structure for transistor device and method of manufacturing same
US6777780B2 (en) Trench bipolar transistor
US9837280B2 (en) Methods for manufacturing semiconductor devices
US11127843B2 (en) Asymmetrical lateral heterojunction bipolar transistors
KR102458018B1 (ko) 다층 베이스 유전체 막을 포함하는 bjt
EP4002481A1 (en) Low parasitic ccb heterojunction bipolar transistor
WO2003044861A1 (en) Heterojunction semiconductor device and method of manufacturing such device
US20230102573A1 (en) Lateral heterojunction bipolar transistor with improved breakdown voltage and method
US10170601B2 (en) Structure and formation method of semiconductor device with bipolar junction transistor
CN110416302B (zh) 一种半导体器件及其制造方法
CN112750900A (zh) 双极结型晶体管(bjt)及其形成方法
CN117525113A (zh) 半导体装置和制造半导体装置的方法
CN116995026A (zh) 深沟槽隔离结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant