CN105895506A - 填充凹部的方法以及处理装置 - Google Patents

填充凹部的方法以及处理装置 Download PDF

Info

Publication number
CN105895506A
CN105895506A CN201610090996.9A CN201610090996A CN105895506A CN 105895506 A CN105895506 A CN 105895506A CN 201610090996 A CN201610090996 A CN 201610090996A CN 105895506 A CN105895506 A CN 105895506A
Authority
CN
China
Prior art keywords
gas
container
film
control
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610090996.9A
Other languages
English (en)
Other versions
CN105895506B (zh
Inventor
千叶洋郞
千叶洋一郞
入宇田启树
铃木大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105895506A publication Critical patent/CN105895506A/zh
Application granted granted Critical
Publication of CN105895506B publication Critical patent/CN105895506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种填充凹部的方法以及处理装置。该填充凹部的方法用于填充被处理体的凹部，其中，该方法包括如下工序：沿着划分形成凹部的壁面形成实质上不含有杂质的半导体材料的第1薄膜；通过在容器的内侧对被处理体进行退火，由第1薄膜的朝向凹部的底部移动了的半导体材料形成与半导体基板的结晶相应的外延区域；对第1薄膜的残留于凹部的壁面的部分进行蚀刻；对外延区域进行气相掺杂；沿着划分形成凹部的壁面形成实质上不含有杂质的半导体材料的第2薄膜；通过在容器的内侧对被处理体进行退火，由第2薄膜的朝向凹部的底部移动了的半导体材料进一步形成外延区域；对第2薄膜的残留于凹部的壁面的部分以及外延区域进行气相掺杂。

Description

填充凹部的方法以及处理装置
技术领域
本发明涉及填充凹部的方法以及处理装置。
背景技术
在半导体器件的制造中，有时进行向设于半导体晶圆的表面的孔或沟槽等凹部内填充硅等半导体材料的处理。半导体晶圆包括半导体基板和形成于半导体基板上的绝缘膜，凹部形成于绝缘膜的表面(半导体晶圆的表面)。向凹部内填充的半导体材料与半导体基板的材料是同样的，例如，存在将该半导体材料用作电极的情况。
以往，公知有关于对形成于作为半导体晶圆的被处理体的绝缘膜的凹部进行填充的方法以及装置的技术。填充上述凹部的方法包括如下工序：沿着划分形成凹部的壁面形成含有杂质的第1非晶硅膜的工序；在第1非晶硅膜上形成第2非晶硅膜的工序和在形成第2非晶硅后对被处理体进行退火的工序。
发明内容
发明要解决的问题
有时设于半导体晶圆的表面的凹部以贯通绝缘膜、延伸到作为该绝缘膜的基底的半导体基板的内部的方式形成。这样的凹部可通过对绝缘膜以及半导体基板进行蚀刻而形成。本申请的发明人对如下技术进行了研究：使半导体材料朝向该凹部的底部移动，由该半导体材料形成与半导体基板的结晶相应的外延区域，从而填充该凹部。
半导体材料以不闭塞凹部的方式堆积于凹部的侧壁以及底壁，通过相对于该半导体材料进行固相外延生长，外延区域被形成于凹部。通过重复进行形成外延区域的这样的工序，外延区域在凹部中被扩大。在半导体材料不含有杂质的情况下，向外延区域添加杂质能够通过GPD进行，但是，若在通过GPD添加了杂质的外延区域的表面上通过接下来的工序进一步由半导体材料进行外延生长，则在该工序之前形成的外延区域含有在该工序以前的工序中通过GPD已经添加了的杂质。含有杂质的外延区域与不含有杂质的外延区域相比，蚀刻速度进一步加快，因此，在形成外延区域后不进行外延生长而通过蚀刻对残留于侧壁的半导体材料进行去除时，在外延区域也有可能由于蚀刻而产生损伤。因而，在通过半导体材料的外延生长来填充凹部的技术中，需要使填充到凹部的外延区域所受到的由蚀刻引起的影响降低。
用于解决问题的方案
一技术方案可提供一种填充被处理体的凹部的方法。被处理体包括半导体基板以及设于该半导体基板上的绝缘膜。凹部贯通绝缘膜而延伸到半导体基板的内部。该方法能够包括如下工序：(a)沿着划分形成凹部的壁面形成实质上不含有杂质的半导体材料的第1薄膜的工序；(b)通过在容器的内侧对被处理体进行退火、由第1薄膜的朝向凹部的底部移动了的半导体材料形成与半导体基板的结晶相应的外延区域的工序(以下称为“第1工序”)；(c)对第1薄膜的残留于凹部的壁面的部分进行蚀刻的工序(以下称为“第2工序”)；(d)对外延区域进行气相掺杂的工序(以下称为“第3工序”)；(e)沿着划分形成凹部的壁面形成实质上不含有杂质的半导体材料的第2薄膜的工序(以下称为“第4工序”)；(f)通过在容器的内侧对被处理体进行退火、由第2薄膜的朝向凹部的底部移动了的半导体材料进一步形成外延区域的工序(以下称为“第5工序”)；(h)对第2薄膜的残留于凹部的壁面的部分以及外延区域进行气相掺杂的工序(以下称为“第6工序”)。
另一技术方案可提供能够用于实施上述的方法的处理装置。该处理装置包括容器、气体供给部、加热装置以及控制装置。气体供给部构成为向容器的内侧供给用于形成实质上不含有杂质的半导体材料的第1薄膜的第1气体、用于形成实质上不含有杂质的半导体材料的第2薄膜的第2气体、用于对第1薄膜进行蚀刻的第3气体、以及用于气相掺杂的第4气体。加热装置用于对容器的内侧的空间进行加热。控制部用于对气体供给部以及加热装置进行控制。控制部能够执行使气体供给部向容器的内侧供给第1气体的第1控制；在执行第1控制后，控制部能够执行使加热装置对容器的内侧的空间进行加热的第2控制；在执行第2控制后，控制部能够执行使气体供给部向容器的内侧供给第3气体的第3控制；在执行第3控制后，控制部能够执行使气体供给部向容器的内侧供给第4气体的第4控制；在执行第4控制后，控制部能够执行使气体供给部向容器的内侧供给第2气体的第5控制；在执行第5控制后，控制部能够执行使加热装置对容器的内侧的空间进行加热的第6控制；在执行第6控制后，控制部能够执行使气体供给部向容器的内侧供给第4气体的第7控制。
附图说明
附图作为本说明书的一部分被编入来表示本发明的实施方式，因此，与上述的一般性说明以及后述的实施方式的详细内容一起说明本发明的构思。
图1是表示一实施方式的填充凹部的方法的流程图。
图2是例示实施图1所示的方法前的初始状态以及执行该方法的各工序后的被处理体的剖视图。
图3是例示执行图1所示的方法的各工序后的被处理体的剖视图。
图4是例示执行图1所示的方法的各工序后的被处理体的剖视图。
图5是概略地表示能够用于实施图1所示的方法的处理装置的图。
图6是表示图5所示的处理装置的控制部的构成的例示的图。
具体实施方式
以下，参照附图详细地说明各种实施方式。此外，对各图中相同或相当的部分标注相同的附图标记。在下述的详细说明中，提供更多的具体的详细内容以能够充分地理解本发明。然而，本领域技术人员没有这样的详细的说明也能够完成本发明是显而易见的。在其他的例子中，为了避免难以理解各种实施方式，对于公知的方法、步骤、系统、构成要素没有详细地示出。
图1是表示一实施方式的填充凹部的方法的流程图。另外，图2是例示实施图1所示的方法前的初始状态以及执行该方法的各工序后的被处理体的剖视图，图3以及图4是例示执行图1所示的方法的各工序后的被处理体的剖视图。图1所示的方法MT是通过使半导体材料在被处理体的凹部中外延生长来填充该凹部的方法。
在应用方法MT前的初始状态下，被处理体(以下有时称为“晶圆W”)具有图2的(a)所示的结构。晶圆W包括半导体基板SB和绝缘膜IF。半导体基板SB是单晶半导体基板或多晶半导体基板，例如是单晶硅基板或多晶硅基板。绝缘膜IF设于半导体基板SB上。绝缘膜IF具有上表面TW。绝缘膜IF由例如氧化硅(SiO2)或氮化硅(Si3N4)形成。
在晶圆W上形成有沟槽或孔(接触孔等)这样的凹部DR。凹部DR从上表面TW沿着膜厚方向贯通绝缘膜IF，进一步延伸到半导体基板SB的内部。凹部DR能够具有例如190nm～210nm左右的深度、40nm～50nm左右的宽度。凹部DR由侧壁面SW以及底面BW等划分形成。侧壁面SW从侧方划分形成凹部DR，底面BW从下方划分形成凹部DR。侧壁面SW包括面DS。面DS在半导体基板SB中从侧方划分形成凹部DR。该凹部DR能够通过在绝缘膜IF之上形成掩模、对该绝缘膜IF和半导体基板SB进行蚀刻来形成。
在方法MT中，对图2的(a)所示的晶圆W执行工序ST1、工序ST2、工序ST3、工序ST4、工序ST5、工序ST6以及工序ST7。另外，在一实施方式中，也可以重复进行包括工序ST4～工序ST7的序列SQ。另外，在一实施方式中，也可以进一步执行工序ST8。工序ST8可包含于序列SQ。
对能够用于实施方法MT的处理装置的实施方式进行说明。图5是概略地表示能够用于实施图1所示的方法的处理装置10的图。图5所示的处理装置10包括容器12、内管14、外管16、歧管18、支承环20、盖体22、舟皿升降机24、晶圆舟皿26、绝热体28、加热器30、气体导入管32、排气口34、吹扫气体供给管36、排气管38、阀40、排气装置42、控制部100、以及气体供给部GF。
容器12具有双层管构造。容器12的长度方向朝向铅垂方向。容器12是具有大致圆筒形状的反应管。容器12具有内管14以及外管16。内管14以及外管16由耐热性以及耐腐蚀性优异的材料、例如石英形成。
内管14具有大致圆筒形状。内管14包括上端以及下端，该上端以及下端被敞开。外管16以包覆内管14的方式与内管14大致同轴地设置。在外管16和内管14之间设置有恒定的间隔。外管16的上端被闭塞，外管16的下端被敞开。在外管16的下方设有歧管18。
歧管18形成为筒状，由例如不锈钢(SUS)形成。歧管18与外管16的下端气密地连接。在歧管18的内壁一体地形成有支承环20。支承环20从歧管18的内壁向内侧突出。支承环20支承着内管14。在歧管18的下方设有盖体22。
盖体22与舟皿升降机24连接，构成为能够利用舟皿升降机上下运动。若利用舟皿升降机24使盖体22上升，则歧管18的下方侧(即，炉口部分)被封闭。若利用舟皿升降机24使盖体22下降，则歧管18的下方侧(即，炉口部分)被敞开。在盖体22上载置有晶圆舟皿26。
晶圆舟皿26可由例如石英形成。晶圆舟皿26构成为沿着铅垂方向隔开预定的间隔地支承多个晶圆W。
在容器12的周围，以围绕容器12的方式设有绝热体28。在绝热体28的内壁面设有加热器30(加热装置)。加热器30由例如电阻发热体形成，用于对容器12的内侧的空间进行加热。容器12的内侧的空间被加热器30加热到预定的温度，收容于容器12的内侧的空间的晶圆W被加热。
在歧管18的侧面连接有一个以上的气体导入管32。气体导入管32例如在比支承环20靠下方的位置与歧管18的侧面连接。由气体导入管32构成的气体管线与容器12的内侧连通。
气体导入管32与气体供给部GF连接。在一实施方式中，气体供给部GF包括气体源GS1、GS2、GS3、GS4、GS5、阀V11、V12、V21、V22、V31、V32、V41、V42、V51、V52、以及质量流量控制器这样的流量控制器FC1、FC2、FC3、FC4、FC5。气体源GS1经由阀V11、流量控制器FC1、以及阀V12与气体导入管32连接。气体源GS2经由阀V21、流量控制器FC2、以及阀V22与气体导入管32连接。气体源GS3经由阀V31、流量控制器FC3、以及阀V32与气体导入管32连接。气体源GS4经由阀V41、流量控制器FC4、以及阀V42与气体导入管32连接。气体源GS5经由阀V51、流量控制器FC5、以及阀V52与气体导入管32连接。
气体供给部GF构成为，特别是向容器12的内侧供给用于形成实质上不含有杂质的半导体材料的第1薄膜TF1的第1气体、用于形成实质上不含有杂质的半导体材料的第2薄膜TF2的第2气体、用于对第1薄膜TF1进行蚀刻的第3气体、用于气相掺杂(GPD；Gas Phase Doping)的第4气体、以及对第2薄膜TF2进行蚀刻的第5气体。第1气体在后述的工序ST1中利用，第2气体在工序ST5中利用。第3气体在后述的工序ST3中利用。第4气体在后述的工序ST4以及工序ST7的GPD等中利用。第5气体在后述的工序ST8中利用。
气体源GS1是包含于第1气体和第2气体的原料气体的源。气体源GS1能够是含硅气体、含锗烷气体、或含硅气体和含锗烷气体这二者的混合气体的源。具体而言，于在工序ST1以及工序ST5中形成的薄膜由硅形成的情况下，气体源GS1是含硅气体的源。含硅气体能够是甲硅烷气体、乙硅烷气体、或氨基硅烷系气体。于在工序ST1以及工序ST5中形成的薄膜由锗形成的情况下，气体源GS1是甲锗烷这样的含锗烷气体的源。于在工序ST1以及工序ST5中形成的薄膜由硅锗形成的情况下，气体源GS1能够是上述的含硅气体以及含锗烷气体这二者的混合气体的源。
气体源GS2是作为第4气体的杂质源的气体的源。作为杂质，可例示例如砷(As)、硼(B)、或P(磷)。作为杂质源的气体，能够使用例如磷化氢(PH3)、乙硼烷(B2H6)、三氯化硼(BCl3)、或砷化氢(AsH3)。
气体源GS3是添加气体的源。作为这样的添加气体，可例示C2H4气体、N2O气体、NO气体、或NH3气体。此外，添加气体可以使用C2H4气体、N2O气体、NO气体、以及NH3气体中的一种以上的气体。
气体源GS4是可用于退火的非活性气体的源。作为这样的非活性气体，能够例示氢气(H2气体)或氮气(N2气体)等。
气体源GS5是在工序ST3中使用的第3气体、以及在工序ST8使用的第5气体所含有的蚀刻气体的源。作为这样的蚀刻气体，可以使用含有Cl2、HCl、F2、Br2、以及HBr中的一种以上的气体。此外，只要是可以对应于绝缘膜IF以及外延区域EPR而选择性地蚀刻后述的第1薄膜TF1以及第2薄膜TF2的气体，蚀刻气体就可以使用任意的气体。
如图5所示，在歧管18的侧面设有用于对容器12的内侧的气体进行排气的排气口34。排气口34设于比支承环20靠上方的位置，与容器12的内侧的形成于内管14和外管16之间的空间连通。因而，在内管14中产生的排气等通过内管14和外管16之间的空间向排气口34流动。
歧管18与吹扫气体供给管36连接。吹扫气体供给管36在排气口34的下方与歧管18连接。吹扫气体供给管36与吹扫气体供给源连接，从吹扫气体供给源经由吹扫气体供给管36向容器12的内侧供给吹扫气体、例如氮气。
排气口34与排气管38气密地连接。在排气管38上，从排气管38的上游侧起设有阀40、以及真空泵这样的排气装置42。阀40用于对排气管38的开度进行调整而将容器12的内侧的压力控制为预定的压力。排气装置42是用于对容器12的内侧的空间进行减压的装置。排气装置42经由排气管38对容器12的内侧的气体进行排气，对容器12的内侧的压力进行调整。此外，在排气管38上也可以设有捕集器、洗涤器等，处理装置10也可以构成为在将从容器12排出的排气无害化后，将排气向处理装置10外排出。
处理装置10具有用于执行处理装置10的各部分的控制的控制部100。图6示出了控制部100的构成。如图6所示，控制部100包括主控制部110、操作面板121、温度传感器(组)122、压力计(组)123、加热器控制器124、流量控制部125、以及阀控制部126。控制部100尤其是对气体供给部GF、加热器30、以及排气装置42进行控制。
主控制部110与操作面板121、温度传感器(组)122、压力计(组)123、加热器控制器124、流量控制部125、阀控制部126等连接。
操作面板121具有显示屏幕以及操作按钮，将操作者的操作指示向主控制部110传递。操作面板121将来自主控制部110的各种信息显示于显示屏幕。
温度传感器(组)122对容器12的内侧、气体导入管32的内侧、排气管38的内侧等各部分的温度进行测定，将其测定值通知主控制部110。压力计(组)123对容器12的内侧、气体导入管32的内侧、排气管38的内侧等各部分的压力进行测定，将其测定值通知主控制部110。
加热器控制器124用于单独地对加热器30进行控制，响应来自主控制部110的指示，向加热器30通电而对加热器30进行加热。加热器控制器124单独地对加热器30的功耗进行测定，并通知主控制部110。
流量控制部125对气体供给部GF的流量控制器FC1～FC5进行控制，将向气体导入管32流入的气体的流量设定为由主控制部110指示的量。流量控制部125对实际流动的气体的流量进行测定并通知主控制部110。阀控制部126将各阀的开度控制为由主控制部110指示的值。
主控制部110包括制程存储部111、ROM112、RAM113、I/O接口114、CPU115、以及将它们相互连接起来的总线116。
在制程存储部111存储有安装用制程和多个工艺用制程。处理装置10的制造初始仅存储安装用制程。安装用制程是在生成与各处理装置相应的热模型等时所执行的制程。工艺用制程是针对使用者实际进行的每个工艺而准备的制程，用于对例如从晶圆W向容器12的加载到卸载处理完毕的晶圆W为止的、包括各部分的温度的变化、容器12的内侧的压力变化、气体的供给的开始时刻以及停止时刻、气体的供给量在内的各种条件等进行规定。
ROM112由EEPROM、闪存、以及硬盘等构成，是用于存储CPU115的工作程序等的存储介质。RAM113作为CPU115的工作区等发挥功能。
I/O接口114与操作面板121、温度传感器(组)122、压力计(组)123、加热器控制器124、流量控制部125、以及阀控制部126等连接，用于对数据、信号的输入输出进行控制。
CPU115构成主控制部110的中枢，执行被存储于ROM112的控制程序，按照来自操作面板121的指令，并按照被存储于制程存储部111的制程(工艺用制程)对处理装置10的动作进行统一控制。即、CPU115进行控制，以使温度传感器(组)122、压力计(组)123、流量控制部125等对容器12的内侧、气体导入管32的内侧、以及排气管38的内侧的各部分的温度、压力、流量等进行测定，并基于该测定数据向加热器控制器124、流量控制部125、阀控制部126等输出控制信号等，使上述各部分按照工艺用制程进行工作。总线116用于在各部分之间传送信息。
以下，再次参照图1～图4对能够使用这样的处理装置10实施的上述的方法MT进行说明。
在一实施方式的方法MT中，首先，执行图1所示的工序ST1。在工序ST1中，如图2的(b)所示，形成实质上不含有杂质的第1薄膜TF1。实质上不含有杂质是指，完全不含有杂质，或者即使含有杂质，就本实施方式所起到的效果而言也与完全不含有杂质的情况相同。
第1薄膜TF1能够是非晶半导体膜，能够是例如非晶态(非晶质)的硅膜、锗膜、或硅锗膜，在该情况下，半导体基板SB也可以是单晶半导体基板或多晶半导体基板，能够是例如单晶硅基板或多晶硅基板。第1薄膜TF1也能够是多晶半导体膜，能够是例如多晶的硅膜、锗膜、或硅锗膜，在该情况下，半导体基板SB能够是单晶半导体基板，能够是例如单晶硅基板。
第1薄膜TF1以不闭塞凹部DR的方式沿着划分形成凹部DR的壁面形成。第1薄膜TF1沿着侧壁面SW、底面BW、以及上表面TW形成。第1薄膜TF1能够直接形成于侧壁面SW、底面BW、以及上表面TW。第1薄膜TF1的膜厚被设定为例如10nm～13nm。在工序ST1中的形成第1薄膜TF1时，不使第1薄膜TF1含有杂质。
在工序ST1中，为了形成第1薄膜TF1，向收容有晶圆W的容器12的内侧供给第1气体。第1气体含有原料气体、即含硅气体、含锗烷气体、或含硅气体和含锗烷气体这二者的混合气体。在工序ST1中，容器12的内侧的压力被设定为预定的压力，另外，容器12的内侧的温度被设定为预定的温度。在工序ST1中，原料气体以例如50sccm～5000sccm左右的范围内的流量向容器的内侧供给。在工序ST1中，容器12的内侧的压力被设定为例如1.0×10－1Torr(13Pa)～10Torr(1.3×103Pa)左右的范围内的压力，容器12的内侧的温度被设定为例如300℃～700℃左右的范围内的温度。
第1气体也可以进一步含有添加气体。添加气体可含有例如C2H4气体、N2O气体、NO气体、以及NH3气体中的一种以上的气体。在工序ST1中，添加气体的流量被设定为例如5sccm～1000sccm左右的范围内的流量。此外，第1气体不含有通过气体源GS2供给的杂质源的气体。
在使用处理装置10来执行工序ST1的情况下，控制部100执行以下说明的控制(第1控制)。在第1控制中，控制部100使气体供给部GF向容器12的内侧供给第1气体。具体而言，在第1控制中，控制部100对阀V11、流量控制器FC1、阀V12进行控制，以从气体源GS1向容器12的内侧以预定流量供给原料气体，并对排气装置42进行控制，以将容器12的内侧的压力设定为预定的压力，且对加热器30进行控制，以将容器12的内侧的空间的温度设定为预定的温度。在工序ST1中使用添加气体的情况下，控制部100能够对阀V31、流量控制器FC3、阀V32进行控制，以从气体源GS3向容器12的内侧以预定流量供给添加气体。
在图1所示的接着工序ST1的工序ST2中，如图2的(c)所示，由第1薄膜TF1的半导体材料形成外延区域EPR。在工序ST2中，通过在容器12的内侧对晶圆W进行退火，由第1薄膜TF1的朝向凹部DR的底部移动了的半导体材料形成外延区域。具体而言，在工序ST2中，以产生迁移而第1薄膜TF1的半导体材料朝向凹部DR的底部移动、移动了的半导体材料具有与半导体基板SB的结晶构造相应的结晶构造的方式，通过固相外延生长使外延区域生长。
在工序ST2中，在被设定为第1压力的容器12的内侧对晶圆W进行退火。具体而言，在工序ST2中，收容有晶圆W的容器12的内侧的温度被设定为预定温度。例如，容器12的内侧的温度被设定为300℃～600℃左右的范围内的温度。在工序ST2中，容器12的内侧的压力被设定为第1压力。第1压力是例如1.0×10－10Torr以上(1.3×10－8Pa以上)的压力。第1压力是例如1.0Torr以下(1.3×102Pa以下)的压力。此外，也可以是，在工序ST2中，向容器的内侧供给氢气或氮气等非活性气体。
在使用处理装置10来执行工序ST2的情况下，控制部100执行以下说明的控制(第2控制)。在第2控制中，控制部100在执行第1控制后使加热器30对容器12的内侧的空间进行加热。更详细而言，在第2控制中，控制部100在执行第1控制后使排气装置42将容器12的内侧的空间的压力设定为第1压力，且使加热器30对容器12的内侧的空间进行加热。具体而言，在第2控制中，控制部100对排气装置42进行控制，以将容器12的内侧的压力设定为第1压力，并对加热器30进行控制，以将容器12的内侧的空间的温度设定为预定的温度。在使用非活性气体的情况下，控制部100对阀V41、流量控制器FC4、阀V42进行控制，以从气体源GS4向容器12的内侧以预定流量供给非活性气体。
在图1所示的接着工序ST2的工序ST3中，如图3的(a)所示，将第1薄膜TF1的、没有构成外延区域EPR而残留于侧壁面SW的部分进行蚀刻以将其去除。在工序ST3中，以预定的流量向收容有晶圆W的容器12的内侧供给第3气体。第3气体可以含有Cl2、HCl、F2、Br2、以及HBr中的一种以上气体。第3气体的流量是例如10sccm～5000sccm左右的范围内的流量。在工序ST3中，容器12的内侧的压力被设定为预定的压力，容器的内侧的温度被设定为预定的温度。工序ST3中的容器12的内侧的压力是例如1.0×10－10Torr(1.3×10－8Pa)～1.0×102Torr(1.3×104Pa)左右的范围内的压力，工序ST3中的容器的内侧的温度是例如200℃～700℃左右的范围内的温度。第3气体对第1薄膜TF1的蚀刻速度比第3气体对外延区域EPR的蚀刻速度快。因而，工序ST3的结果如图3的(a)所示，可以在保留外延区域EPR的状态下选择性地去除第1薄膜TF1。
在使用处理装置10来执行工序ST3的情况下，控制部100执行以下说明的控制(第3控制)。在第3控制中，控制部100在执行第2控制和执行后述的第4控制之间使气体供给部GF向容器12的内侧供给第3气体。具体而言，在第3控制中，控制部100在执行第2控制和执行后述的第4控制之间对阀V51、流量控制器FC5、阀V52进行控制，以从气体源GS5向容器12的内侧以预定流量供给第3气体，并对排气装置42进行控制，以将容器12的内侧的压力设定为预定的压力，且对加热器30进行控制，以将容器12的内侧的空间的温度设定为预定的温度。
此外，考虑由于在工序ST2中进行的退火而使第1薄膜TF1的位于侧壁面SW的其余部分包含成为多晶的区域的情况，但即使是像这样的第1薄膜TF1的其余部分含有多晶的区域的情况，这样的多晶的区域的蚀刻速度也比外延区域EPR的蚀刻速度快，因此，利用在工序ST3中进行的蚀刻，可以在保留外延区域EPR状态下将第1薄膜TF1的含有多晶的区域的其余部分选择性去除。
在图1所示的接着工序ST3的工序ST4中，对外延区域EPR进行GPD，如图3的(b)所示，杂质被向外延区域EPR的表面掺杂，杂质浓度较高的掺杂层SF1被形成于外延区域EPR的表面。
在工序ST4中，为了进行GPD，向收容有晶圆W的容器12的内侧供给第4气体。第4气体是杂质源的气体。作为杂质，可例示例如砷(As)、硼(B)、或P(磷)。作为杂质源的气体，可使用例如磷化氢(PH3)、乙硼烷(B2H6)、三氯化硼(BCl3)、或砷化氢(AsH3)。在工序ST4中，杂质源的气体(第4气体)被设定为例如5sccm～5000sccm左右的范围内的流量。在工序ST4中，容器12的内侧的压力被设定为例如1.0×10－1Torr(13Pa)～10Torr(1.3×103Pa)左右的范围内的压力，容器12的内侧的温度被设定为例如300℃～700℃左右的范围内的温度。
在使用处理装置10来执行工序ST4的情况下，控制部100执行以下说明的控制(第4控制)。在第4控制中，控制部100在执行第3控制后使气体供给部GF向容器12的内侧供给第4气体。具体而言，在第4控制中，控制部100在执行第3控制后对阀V21、流量控制器FC2、阀V22进行控制，以从气体源GS2向容器12的内侧以预定流量供给杂质源的气体，并对排气装置42进行控制，以将容器12的内侧的压力设定为预定的压力，且对加热器30进行控制，以将容器12的内侧的空间的温度设定为预定的温度。
在图1所示的接着工序ST4的工序ST5中，如图3的(c)所示，形成实质上不含有杂质的第2薄膜TF2。第2薄膜TF2能够是非晶半导体膜，能够是例如非晶态(非晶质)的硅膜、锗膜、或硅锗膜，在该情况下，半导体基板SB也可以是单晶半导体基板或多晶半导体基板，能够是例如单晶硅基板或多晶硅基板。第2薄膜TF2也能够是多晶半导体膜，能够是例如多晶的硅膜、锗膜、或硅锗膜，在该情况下，半导体基板SB能够是单晶半导体基板，能够是例如单晶硅基板。第2薄膜TF2以不闭塞凹部DR的方式沿着划分形成凹部DR的面形成。第2薄膜TF2形成于在工序ST4中形成于外延区域EPR的表面的掺杂层SF1之上，与掺杂层SF1接触。第2薄膜TF2的膜厚被设定为例如10nm～13nm左右的膜厚。工序ST5中的形成第2薄膜TF2的处理与工序ST1中的形成第1薄膜TF1的处理是同样的，可使用与第1气体同样的第2气体。在工序ST5中的形成第2薄膜TF2时，与工序ST1中的形成第1薄膜TF1时同样地使第2薄膜TF2不含有杂质。
在使用处理装置10来执行工序ST5的情况下，与上述的第1控制同样的第5控制由控制部100执行。在第5控制中，控制部100在执行第4控制后使气体供给部GF向容器12的内侧供给第2气体。
在图1所示的接着工序ST5的工序ST6中，如图4的(a)所示，由第2薄膜TF2的半导体材料进一步形成外延区域EPR。在工序ST6中，通过在容器12的内侧对晶圆W进行退火，由第2薄膜TF2的朝向凹部DR的底部移动了的半导体材料进一步形成外延区域。具体而言，在工序ST6中，以产生迁移而第2薄膜TF2的半导体材料朝向凹部DR的底部移动、移动了的半导体材料具有与已存在的外延区域EPR的结晶构造相同的结晶构造的方式，通过固相外延生长使外延区域进一步生长。由此，外延区域EPR在凹部DR中被扩大。利用在工序ST6进行的退火，掺杂层SF1所含有的杂质被向外延区域EPR的内部扩散。
在工序ST6中，在被设定为第2压力的容器12的内侧对晶圆W进行退火。具体而言，在工序ST6中，收容有晶圆W的容器12的内侧的温度被设定为预定温度。例如，容器12的内侧的温度被设定为300℃～600℃左右的范围内的温度。在工序ST6中，容器12的内侧的压力被设定为第2压力。第2压力是例如1.0×10－10Torr以上(1.3×10－8Pa以上)的压力。第2压力是例如1.0Torr以下(1.3×102Pa以下)的压力。此外，也可以是，在工序ST6中向容器的内侧供给氢气或氮气等非活性气体。
在使用处理装置10来执行工序ST6的情况下，控制部100执行以下说明的控制(第6控制)。在第6控制中，控制部100在执行第5控制后使加热器30对容器12的内侧的空间进行加热。更详细而言，在第6控制中，控制部100在执行第5控制后使排气装置42将容器12的内侧的空间的压力设定为第2压力，且使加热器30对容器12的内侧的空间进行加热。具体而言，在第6控制中，控制部100对排气装置42进行控制，以将容器12的内侧的压力设定为第2压力，并对加热器30进行控制，以将容器12的内侧的空间的温度设定为预定的温度。在使用非活性气体的情况下，控制部100对阀V41、流量控制器FC4、阀V42进行控制，以从气体源GS4向容器12的内侧以预定流量供给非活性气体。
在图1所示的接着工序ST6的工序ST7中，对外延区域EPR和第2薄膜TF2的没有构成外延区域EPR而残留于侧壁面SW的其余部分进行GPD，如图4的(b)所示，杂质被向第2薄膜TF2的其余部分的表面掺杂，杂质浓度较高的掺杂层SF2以覆盖第2薄膜TF2的其余部分的表面的方式形成，杂质进一步被向外延区域EPR的表面掺杂，杂质浓度较高的掺杂层SF3以覆盖外延区域EPR的表面的方式形成。利用工序ST7，掺杂层SF3形成于外延区域EPR的表面，在外延区域EPR的内部含有掺杂层SF1。
在工序ST7中，为了进行GPD，向收容有晶圆W的容器12的内侧供给第4气体。在工序ST7中，杂质源的气体(第4气体)被设定为例如5sccm～5000sccm左右的范围内的流量。在工序ST7中，容器12的内侧的压力被设定为例如1.0×10－1Torr(13Pa)～10Torr(1.3×103Pa)左右的范围内的压力，容器12的内侧的温度被设定为例如300℃～700℃左右的范围内的温度。
在使用处理装置10来执行工序ST7的情况下，控制部100执行以下说明的控制(第7控制)。在第7控制中，控制部100在执行第6控制后使气体供给部GF向容器12的内侧供给第4气体。具体而言，在第7控制中，控制部100在执行第6控制后对阀V21、流量控制器FC2、阀V22进行控制，以从气体源GS2向容器12的内侧以预定流量供给杂质源的气体，并对排气装置42进行控制，以将容器12的内侧的压力设定为预定的压力，且对加热器30进行控制，以将容器12的内侧的空间的温度设定为预定的温度。
在接着工序ST7的图1所示的工序ST8中，如图4的(c)所示，对第2薄膜TF2的没有构成外延区域EPR而残留于侧壁面SW的部分进行蚀刻。在工序ST8中，向收容有晶圆W的容器12的内侧以预定的流量供给第5气体。第5气体与工序ST3的第3气体是同样的，可含有Cl2、HCl、F2、Br2、以及HBr中的一种以上气体。第5气体的流量是例如10sccm～5000sccm左右的范围内的流量。在工序ST8中，容器12的内侧的压力被设定为预定的压力，容器的内侧的温度被设定为预定的温度。工序ST8中的容器12的内侧的压力是例如1.0×10－10Torr(1.3×10－8Pa)～1.0×102Torr(1.3×104Pa)左右的范围内的压力，工序ST8中的容器的内侧的温度是例如200℃～700℃左右的范围内的温度。
利用第5气体对具有掺杂层SF2的第2薄膜TF2进行蚀刻的情况下的蚀刻速度，比利用第5气体对具有掺杂层SF1以及掺杂层SF3的外延区域EPR进行蚀刻的情况下的蚀刻速度快。因而，工序ST8的结果如图4的(c)所示，可在保留外延区域EPR(除了掺杂层SF3之外)的状态下选择性去除第2薄膜TF2。通过执行工序ST8来去除掺杂层SF3。
此外，工序ST6的结果是，外延区域EPR含有掺杂层SF1而含有杂质，且第2薄膜TF2的位于侧壁面SW的其余部分实质上不含有杂质。利用第5气体对含有杂质的外延区域EPR进行蚀刻的情况下的蚀刻速度，比利用第5气体对实质上不含有杂质的外延区域EPR进行蚀刻的情况下的蚀刻速度快，接近利用第5气体对第2薄膜TF2进行蚀刻的情况下的蚀刻速度。因而，于在工序ST6后不进行工序ST7而利用第5气体对第2薄膜TF2进行蚀刻的情况下，含有杂质的外延区域EPR也有可能被第5气体蚀刻。不过，在方法MT中，在工序ST6后进行工序ST7，在蚀刻第2薄膜TF2前通过GPD向第2薄膜TF2添加杂质。利用第5气体对添加有杂质的第2薄膜TF2进行蚀刻的情况下的蚀刻速度比利用第5气体对实质上不含有杂质的第2薄膜TF2进行蚀刻的情况下的蚀刻速度高。因而，不仅外延区域EPR的蚀刻速度加快，第2薄膜TF2的蚀刻速度也由于含有杂质而加快，因此，在进行了工序ST7时，可在外延区域EPR和第2薄膜TF2之间维持蚀刻速度之差。
在使用处理装置10来执行工序ST8的情况下，控制部100执行以下说明的控制(第8控制)。在第8控制中，控制部100在执行第7控制后使气体供给部GF向容器12的内侧供给第5气体。具体而言，在第8控制中，控制部100在执行第7控制后对阀V51、流量控制器FC5、阀V52进行控制，以从气体源GS5向容器12的内侧以预定流量供给第5气体，并对排气装置42进行控制，以将容器12的内侧的压力设定为预定的压力，且对加热器30进行控制，以将容器12的内侧的空间的温度设定为预定的温度。
此外，考虑通过在工序ST6中进行的退火而使第2薄膜TF2的位于侧壁面SW的其余部分含有成为多晶的区域的情况，即使是像这样的第2薄膜TF2的其余部分含有多晶的区域的情况，这样的多晶的区域的蚀刻速度也比外延区域EPR的蚀刻速度快，因此，通过在工序ST8进行的蚀刻，可对第2薄膜TF2的具有掺杂层SF2且含有多晶的区域的其余部分进行选择性去除。
在接着工序ST8的图1所示的工序STa中，对是否满足结束条件进行判定。在重复进行包括工序ST4、工序ST5、工序ST6、工序ST7、以及工序ST8的序列SQ的达到预定次数时，判定为满足结束条件。此外，预定次数是1次以上的次数。若在工序STa中判定为不满足结束条件，则再次执行序列SQ。另一方面，若在工序STa中判定为满足结束条件，则方法MT结束。
根据上述的处理装置10，控制部100通过执行工序ST2的第2控制形成第1薄膜TF1的半导体材料的外延区域EPR，通过工序ST4的第4控制中的GPD向外延区域EPR添加了杂质，之后通过执行工序ST5的第5控制以及执行工序ST6的第6控制进一步在该外延区域EPR上形成第2薄膜TF2的半导体材料的外延区域。在执行了工序ST6的第6控制时的外延区域EPR中，含有通过工序ST4的第4控制添加的杂质，因此，与实质上不含有杂质的外延区域(不执行工序ST4的第4控制的情况)相比较，蚀刻速度较快。因而，如果控制部100接着执行工序ST6的第6控制来执行通过蚀刻将第2薄膜TF2的没有进行外延生长而残留于侧壁面SW的部分去除的控制，则含有杂质的外延区域EPR也有可能受到蚀刻的影响。控制部100在执行工序ST6的第6控制后且在通过蚀刻对第2薄膜TF2的残留于侧壁面SW的其余部分进行去除之前执行工序ST7的第7控制，通过GPD也向第2薄膜TF2的残留于侧壁面SW的其余部分添加杂质，形成掺杂层SF2。在含有杂质(掺杂层SF2)的第2薄膜TF2中，与实质上不含有杂质的半导体材料的薄膜(不利用控制部100执行工序ST7的第7控制的情况)相比，蚀刻速度较快。因而，第2薄膜TF2的残留于侧壁面SW的其余部分也通过工序ST7的第7控制被添加杂质，从而不仅外延区域EPR的蚀刻速度加快，第2薄膜TF2的残留于侧壁面SW的部分的蚀刻速度也加快，因此，在控制部100执行了工序ST7的第7控制时，可在外延区域EPR和第2薄膜TF2的残留于侧壁面SW的其余部分之间维持蚀刻速度之差，因而，即使控制部100接着第7控制的执行而执行通过蚀刻将第2薄膜TF2的残留于侧壁面SW的部分去除的控制，也能够充分地避免蚀刻对外延区域EPR(除了掺杂层SF3之外)的影响。即，可在保留外延区域EPR(除了掺杂层SF3之外)的状态下选择性去除第2薄膜TF2的残留于侧壁面SW的部分。
而且，如上所述，处理装置10具有对容器12的内侧的空间进行减压的排气装置42。控制部100能够对排气装置42进行控制。控制部100在工序ST2的第2控制中使排气装置42将容器12的内侧的空间的压力设定为第1压力，且使加热器30对容器12的内侧的空间进行加热，在工序ST6的第6控制中，使排气装置42将容器12的内侧的空间的压力设定为第2压力，且使加热器30对容器12的内侧的空间进行加热。第1压力以及第2压力是例如1.3×102Pa以下的压力。因而，在工序ST2的第2控制中所使用的第1压力是例如1.3×102Pa以下的压力，因此，能够使第1薄膜TF1的半导体材料产生由在工序ST2的第2控制中进行的加热(退火)引起的迁移。在工序ST6的第6控制中所使用的第2压力是例如1.3×102Pa以下的压力，因此，能够使第2薄膜TF2的半导体材料产生由在工序ST6的第6控制中进行的加热(退火)引起的迁移。
另外，根据上述的方法MT，在工序ST4中，通过GPD而杂质被添加于外延区域EPR，形成了掺杂层SF1，之后，在该外延区域EPR上(具体而言，在掺杂层SF1上)在工序ST5以及工序ST6中进一步形成外延区域。在进行了工序ST6时的外延区域EPR中含有在工序ST4中进行添加的杂质(掺杂层SF1)，因此，与实质上不含有杂质的外延区域(不进行工序ST4的情况)相比，蚀刻速度较快。因而，如果接着工序ST6进行通过蚀刻对第2薄膜TF2的没有进行外延生长而残留于侧壁面SW的其余部分进行去除的工序，则含有杂质(掺杂层SF1)的外延区域EPR也有可能受到蚀刻的影响。根据方法MT，在工序ST6后且在通过蚀刻对第2薄膜TF2的残留于侧壁面SW的其余部分进行去除之前，在工序ST7中通过GPD也向第2薄膜TF2的残留于侧壁面SW的其余部分添加杂质，形成掺杂层SF2。在含有杂质(掺杂层SF2)的第2薄膜TF2中，与实质上不含有杂质的半导体材料的薄膜(不进行工序ST7的情况)相比，蚀刻速度较快。因而，在工序ST7中也向第2薄膜TF2添加杂质，不仅外延区域EPR的蚀刻速度加快，第2薄膜TF2的蚀刻速度也加快，因此，在进行了工序ST7时，可在外延区域EPR和第2薄膜TF2之间维持蚀刻速度之差，因而，即使接着工序ST7进行通过蚀刻将第2薄膜TF2的残留于侧壁面SW的部分去除的工序，也能够避免蚀刻对外延区域EPR(除了掺杂层SF3之外)的影响。即，可在保留外延区域EPR(除了掺杂层SF3之外)的状态下选择性地去除第2薄膜TF2的残留于侧壁面SW的部分。
而且，如上所述，在工序ST2中，能够在被设定为第1压力的容器12的内侧对晶圆W进行退火，在工序ST6中，能够在被设定为第2压力的容器12的内侧对晶圆W进行退火，第1压力以及第2压力能够是例如1.3×102Pa以下的压力。因而，第1压力以及第2压力处于例如1.3×102Pa以下，因此，能够使第1薄膜TF1的半导体材料以及第2薄膜TF2的半导体材料产生由退火引起的迁移。
以上，在优选的实施方式中图示说明了本发明的原理，但本领域技术人员应知，本发明能够在不脱离上述原理的情况下对配置以及细节进行变更。本发明并不限定于本实施方式所记载的特定的结构。因而，本发明请求保护权利要求书及其主旨范围内的全部修正以及变更。
本发明的填充凹部的方法以及处理装置作为一个例子，例如能够在使用通过固相外延生长而形成的外延区域对设于半导体晶圆的表面的孔或沟槽等凹部进行填充的情况下，抑制外延区域所受到的由蚀刻引起的影响。
如以上说明那样，根据通过半导体材料的外延生长来填充凹部的技术，能够降低被填充到凹部中的外延区域受到的由蚀刻引起的影响。
应该认为，本说明书所记载的实施方式在全部方面均是例示，并不是限制性的内容。实际上，上述的实施方式能够以多种方式具体化。另外，上述的实施方式也可以在不脱离权利要求书及其主旨的范围内以各种形态进行省略、置换、变更。本发明的范围意在包含在权利要求书及其等同以及范围内的所有变更。
本发明基于2015年2月18日提出申请的日本特许出愿第2015-029734号优先权的利益，该日本专利申请的全部内容作为参照文献被编入本说明书中。

Claims (6)

1.一种填充凹部的方法，其用于填充被处理体的凹部，
该被处理体包括半导体基板以及设于该半导体基板上的绝缘膜，所述凹部贯通所述绝缘膜而延伸到所述半导体基板的内部，其中，
该方法包括如下工序：
沿着划分形成所述凹部的壁面形成实质上不含有杂质的半导体材料的第1薄膜的工序；
通过在容器的内侧对所述被处理体进行退火、由所述第1薄膜的朝向所述凹部的底部移动了的半导体材料形成与所述半导体基板的结晶相应的外延区域的工序；
对所述第1薄膜的残留于所述凹部的所述壁面的部分进行蚀刻的工序；
对所述外延区域进行气相掺杂的工序；
沿着划分形成所述凹部的壁面形成实质上不含有杂质的半导体材料的第2薄膜的工序；
通过在所述容器的内侧对所述被处理体进行退火、由所述第2薄膜的朝向所述凹部的底部移动了的半导体材料进一步形成外延区域的工序；以及
对所述第2薄膜的残留于所述凹部的所述壁面的部分以及所述外延区域进行气相掺杂的工序。
2.根据权利要求1所述的填充凹部的方法，其中，
在形成所述外延区域的所述工序中，在被设定为第1压力的所述容器的内侧对所述被处理体进行退火，
在进一步形成所述外延区域的所述工序中，在被设定为第2压力的所述容器的内侧对所述被处理体进行退火，
所述第1压力以及所述第2压力是1.3×102Pa以下的压力。
3.根据权利要求1所述的填充凹部的方法，其中，
该方法还在对所述第2薄膜以及所述外延区域进行气相掺杂的所述工序之后具有对所述第2薄膜的残留于所述凹部的所述壁面的部分进行蚀刻的工序。
4.一种处理装置，其包括：
容器；
气体供给部，其构成为向所述容器的内侧供给用于形成实质上不含有杂质的半导体材料的第1薄膜的第1气体、用于形成实质上不含有杂质的半导体材料的第2薄膜的第2气体、用于对所述第1薄膜进行蚀刻的第3气体、以及用于气相掺杂的第4气体；
加热装置，其用于对所述容器的内侧的空间进行加热；
控制部，其用于对所述气体供给部以及所述加热装置进行控制，
所述控制部执行使所述气体供给部向所述容器的内侧供给所述第1气体的第1控制；
在执行所述第1控制后，所述控制部执行使所述加热装置对所述容器的内侧的空间进行加热的第2控制；
在执行所述第2控制后，所述控制部执行使所述气体供给部向所述容器的内侧供给所述第3气体的第3控制；
在执行所述第3控制后，所述控制部执行使所述气体供给部向所述容器的内侧供给所述第4气体的第4控制；
在执行所述第4控制后，所述控制部执行使所述气体供给部向所述容器的内侧供给所述第2气体的第5控制；
在执行所述第5控制后，所述控制部执行使所述加热装置对所述容器的内侧的空间进行加热的第6控制，
在执行所述第6控制后，所述控制部执行使所述气体供给部向所述容器的内侧供给所述第4气体的第7控制。
5.根据权利要求4所述的处理装置，其中，
该处理装置还具有对所述容器的内侧的空间进行减压的排气装置，
所述控制部进一步对所述排气装置进行控制，
在所述第2控制中，使所述排气装置将所述容器的内侧的空间的压力设为第1压力，且使所述加热装置对所述容器的内侧的空间进行加热，
在所述第6控制中，使所述排气装置将所述容器的内侧的空间的压力设定为第2压力，且使所述加热装置对所述容器的内侧的空间进行加热，
所述第1压力以及所述第2压力是1.3×102Pa以下的压力。
6.根据权利要求4所述的处理装置，其中，
所述气体供给部构成为进一步向所述容器的内侧供给用于对所述第2薄膜进行蚀刻的第5气体，
所述控制部在执行所述第7控制后进一步执行使所述气体供给部向所述容器的内侧供给所述第5气体的第8控制。
CN201610090996.9A 2015-02-18 2016-02-18 填充凹部的方法以及处理装置 Active CN105895506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-029734 2015-02-18
JP2015029734A JP6392683B2 (ja) 2015-02-18 2015-02-18 凹部を充填する方法及び処理装置

Publications (2)

Publication Number Publication Date
CN105895506A true CN105895506A (zh) 2016-08-24
CN105895506B CN105895506B (zh) 2020-01-14

Family

ID=56621479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610090996.9A Active CN105895506B (zh) 2015-02-18 2016-02-18 填充凹部的方法以及处理装置

Country Status (5)

Country Link
US (1) US9574284B2 (zh)
JP (1) JP6392683B2 (zh)
KR (1) KR101923766B1 (zh)
CN (1) CN105895506B (zh)
TW (1) TWI624858B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599361A (zh) * 2017-09-29 2019-04-09 台湾积体电路制造股份有限公司 半导体结构的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7319288B2 (ja) * 2018-03-09 2023-08-01 アプライド マテリアルズ インコーポレイテッド Ｐｅｃｖｄによるｓｉギャップ充填の方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421831A (zh) * 2006-10-02 2009-04-29 东京毅力科创株式会社 半导体制造装置、半导体装置的制造方法、存储介质和计算机程序
JP2013033933A (ja) * 2011-06-30 2013-02-14 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
CN104183535A (zh) * 2013-05-27 2014-12-03 东京毅力科创株式会社 填充沟道的方法和处理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116722A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 半導体装置の製造方法
JPS6477924A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
JP2706469B2 (ja) * 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
US5888876A (en) * 1996-04-09 1999-03-30 Kabushiki Kaisha Toshiba Deep trench filling method using silicon film deposition and silicon migration
JPH1131659A (ja) * 1997-07-10 1999-02-02 Toshiba Corp 半導体装置の製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
JP2005116952A (ja) * 2003-10-10 2005-04-28 Toshiba Corp トレンチキャパシタ及びその製造方法
JP2011091242A (ja) 2009-10-23 2011-05-06 Elpida Memory Inc 半導体装置の製造方法
JP6150724B2 (ja) 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421831A (zh) * 2006-10-02 2009-04-29 东京毅力科创株式会社 半导体制造装置、半导体装置的制造方法、存储介质和计算机程序
JP2013033933A (ja) * 2011-06-30 2013-02-14 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
CN104183535A (zh) * 2013-05-27 2014-12-03 东京毅力科创株式会社 填充沟道的方法和处理装置
JP2014229857A (ja) * 2013-05-27 2014-12-08 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599361A (zh) * 2017-09-29 2019-04-09 台湾积体电路制造股份有限公司 半导体结构的制造方法
CN109599361B (zh) * 2017-09-29 2021-04-09 台湾积体电路制造股份有限公司 半导体结构的制造方法
US11289343B2 (en) 2017-09-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
US11605543B2 (en) 2017-09-29 2023-03-14 Taiwan Semiconductor Manufacturing Company. Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending

Also Published As

Publication number Publication date
TW201707050A (zh) 2017-02-16
TWI624858B (zh) 2018-05-21
JP2016150879A (ja) 2016-08-22
KR101923766B1 (ko) 2018-11-29
KR20160101864A (ko) 2016-08-26
US9574284B2 (en) 2017-02-21
US20160240379A1 (en) 2016-08-18
CN105895506B (zh) 2020-01-14
JP6392683B2 (ja) 2018-09-19

Similar Documents

Publication Publication Date Title
CN104183535B (zh) 填充沟道的方法和处理装置
KR101824764B1 (ko) 오목부를 충전하는 방법
KR101741876B1 (ko) 오목부를 충전하는 방법
CN105895512B (zh) 填充凹部的方法以及处理装置
CN105895506A (zh) 填充凹部的方法以及处理装置
KR101877102B1 (ko) 오목부를 충전하는 방법 및 처리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant