CN105874477A - 配置稀疏神经网络 - Google Patents

Abstract

一种用于选择神经网络中精简数目的模型神经元的方法包括生成非零解码矢量的第一稀疏集合。每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。该方法进一步包括仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络。

Description

配置稀疏神经网络

相关申请的交叉引用

本申请要求2014年1月23日提交的美国临时专利申请No.61/930,858、2014年1月23日提交的美国临时专利申请No.61/930,849、以及2014年2月13日提交的美国临时专利申请No.61/939,537的权益，其全部公开通过援引明确纳入于此。

背景技术

领域

本公开的某些方面一般涉及神经系统工程，并且尤其涉及用于以精简数目的模型神经元来操作神经网络的系统和方法。

背景

可包括一群互连的人工神经元(即神经元模型)的人工神经网络是一种计算设备或者表示将由计算设备执行的方法。人工神经网络可具有生物学神经网络中的对应的结构和/或功能。然而，人工神经网络可为其中传统计算技术是麻烦的、不切实际的、或不胜任的某些应用提供创新且有用的计算技术。由于人工神经网络能从观察中推断出功能，因此这样的网络在因任务或数据的复杂度使得通过常规技术来设计该功能较为麻烦的应用中是特别有用的。

概述

在一个方面，公开了一种用于选择神经网络中精简数目的模型神经元的方法。该方法包括生成非零解码矢量的第一稀疏集合。每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。该方法进一步包括仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络。

在另一方面，公开了一种用于选择神经网络中精简数目的模型神经元的装置。该装置包括存储器以及耦合至该存储器的一个或多个处理器。该处理器被配置成生成非零解码矢量的第一稀疏集合。每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。该处理器被进一步配置成仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络。

在又一方面，公开了一种用于选择神经网络中精简数目的模型神经元的设备。该设备包括用于生成非零解码矢量的第一稀疏集合的装置。每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。该设备进一步包括用于仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络的装置。

在又一方面，公开了一种用于选择神经网络中精简数目的模型神经元的计算机程序产品。该计算机程序产品包括其上编码有程序代码的非瞬态计算机可读介质。该程序代码包括用于生成非零解码矢量的第一稀疏集合的程序代码。每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。该程序代码进一步包括用于仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络的程序代码。

这已较宽泛地勾勒出本公开的特征和技术优势以力图使下面的详细描述可以被更好地理解。本发明的其他特征和优点将在下文描述。本领域技术人员应该领会，本发明可容易地被用作改动或设计用于实施与本发明相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本发明的教导。被认为是本发明的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本发明的限定的定义。

附图简述

在结合附图理解下面阐述的详细描述时，本发明的特征、本质和优点将变得更加明显，在附图中，相同附图标记始终作相应标识。

图1解说根据本公开的某些方面的示例神经元网络。

图2解说根据本公开的某些方面的计算网络(神经系统或神经网络)的处理单元(神经元)的示例。

图3解说根据本公开的某些方面的尖峰定时依赖可塑性(STDP)曲线的示例。

图4解说根据本公开的某些方面的用于定义神经元模型的行为的正态相和负态相的示例。

图5解说根据本公开的某些方面的使用通用处理器来设计神经网络的示例实现。

图6解说根据本公开的某些方面的设计其中存储器可以与个体的分布式处理单元对接的神经网络的示例实现。

图7解说根据本公开的某些方面的基于分布式存储器和分布式处理单元来设计神经网络的示例实现。

图8解说根据本公开的某些方面的神经网络的示例实现。

图9是解说根据本公开的各方面的用于神经网络的示例性结构的框图。

图10A-D是解说根据本公开的各方面的精简的模型神经元集合的示例性示图。

图11解说根据本公开的一方面的用于选择具有低激发率的神经元模型以用于在神经网络中操作的方法。

图12是解说根据本公开的一方面的用于选择神经网络中精简数目的模型神经元的方法的框图。

图13是解说根据本公开的一方面的用于生成神经网络的方法的框图。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。

基于教导，本领域技术人员应领会，本公开的范围旨在覆盖本公开的任何方面，不论其是与本公开的任何其他方面相独立地还是组合地实现的。例如，可以使用所阐述的任何数目的方面来实现装置或实践方法。另外，本公开的范围旨在覆盖使用作为所阐述的本公开的各个方面的补充或者与之不同的其他结构、功能性、或者结构及功能性来实践的此类装置或方法。应当理解，所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。

措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。

尽管本文描述了特定方面，但这些方面的众多变体和置换落在本公开的范围之内。虽然提到了优选方面的一些益处和优点，但本公开的范围并非旨在被限定于特定益处、用途或目标。相反，本公开的各方面旨在能宽泛地应用于不同的技术、系统配置、网络和协议，其中一些作为示例在附图以及以下对优选方面的描述中解说。该详细描述和附图仅仅解说本公开而非限定本公开，本公开的范围由所附权利要求及其等效技术方案来定义。

示例神经系统、训练及操作

图1解说根据本公开的某些方面的具有多级神经元的示例人工神经系统100。神经系统100可具有神经元级102，该级神经元102通过突触连接网络104(即，前馈连接)来连接到另一神经元级106。为简单起见，图1中仅解说了两级神经元，尽管神经系统中可存在更少或更多级神经元。应注意，一些神经元可通过侧向连接来连接至同层中的其他神经元。此外，一些神经元可通过反馈连接来后向连接至先前层中的神经元。

如图1所解说的，级102中的每一个神经元可以接收可由前级的神经元(未在图1中示出)生成的输入信号108。信号108可表示级102的神经元的输入电流。该电流可在神经元膜上累积以对膜电位进行充电。当膜电位达到其阈值时，该神经元可激发并生成输出尖峰，该输出尖峰将被传递到下一级神经元(例如，级106)。在某些建模办法中，神经元可以连续地向下一级神经元传递信号。该信号通常是膜电位的函数。此类行为可在硬件和/或软件(包括模拟和数字实现，诸如以下所述那些实现)中进行仿真或模拟。

在生物学神经元中，在神经元激发时生成的输出尖峰被称为动作电位。该电信号是相对迅速、瞬态的神经冲激，其具有约为100mV的振幅和约为1ms的历时。在具有一系列连通的神经元(例如，尖峰从图1中的一级神经元传递至另一级神经元)的神经系统的特定实施例中，每个动作电位都具有基本上相同的振幅和历时，并且因此该信号中的信息可仅由尖峰的频率和数目、或尖峰的时间来表示，而不由振幅来表示。动作电位所携带的信息可由尖峰、发放了尖峰的神经元、以及该尖峰相对于一个或数个其他尖峰的时间来确定。尖峰的重要性可由向各神经元之间的连接所应用的权重来确定，如以下所解释的。

尖峰从一级神经元向另一级神经元的传递可通过突触连接(或简称“突触”)网络104来达成，如图1中所解说的。关于突触104，级102的神经元可被视为突触前神经元，而级106的神经元可被视为突触后神经元。突触104可接收来自级102的神经元的输出信号(即，尖峰)，并根据可调节突触权重来按比例缩放那些信号，其中P是级102的神经元与级106的神经元之间的突触连接的总数，并且i是神经元级的指示符。在图1的示例中，i表示神经元级102并且i+1表示神经元级106。此外，经按比例缩放的信号可被组合以作为级106中每个神经元的输入信号。级106中的每个神经元可基于对应的组合输入信号来生成输出尖峰110。可使用另一突触连接网络(图1中未示出)将这些输出尖峰110传递到另一级神经元。

生物学突触可以仲裁突触后神经元中的兴奋性或抑制性(超级化)动作，并且还可用于放大神经元信号。兴奋性信号使膜电位去极化(即，相对于静息电位增大膜电位)。如果在某个时间段内接收到足够的兴奋性信号以使膜电位去极化到高于阈值，则在突触后神经元中发生动作电位。相反，抑制性信号一般使膜电位超极化(即，降低膜电位)。抑制性信号如果足够强则可抵消掉兴奋性信号之和并阻止膜电位到达阈值。除了抵消掉突触兴奋以外，突触抑制还可对自发活跃神经元施加强力的控制。自发活跃神经元是指在没有进一步输入的情况下(例如，由于其动态或反馈而)发放尖峰的神经元。通过压制这些神经元中的动作电位的自发生成，突触抑制可对神经元中的激发模式进行定形，这一般被称为雕刻。取决于期望的行为，各种突触104可充当兴奋性或抑制性突触的任何组合。

神经系统100可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件、由处理器执行的软件模块、或其任何组合来仿真。神经系统100可用在大范围的应用中，诸如图像和模式识别、机器学习、电机控制、及类似应用等。神经系统100中的每一神经元可被实现为神经元电路。被充电至发起输出尖峰的阈值的神经元膜可被实现为例如对流经其的电流进行积分的电容器。

在一方面，电容器作为神经元电路的电流积分器件可被除去，并且可使用较小的忆阻器元件来替代它。这种办法可应用于神经元电路中，以及其中大容量电容器被用作电流积分器的各种其他应用中。另外，每个突触104可基于忆阻器元件来实现，其中突触权重改变可与忆阻器电阻的变化有关。使用纳米特征尺寸的忆阻器，可显著地减小神经元电路和突触的面积，这可使得实现大规模神经系统硬件实现更为切实可行。

对神经系统100进行仿真的神经处理器的功能性可取决于突触连接的权重，这些权重可控制神经元之间的连接的强度。突触权重可存储在非易失性存储器中以在掉电之后保留该处理器的功能性。在一方面，突触权重存储器可实现在与主神经处理器芯片分开的外部芯片上。突触权重存储器可与神经处理器芯片分开地封装成可更换的存储卡。这可向神经处理器提供多种多样的功能性，其中特定功能性可基于当前附连至神经处理器的存储卡中所存储的突触权重。

图2解说根据本公开的某些方面的计算网络(例如，神经系统或神经网络)的处理单元(例如，神经元或神经元电路)202的示例性示图200。例如，神经元202可对应于来自图1的级102和106的任何神经元。神经元202可接收多个输入信号204₁-204_N，这些输入信号可以是该神经系统外部的信号、或是由同一神经系统的其他神经元所生成的信号、或这两者。输入信号可以是电流、电导、电压、实数值的和/或复数值的。输入信号可包括具有定点或浮点表示的数值。可通过突触连接将这些输入信号递送到神经元202，突触连接根据可调节突触权重206₁-206_N(W_1-W_N)对这些信号进行按比例缩放，其中N可以是神经元202的输入连接总数。

神经元202可组合这些经按比例缩放的输入信号，并且使用组合的经按比例缩放的输入来生成输出信号208(即，信号Y)。输出信号208可以是电流、电导、电压、实数值的和/或复数值的。输出信号可以是具有定点或浮点表示的数值。随后该输出信号208可作为输入信号传递至同一神经系统的其他神经元、或作为输入信号传递至同一神经元202、或作为该神经系统的输出来传递。

处理单元(神经元)202可由电路来仿真，并且其输入和输出连接可由具有突触电路的电连接来仿真。处理单元202及其输入和输出连接也可由软件代码来仿真。处理单元202还可由电路来仿真，而其输入和输出连接可由软件代码来仿真。在一方面，计算网络中的处理单元202可以是模拟电路。在另一方面，处理单元202可以是数字电路。在又一方面，处理单元202可以是具有模拟和数字组件两者的混合信号电路。计算网络可包括任何前述形式的处理单元。使用这样的处理单元的计算网络(神经系统或神经网络)可用在大范围的应用中，诸如图像和模式识别、机器学习、电机控制、及类似应用等。

在神经网络的训练过程期间，突触权重(例如，来自图1的权重 和/或来自图2的权重206₁-206_N)可用随机值来初始化并根据学习规则而被增大或减小。本领域技术人员将领会，学习规则的示例包括但不限于尖峰定时依赖可塑性(STDP)学习规则、Hebb规则、Oja规则、Bienenstock-Copper-Munro(BCM)规则等。在某些方面，这些权重可稳定或收敛至两个值(即，权重的双峰分布)之一。该效应可被用于减少每个突触权重的位数、提高从/向存储突触权重的存储器读取和写入的速度、以及降低突触存储器的功率和/或处理器消耗。

突触类型

在神经网络的硬件和软件模型中，突触相关功能的处理可基于突触类型。突触类型可包括非可塑突触(权重和延迟没有改变)、可塑突触(权重可改变)、结构化延迟可塑突触(权重和延迟可改变)、全可塑突触(权重、延迟和连通性可改变)、以及基于此的变型(例如，延迟可改变，但在权重或连通性方面没有改变)。多种类型的优点在于处理可以被细分。例如，非可塑突触不会使用待执行的可塑性功能(或等待此类功能完成)。类似地，延迟和权重可塑性可被细分成可一起或分开地、顺序地或并行地运作的操作。不同类型的突触对于适用的每一种不同的可塑性类型可具有不同的查找表或公式以及参数。因此，这些方法将针对该突触的类型来访问相关的表、公式或参数。

还进一步牵涉到以下事实：尖峰定时依赖型结构化可塑性可独立于突触可塑性地来执行。结构化可塑性即使在权重幅值没有改变的情况下(例如，如果权重已达最小或最大值、或者其由于某种其他原因而不被改变)也可被执行，因为结构化可塑性(即，延迟改变的量)可以是前-后尖峰时间差的直接函数。替换地，结构化可塑性可被设为权重改变量的函数或者可基于与权重或权重改变的界限有关的条件来设置。例如，突触延迟可仅在权重改变发生时或者在权重到达0的情况下才改变，但在这些权重为最大值时则不改变。然而，具有独立函数以使得这些过程能被并行化从而减少存储器访问的次数和交叠可能是有利的。

突触可塑性的确定

神经元可塑性(或简称“可塑性”)是大脑中的神经元和神经网络响应于新的信息、感官刺激、发展、损坏、或机能障碍而改变其突触连接和行为的能力。可塑性对于生物学中的学习和记忆、以及对于计算神经元科学和神经网络是重要的。已经研究了各种形式的可塑性，诸如突触可塑性(例如，根据Hebbian理论)、尖峰定时依赖可塑性(STDP)、非突触可塑性、活跃性依赖可塑性、结构化可塑性和自稳态可塑性。

STDP是调节神经元之间的突触连接的强度的学习过程。连接强度是基于特定神经元的输出与收到输入尖峰(即，动作电位)的相对定时来调节的。在STDP过程下，如果至某个神经元的输入尖峰平均而言倾向于紧挨在该神经元的输出尖峰之前发生，则可发生长期增强(LTP)。于是使得该特定输入在一定程度上更强。另一方面，如果输入尖峰平均而言倾向于紧接在输出尖峰之后发生，则可发生长期抑压(LTD)。于是使得该特定输入在一定程度上更弱，并由此得名“尖峰定时依赖可塑性”。因此，使得可能是突触后神经元兴奋原因的输入甚至更有可能在将来作出贡献，而使得不是突触后尖峰的原因的输入更不可能在将来作出贡献。该过程继续，直至初始连接集合的子集保留，而所有其他连接的影响减小至无关紧要的水平。

由于神经元一般在其许多输入都在一短时段内发生(即，累积性足以引起输出)时产生输出尖峰，因此通常保留下来的输入子集包括倾向于在时间上相关的那些输入。另外，由于在输出尖峰之前发生的输入被加强，因此提供对相关性的最早充分累积性指示的那些输入将最终变成至该神经元的最后输入。

STDP学习规则可作为突触前神经元的尖峰时间t_pre与突触后神经元的尖峰时间t_post之间的时间差(即，t＝t_post-t_pre)的函数地来有效地适配将该突触前神经元连接到该突触后神经元的突触的突触权重。STDP的典型公式化是若该时间差为正(突触前神经元在突触后神经元之前激发)则增大突触权重(即，增强该突触)，以及若该时间差为负(突触后神经元在突触前神经元之前激发)则减小突触权重(即，抑压该突触)。

在STDP过程中，突触权重随时间推移的改变可通常使用指数式衰退来达成，如由下式给出的：

$\mathrm{\&Delta;}w\left(t\right)=\left\{\begin{array}{c}{a}_{+}{e}^{-t/k_{+}}+\mathrm{\&mu;},t>0\\ a_{-}{e}^{t/k_{-}},t<0\end{array}\right.,---\left(1\right)$

其中k₊和k_-τsign(Δt)τ_sign(Δt)分别是针对正和负时间差的时间常数，a₊和a_-是对应的比例缩放幅值，并且μ是可应用于正时间差和/或负时间差的偏移。

图3解说了根据STDP，突触权重作为突触前(pre)和突触后(post)尖峰的相对定时的函数而改变的示例性示图300。如果突触前神经元在突触后神经元之前激发，则对应的突触权重可被增大，如曲线图300的部分302中所解说的。该权重增大可被称为该突触的LTP。从曲线图部分302可观察到，LTP的量可作为突触前和突触后尖峰时间之差的函数而大致呈指数式地下降。相反的激发次序可减小突触权重，如曲线图300的部分304中所解说的，从而导致该突触的LTD。

如图3中的曲线图300中所解说的，可向STDP曲线图的LTP(因果性)部分302应用负偏移μ。x轴的交越点306(y＝0)可被配置成与最大时间滞后重合以考虑到来自层i-1的各因果性输入的相关性。在基于帧的输入(即，呈特定历时的包括尖峰或脉冲的帧的形式的输入)的情形中，可计算偏移值μ以反映帧边界。该帧中的第一输入尖峰(脉冲)可被视为要么如直接由突触后电位所建模地随时间衰退，要么在对神经状态的影响的意义上随时间衰退。如果该帧中的第二输入尖峰(脉冲)被视为与特定时间帧相关或有关，则该帧之前和之后的有关时间可通过使STDP曲线的一个或多个部分偏移以使得这些有关时间中的值可以不同(例如，对于大于一个帧为负，而对于小于一个帧为正)来在该时间帧边界处被分开并在可塑性意义上被不同地对待。例如，负偏移μ可被设置以偏移LTP以使得该曲线实际上在大于帧时间的前-后时间处变得低于零并且它由此成为LTD的一部分而非LTP的一部分。

神经元模型及操作

存在一些用于设计有用的尖峰发放神经元模型的一般原理。良好的神经元模型在以下两个计算态相(regime)方面可具有丰富的潜在行为：一致性检测和功能性计算。此外，良好的神经元模型应当具有允许时间编码的两个要素：输入的抵达时间影响输出时间，以及一致性检测能具有窄时间窗。最后，为了在计算上是有吸引力的，良好的神经元模型在连续时间上可具有闭合形式解，并且具有稳定的行为，包括在靠近吸引子和鞍点之处。换言之，有用的神经元模型是可实践且可被用于建模丰富的、现实的且生物学一致的行为并且可被用于对神经电路进行工程设计和反向工程两者的神经元模型。

神经元模型可取决于事件，诸如输入抵达、输出尖峰或其他事件，无论这些事件是内部的还是外部的。为了达成丰富的行为库，能展现复杂行为的状态机可能是期望的。如果事件本身的发生在撇开输入贡献(若有)的情况下能影响状态机并约束该事件之后的动态，则该系统的将来状态并非仅是状态和输入的函数，而是状态、事件和输入的函数。

在一方面，神经元n可被建模为尖峰发放带泄漏积分激发神经元，其膜电压v_n(t)由以下动态来支配：

$\frac{{\mathrm{dv}}_n\left(t\right)}{dt}={\mathrm{\&alpha;v}}_n\left(t\right)+\mathrm{\&beta;}\underset{m}{\&Sigma;}{w}_{m,n}{y}_m(t-{\mathrm{\&Delta;t}}_{m,n}),---\left(2\right)$

其中α和β是参数，w_m,n是将突触前神经元m连接至突触后神经元n的突触的突触权重，以及y_m(t)是神经元m的尖峰发放输出，其可根据Δt_m,n被延迟达树突或轴突延迟才抵达神经元n的胞体。

应注意，从建立了对突触后神经元的充分输入的时间直至该突触后神经元实际上激发的时间存在延迟。在动态尖峰发放神经元模型(诸如Izhikevich简单模型)中，如果在去极化阈值v_t与峰值尖峰电压v_peak之间有差量，则可能招致时间延迟。例如，在该简单模型中，神经元胞体动态可由关于电压和恢复的微分方程对来支配，即：

$\frac{dv}{dt}=\left(k\right(v-v_t\left)\right(v-v_r)-u+I)/C,---\left(3\right)$

$\frac{du}{dt}=a\left(b\right(v-v_r)-u).---\left(4\right)$

其中v是膜电位，u是膜恢复变量，k是描述膜电位v的时间尺度的参数，a是描述恢复变量u的时间尺度的参数，b是描述恢复变量u对膜电位v的阈下波动的敏感度的参数，v_r是膜静息电位，I是突触电流，并且C是膜的电容。根据该模型，神经元被定义为在v＞v_peak时发放尖峰。

Hunzinger Cold模型

Hunzinger Cold神经元模型是能再现丰富多样的各种神经行为的最小双态相尖峰发放线性动态模型。该模型的一维或二维线性动态可具有两个态相，其中时间常数(以及耦合)可取决于态相。在阈下态相中，时间常数(按照惯例为负)表示泄漏通道动态，其一般作用于以生物学一致的线性方式使细胞返回到静息。阈上态相中的时间常数(按照惯例为正)反映抗泄漏通道动态，其一般驱动细胞发放尖峰，而同时在尖峰生成中引发等待时间。

如图4中所解说的，该模型400的动态可被划分成两个(或更多个)态相。这些态相可被称为负态相402(也可互换地称为带漏泄积分激发(LIF)态相，勿与LIF神经元模型混淆)以及正态相404(也可互换地称为抗漏泄积分激发(ALIF)态相，勿与ALIF神经元模型混淆)。在负态相402中，状态在将来事件的时间趋向于静息(v_-)。在该负态相中，该模型一般展现出时间输入检测性质及其他阈下行为。在正态相404中，状态趋向于尖峰发放事件(v_s)。在该正态相中，该模型展现出计算性质，诸如取决于后续输入事件而引发发放尖峰的等待时间。在事件方面对动态进行公式化以及将动态分成这两个态相是该模型的基础特性。

线性双态相二维动态(对于状态v和u)可按照惯例定义为：

${\mathrm{\&tau;}}_{\mathrm{\&rho;}}\frac{dv}{dt}=v+q_{\mathrm{\&rho;}}---\left(5\right)$

$-{\mathrm{\&tau;}}_u\frac{du}{dt}=u+r---\left(6\right)$

其中q_ρ和r是用于耦合的线性变换变量。

符号ρ在本文中用于标示动态态相，在讨论或表达具体态相的关系时，按照惯例对于负态相和正态相分别用符号“-”或“+”来替换符号ρ。

模型状态通过膜电位(电压)v和恢复电流u来定义。在基本形式中，态相在本质上是由模型状态来决定的。该精确和通用的定义存在一些细微却重要的方面，但目前考虑该模型在电压v高于阈值(v₊)的情况下处于正态相404中，否则处于负态相402中。

态相依赖时间常数包括负态相时间常数τ_-和正态相时间常数τ₊。恢复电流时间常数τ_u通常是与态相无关的。出于方便起见，负态相时间常数τ_-通常被指定为反映衰退的负量，从而用于电压演变的相同表达式可用于正态相，在正态相中指数和τ₊将一般为正，正如τ_u那样。

这两个状态元素的动态可在发生事件之际通过使状态偏离其零倾线(null-cline)的变换来耦合，其中变换变量为：

q_ρ＝-τ_ρβu-v_ρ (7)

r＝δ(v+ε)。 (8)

其中δ、ε、β和v_-、v₊是参数。v_ρ的两个值是这两个态相的参考电压的基数。参数v_-是负态相的基电压，并且膜电位在负态相中一般将朝向v_-衰退。参数v₊是正态相的基电压，并且膜电位在正态相中一般将趋向于背离v₊。

v和u的零倾线分别由变换变量q_ρ和r的负数给出。参数δ是控制u零倾线的斜率的比例缩放因子。参数ε通常被设为等于-v_-。参数β是控制这两个态相中的v零倾线的斜率的电阻值。τ_ρ时间常数参数不仅控制指数衰退，还单独地控制每个态相中的零倾线斜率。

该模型可被定义为在电压v达到值v_S时发放尖峰。随后，状态可在发生复位事件(其可以与尖峰事件完全相同)之际被复位：

$v={\hat{v}}_{-}---\left(9\right)$

u＝u+Δu (10)

其中和Δu是参数。复位电压通常被设为v_-。

依照瞬时耦合的原理，闭合形式解不仅对于状态是可能的(且具有单个指数项)，而且对于到达特定状态的时间也是可能的。闭合形式状态解为：

$v(t+\mathrm{\&Delta;}t)=\left(v\right(t)+q_{\mathrm{\&rho;}})e^{\frac{\mathrm{\&Delta;}t}{{\mathrm{\&tau;}}_{\mathrm{\&rho;}}}}-q_{\mathrm{\&rho;}}---\left(11\right)$

$u(t+\mathrm{\&Delta;}t)=\left(u\right(t)+r)e^{-\frac{\mathrm{\&Delta;}t}{{\mathrm{\&tau;}}_u}}-r---\left(12\right)$

因此，模型状态可仅在事件之际被更新，诸如在输入(突触前尖峰)或输出(突触后尖峰)之际被更新。还可在任何特定时间(无论是否有输入或输出)执行操作。

而且，依照瞬时耦合原理，突触后尖峰的时间可被预计，因此到达特定状态的时间可提前被确定而无需迭代技术或数值方法(例如，欧拉数值方法)。给定了先前电压状态v₀，直至到达电压状态v_f之前的时间延迟由下式给出：

$\mathrm{\&Delta;}t={\mathrm{\&tau;}}_{\mathrm{\&rho;}}log\frac{v_f+q_{\mathrm{\&rho;}}}{v_0+q_{\mathrm{\&rho;}}}---\left(13\right)$

如果尖峰被定义为发生在电压状态v到达v_S的时间，则从电压处于给定状态v的时间起测量的直至发生尖峰前的时间量或即相对延迟的闭合形式解为：

其中通常被设为参数v₊，但其他变型可以是可能的。

模型动态的以上定义取决于该模型是在正态相还是负态相中。如所提及的，耦合和态相ρ可基于事件来计算。出于状态传播的目的，态相和耦合(变换)变量可基于在上一(先前)事件的时间的状态来定义。出于随后预计尖峰输出时间的目的，态相和耦合变量可基于在下一(当前)事件的时间的状态来定义。

存在对该Cold模型、以及在时间上执行模拟、仿真、或建模的若干可能实现。这包括例如事件-更新、步点-事件更新、以及步点-更新模式。事件更新是其中基于事件或“事件更新”(在特定时刻)来更新状态的更新。步点更新是以间隔(例如，1ms)来更新模型的更新。这不一定使用迭代方法或数值方法。通过仅在事件发生于步点处或步点间的情况下才更新模型或即通过“步点-事件”更新，基于事件的实现以有限的时间分辨率在基于步点的模拟器中实现也是可能的。

用于操作神经网络的最优化

神经网络可包括多层神经元，这多层神经元可根据神经元模型和神经元状态在各种时间激发。随着网络中神经元的总数增大，网络中发放尖峰的神经元的数目也增大并且进而操作该神经网络所消耗的功率也类似地增大。

本公开的各方面针对改进或者甚至最优化神经网络。在一些示例性配置中，这些改进可包括以降低的激发率来操作神经网络和/或使用精简的模型神经元集合来操作。此类改进可降低功耗并改进神经网络的可伸缩性以及具有其它益处。

图5解说根据本公开的某些方面的使用通用处理器502来操作神经网络的示例实现500。与计算网络(神经网络)相关联的变量(神经信号)、突触权重、系统参数，延迟，和/或频率槽信息可被存储在存储器块504中，而在通用处理器502处执行的指令可从程序存储器506中加载。在本公开的一方面，加载到通用处理器502中的指令可包括用于基于所选速率带宽来选择神经元模型的代码。

在另一示例性配置中，通用处理器502可包括用于生成非零解码矢量的第一稀疏集合的代码，每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。进一步，在此示例性配置中，通用处理器502可包括用于仅用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络的代码。

在又一示例性配置中，通用处理器502可包括选择具有基于输入电流而线性改变的膜电位的神经元模型的代码。进一步，在此示例性配置中，通用处理器502可包括用于在膜电位达到阈值时将膜电位复位到预定值的代码。

图6解说了根据本公开的某些方面的操作神经网络的示例实现600，其中存储器602可经由互连网络604与计算网络(神经网络)的个体(分布式)处理单元(神经处理器)606对接。与计算网络(神经网络)相关联的变量(神经信号)、突触权重、系统参数，延迟，和/或频率槽信息可被存储在存储器602中，并且可从存储器602经由互连网络604的连接被加载到每个处理单元(神经处理器)606中。在本公开的一方面，处理单元606可被配置成基于所选速率带宽来选择神经元模型。

在另一示例性配置中，处理单元606可被配置成生成非零解码矢量的第一稀疏集合，每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。进一步，在此示例性配置中，处理单元606可被配置成仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络。

在又一示例性配置中，处理单元606可被配置成选择具有基于输入电流而线性改变的膜电位的神经元模型。进一步，在此示例性配置中，处理单元606可被配置成在膜电位达到阈值时将膜电位复位到预定值。

图7解说操作神经网络的示例实现700。如图7中所解说的，一个存储器组702可与计算网络(神经网络)的一个处理单元704直接对接。每一个存储器组702可存储与对应的处理单元(神经处理器)704相关联的变量(神经信号)、突触权重、和/或系统参数，延迟，以及频率槽信息。在本公开的一方面，处理单元704可被配置成基于所选速率带宽来选择神经元模型。

在另一示例性配置中，处理单元704可被配置成生成非零解码矢量的第一稀疏集合，每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。进一步，在此示例性配置中，处理单元704可被配置成仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络。

在又一示例性配置中，处理单元704可被配置成选择具有基于输入电流而线性改变的膜电位的神经元模型。进一步，在此示例性配置中，处理单元704可被配置成在膜电位达到阈值时将膜电位复位到预定值。

图8解说根据本公开的某些方面的神经网络800的示例实现。如图8中所解说的，神经网络800可具有多个局部处理单元802，它们可执行本文所描述的方法的各种操作。每个局部处理单元802可包括存储该神经网络的参数的局部状态存储器804和局部参数存储器806。另外，局部处理单元802可具有用于存储局部模型程序的局部(神经元)模型程序(LMP)存储器808、用于存储局部学习程序的局部学习程序(LLP)存储器810、以及局部连接存储器812。此外，如图8中所解说的，每个局部处理单元802可与用于为该局部处理单元的各局部存储器提供配置的配置处理器单元814对接，并且与提供各局部处理单元802之间的路由的路由单元816对接。

在一种配置中，神经元模型被配置成用于基于神经网络将藉以操作的所选最小激发率与该神经网络将藉以操作的所选最大激发率之差来选择速率带宽，和/或基于所选速率带宽来选择神经元模型。该神经元模型包括用于选择速率带宽的装置以及用于选择神经元模型的装置。在一个方面，该用于选择带宽的装置和/或用于选择神经元模型的装置可以是被配置成执行所叙述的功能的通用处理器502、程序存储器506、存储器块504、存储器602、互连网络604、处理单元606、处理单元704、局部处理单元802、和/或路由连接处理元件816。在另一配置中，前述装置可以是被配置成执行由前述装置所叙述的功能的任何模块或任何设备。

在又一配置中，神经元模型被配置成用于精简神经网络中模型神经元的数目。该神经元模型包括用于生成非零解码矢量的第一稀疏集合的装置以及用于实现该神经网络的装置。在一个方面，该生成装置和/或实现装置可以是被配置成执行所叙述的功能的通用处理器502、程序存储器506、存储器块504、存储器602、互连网络604、处理单元606、处理单元704、局部处理单元802、和/或路由连接处理元件816。在另一配置中，前述装置可以是被配置成执行由前述装置所叙述的功能的任何模块或任何设备。

在又一配置中，神经元模型被配置成生成神经网络。该神经元模型包括用于选择具有基于输入电流而线性改变的膜电位的神经元模型的装置以及用于在膜电位达到阈值时将膜电位复位到预定值的装置。在一个方面，该选择装置和/或复位装置可以是被配置成执行所叙述的功能的通用处理器502、程序存储器506、存储器块504、存储器602、互连网络604、处理单元606、处理单元704、局部处理单元802、和/或路由连接处理元件816。在另一配置中，前述装置可以是被配置成执行由前述装置所叙述的功能的任何模块或任何设备。

根据本公开的某些方面，每一个局部处理单元802可被配置成基于神经网络的期望的一个或多个功能性特征来确定神经网络的参数，以及随着所确定的参数被进一步适配、调谐和更新来使这一个或多个功能性特征朝着期望的功能性特征发展。

以降低的激发率来操作神经网络

本公开的各方面针对以降低的激发率操作神经网络。在神经网络中降低激发率或达成低激发或尖峰发放率具有众多益处，包括降低的功耗。对于被配置或者甚至被最优化以用于基于事件的仿真的硬件系统尤其如此。另外，降低的激发率可降低计算复杂度并改进可在硬件系统上运行的网络的大小意义上的可伸缩性。

图9是解说根据本公开的各方面的用于神经网络900的示例性结构的框图。参照图9，神经网络900可具有三层：输入层902、隐藏层904、以及输出层906。虽然在神经网络900中仅示出三层，但这仅仅是示例性的并为了易于解说和解释。当然，神经网络可被构造有更多或更少层。

神经网络的每一层可包括一个或多个神经元，其可按全部到全部(all-to-all)配置、全部到一个(all-to-one)配置或任何其他配置经由突触(908、910)耦合在一起。

输入层902的各神经元(例如，x0,…,xD)可包括非线性尖峰发放神经元，其可被配置成例如接收模拟输入并输出尖峰，该尖峰可经由突触908提供给隐藏层904的各神经元。在一些方面，突触908可配置成具有随机初始化的权重。这些随机初始化的权重可以例如从连续随机分布来提供。在其他方面，突触908的权重可被有差别地指派以使得每个突触的权重是特异的。

隐藏层904可包括一个或多个神经元912a、912b、……、912n(其可被统称为神经元912)。神经元912在一些方面可包括非线性神经元模型的尖峰发放神经元。例如，隐藏层904的神经元可包括带泄漏积分激发(LIF)神经元、二次积分激发(QIF)神经元、线性阈值(LT)神经元、Cold神经元、基于映射的神经元模型、基于微分方程的神经元模型或类似物、和/或其组合。

输入数据(例如，输入电流I)可被编码在隐藏层神经元904的激发率(或神经响应函数)中。输出层906(其可包括线性非尖峰发放神经元)可被配置成对激发率进行解码并输出隐藏层神经元912的激发率的线性加权总和。输出权重(解码矢量)可被分析地确定以有益地提供快速的一次性训练。如此，一种用于改进/最优化神经网络的机制可凭借控制神经元的激发率来实现。

在一种示例性配置中，神经网络900(其例如可以是神经工程框架(NEF)网络)可根据有界的误差以较低或降低的激发率来操作。有界的误差可包括目标最大误差(E)。目标最大误差(E)可对应于在操作该神经网络中用于达成模拟输入向尖峰的变换的误差容限阈值。例如，目标最大误差可以是最大允许均方误差。

速率带宽(r_B)可基于激发率范围来选择。例如，速率带宽可被选择为使得：

$r_B<r_{NEF}^{\max }-r_{\min }---\left(15\right)$

其中r_max是最大编码频率并且r_min是最小编码频率。r_min和r_max的值可以是预先确定或用户定义的。

对于r_min(速率最小值)的给定值，神经元模型可被选择。期望将激发降低到尽可能接近于0。在一些方面，该神经元模型可基于以下条件来选择：

突触活跃性a(I₀)≤r_min (16)

$\frac{da\left(I\right)}{dI}{|}_{I^{\&prime;}\&GreaterEqual;I_0+I_{th}}\&le;r_B---\left(17\right)$

其中I₀是输入电流，a(I)是突触活跃性(例如，激发率)，I_th是尖峰阈值以使得在I<I_th时，a(I)＝0。I_th是所选神经元模型的函数。

隐藏层904的神经元912可例如根据神经元模型来配置，该神经元模型诸如是带泄漏积分激发(LIF)神经元模型、二次积分激发(QIF)模型、线性阈值(LT)神经元模型、以及Cold神经元模型、或类似物等。

LIF神经元模型可表达如下：

如果υ＞υ_th；υ→υ_r。 (18)

其中τ_RC是时间常数，v是膜电位，v_r是复位值，并且v_th是阈值。

QIF神经元模型可表达如下：

如果υ＞υ_th；υ→υ_r (19)

其中τ_RC是时间常数，v是膜电位，v_r是复位值，并且v_th是阈值。

LT神经元模型可表达如下：

如果υ＞υ_th；υ→υ_r (20)

其中τ_RC是时间常数，v是膜电位，v_r是复位值，并且v_th是阈值。

神经元模型可被选择以使得式16和17中指定的条件被满足。通过基于这些条件来选择神经元模型并使用根据所选神经元模型配置的神经元912来填充隐藏层，神经网络900就可以低激发率来被操作。

作为示例，使用各种神经元模型的神经网络的性能可被比较以标识隐藏层神经元的期望或者甚至最优化模型神经元。根据本公开的各方面，神经元模型和速率带宽可被选择。例如，对于LT模型，突触活跃性可由下式给出：

$a\left(I\right)=\frac{1000(I-{\mathrm{\&upsi;}}_{th})}{{\mathrm{\&tau;}}_{RC}{\mathrm{\&upsi;}}_{th}},\&ForAll;I\&GreaterEqual;{\mathrm{\&upsi;}}_{th}---\left(21\right)$

相应地，以上式16和17在输入电流I₀＝v_th；并且时间常数τ_RC＝20ms的情况下对于任何r_B>0和r_min≥0均被满足。

在另一示例中，LIF模型的突触活跃性可由下式给出：

$a\left(I\right)=\frac{-1000}{{\mathrm{\&tau;}}_{RC}log(1-{\mathrm{\&upsi;}}_{th}/I)},\&ForAll;I\&GreaterEqual;{\mathrm{\&upsi;}}_{th}---\left(22\right)$

相应地，以上式16和17在非标准模型参数(例如，相比于标准时间常数τ_RC＝20ms，时间常数τ_RC＝400ms)的情况下对于r_B＝60；r_min＝5被满足。然而，式16和17在标准模型参数(即，τ_RC＝20ms)的情况下对于r_B＝60和r_min＝5可能不被满足。

在进一步示例中，关于QIF模型的突触活跃性可由下式给出：

$a\left(I\right)=\frac{1000\sqrt{I-{\mathrm{\&upsi;}}_b}}{{\mathrm{\&tau;}}_{RC}{\tan }^{-1}({\mathrm{\&upsi;}}_{th}/\sqrt{I-{\mathrm{\&upsi;}}_b})},\&ForAll;I\&GreaterEqual;{\mathrm{\&upsi;}}_b---\left(23\right)$

如此，以上式16和17在输入电流I₀＝v_th并且时间常数τ_RC＝20ms的情况下对于r_B>100和r_min≥5被满足。

在一个示例性方面，神经网络可被配置成以低激发率如下操作：

选择用于隐藏神经元912的神经元激发率的范围，r_min到r_max。r_min和r_max的值可以是用户定义的或者可以是基于函数的输入和输出信号(诸如它们的奈奎斯特速率(例如，r_min>输入信号奈奎斯特速率))和目标硬件参数(诸如τ步长)来选择的。

选取速率范围和速率带宽(r_B)，以使得r_B<r_max-r_min。在一些方面，可选取较大的r_B以满足此约束并配合其他因素，诸如用于定点的参数量化。

选择满足如以上指定的式16和17的神经元模型。在一种示例性配置中，该神经元模型可以是线性阈值神经元模型。当然，也可选择QIF、LIF和其他神经元模型。在一些方面，例如在多个神经元满足式16和17的情况下，计算、功率、性能要求和可用神经元模型也可用作神经元模型选择的基础。

进一步，可选择满足式(16)和(17)的神经元模型的参数集合。在一些方面，例如，这可使用参数搜索办法来发生。可进一步指定附加的准则用于神经网络最优化。替换地，神经元模型的参数集合可使用以上指定的解空间或类似物等来确定。

模型权重基于所选神经元模型和参数集合来确定以实现该功能。在一些方面，NEF规程可确定模型权重。

在一些方面，模型性能可比对目标性能来检查。进一步，在满足式16和17的同时，模型参数可被修改以改进性能。

使用精简数目的模型神经元来操作神经网络

一旦检测到神经模型，神经网络900就可通过精简模型神经元902(和对应突触)的集合来改进。使用精简数目的模型神经元912来操作神经网络900可具有显著的性能和成本益处。例如，神经网络中精简的模型神经元集合可增进硬件系统上的存储容量(例如，更多神经元层可被填塞到硬件系统上)并且可降低计算复杂度和功耗。

根据本公开的示例性方面，可通过生成解码矢量(解码矢量可表示突触连接权重)的稀疏(即，具有一些零值的)集合来获得精简的模型神经元(可被称为“有效”神经元)集合。进而，神经网络900可仅使用具有非零解码矢量的神经元来操作。也就是说，经由具有零权重的突触连接(例如，910b、910c)耦合至输出层906的隐藏层神经元(例如，912b、912c)可被移除以使得神经网络900可以仅使用剩余神经元来操作。

解码矢量的稀疏集合可使用正则化技术来生成。正则化技术可降低可能导致过拟合和其他问题的模型复杂度。相应地，正则化技术可减少神经网络中突触连接和/或神经元的数目。正则化导致较少的小值，取而代之地，增加了零值的数目。

例如，在一些方面，解码矢量的稀疏集合可使用具有L1正则化的最小二乘最优化(也称为LASSO(最小绝对收缩和选择操作符)最优化)如下生成：

$\begin{array}{c}\arg \min \\ \mathrm{\&phi;}\end{array}\left(\right||y-\hat{y}|{|}_2^2+\mathrm{\&lambda;}\left|\right|\mathrm{\&Phi;}\left|{|}_1\right)---\left(24\right)$

其中λ是正则化项(其被变动以满足性能目标)，并且是与激发率的加权总和相对应的输出的估计，其可被提供给输出层906并由下式给出：

$\hat{y}=\underset{i=1}{\overset{N}{\&Sigma;}}{a}_i\left(x\right){\mathrm{\&phi;}}_i---\left(25\right)$

其中x是输入信号，a_i(x)(i＝1,…,N)是神经响应函数并且是解码矢量。通过应用L1正则化，可确定最优解码矢量。在执行L1正则化时，解码矢量或突触连接中的一些可被清零。

方法1：

在一种示例性配置中，可通过生成在隐藏层中有N个节点的神经网络来确定精简的模型神经元集合。在一些方面，该神经网络可以是NEF网络或类似物等。

LASSO处理可生成具有M(M≤N)个非零解码矢量的稀疏集合。具有非零解码矢量的神经元可被标记为有效模型神经元。该神经网络由此可仅使用有效模型神经元来操作。相应地，该神经网络可使用精简的神经元集合以及其间的对应连接来操作。

方法2：

在第二示例性配置中，可通过如方法1中描述地生成M<N个有效模型神经元来确定精简的模型神经元集合。可生成新层，该新层包括这M个有效模型神经元和具有N-M个模型神经元的新集合。

LASSO处理可生成具有非零解码矢量的稀疏集合(L≤M≤N)。具有非零解码矢量的L个神经元的集合可被标记为有效模型神经元。神经网络进而可仅使用有效模型神经元来操作。相应地，神经网络可使用精简的神经元集合以及对应互连来操作。

方法3：

在进一步示例性配置中，可通过重复方法1达L次以生成具有各自包括M≤N个有效模型神经元的L个隐藏层的神经网络的正则化组委来确定精简的模型神经元集合。神经网络的组委可被统筹以实现包括N^RC个有效模型神经元的神经网络，其中

$N^{RC}=\underset{i=1}{\overset{L}{\&Sigma;}}{M}_l\&le;N---\left(26\right)$

方法4：

在又一进一步示例性配置中，可通过对具有来自方法3的N^RC个有效模型神经元的集合执行LASSO处理以生成解码矢量的稀疏集合M^RC≤N^RC来确定精简的模型神经元集合。神经元网络可使用具有M^RC个有效模型神经元的该新集合来实现。

尽管上述示例性配置利用LASSO正则化，但也可使用L2正则化或其他正则化方法。例如，在一个方面，可使用L2正则化。在一些方面，生成非零解码矢量的稀疏集合可进一步包括将具有小值(例如，绝对值小于阈值)的解码矢量设置为零。

在一些方面，式24的正则化项(λ)可被选择以精简对于预期的期望性能的给定值而言有效神经元的数目或甚至使之最小化。也就是说，正则化项(λ)可例如基于差错率、神经元数目、其他系统和/或性能考量或度量来选择。例如，对于方法1，性能目标(例如，以MSE(最小均方误差)形式)可被设置并用于通过变动λ来找到精简数目的有效神经元以满足期望程度的性能目标。误差容限可以是用户选择的，并且随后正则化项可被相应地设置。

在一些方面，在隐藏层(例如904)中包括精简(例如根据以上方法1-4精简)的模型神经元集合的神经网络(例如900)可如上所述地以低激发率被操作，由此产生进一步优化的神经网络。

在本公开的一些方面，可通过选择具有随输入电流线性改变的膜电位的神经元模型(例如，尖峰发放神经元模型)并在膜电位达到阈值时将其复位来生成神经网络。

图10A-D是解说精简的模型神经元集合的示例性示图。图10A解说了根据上述方法1生成的精简的模型神经元集合。图10A示出神经网络的包括N个神经元(例如，1004a、……、1004n，其可被称为神经元1004)的隐藏层1002。隐藏层1002可与图9的隐藏层904相类似地配置。

可执行LASSO处理(L1)以估计或学习由解码矢量(例如，1008)表示的突触后权重。通过应用L1正则化，所估计或学习的解码矢量中的一些可被设为零，而剩余的解码矢量可被设为非零值。具有零权重的解码矢量可被移除，由此生成精简的或更稀疏的解码矢量集合，其可被称为非零解码矢量1008a、……、1008m(其可被统称为非零解码矢量1008)的稀疏集合(M≤N)。

在一些方面，与具有零权重的解码矢量相关联的神经元从隐藏层1002被移除以产生经修改的隐藏层1006。具有非零解码矢量(例如，1008a、……、1008m)的M个剩余隐藏层神经元(例如，1004a、……、1004m)可被标记为有效模型神经元1004a、……、1004m。以此方式，可实现具有M个隐藏层神经元1004的精简集合。相应地，神经网络可使用神经元1006的精简集合以及对应互连来操作。

图10B解说了根据上述方法2生成的精简的模型神经元集合。图10B示出包括根据方法1(并如图10A中所示)生成的M个有效模型神经元和具有N-M个模型神经元1010的新集合的神经网络的经修改隐藏层1006。在一些方面，这M个有效模型神经元(1006)的突触前连接的权重可以是固定的，而具有N-M个模型神经元的该新集合的突触前连接的权重可以是随机的。

可对这M个有效模型神经元(1006)和具有N-M个模型神经元(1010)的新集合的组合执行LASSO处理(L1)以学习解码矢量权重(例如，1008a)。如以上关于图10A讨论的，解码矢量权重中的一些可以为零并且因此可被移除以由此生成具有L(L≤M≤N)个非零解码矢量1008的稀疏集合。

类似地，具有零权重解码矢量的隐藏层神经元也可被移除以产生包括L个神经元的隐藏层1012。具有非零解码矢量的L个神经元的集合可被标记为有效模型神经元。该神经网络进而可使用隐藏层1012中的仅这L个有效模型神经元来操作。相应地，该神经网络可使用精简的神经元集合以及其间的对应连接来操作。

图10C解说了根据上述方法3生成的精简的模型神经元集合。如图10C中所示，神经网络的正则化组委包括含有各自根据上述(且在图10A中示出)的方法1生成的M(M≤N)个有效模型神经元(1021，1023，1025)的隐藏层。该神经网络的正则化组委可被统筹以实现包括N^RC个有效模型神经元1030的神经网络。

图10D解说了根据上述方法4生成的精简的模型神经元集合。如图10D中所示，根据方法3生成(并在图10C中示出)的具有N^RC个有效模型神经元1030的集合可进一步通过对具有N^RC个有效模型神经元1030的该集合执行LASSO处理(L1)以产生解码矢量的稀疏集合M^RC≤N^RC(1034)来得以减小。相应地，该神经网络可使用具有M^RC个有效模型神经元1032的新集合来实现。

图11解说用于选择具有低激发率的神经元模型以用于在神经网络中操作的方法1100。在框1102，该过程基于激发率范围来选择速率带宽。此外，在框1104，该过程基于所选速率带宽来选择神经元模型。

图12解说用于选择神经网络中精简数目的模型神经元的方法1200。在框1202，该过程生成非零解码矢量的第一稀疏集合。每个解码矢量与第一神经元层和第二神经元层之间的突触相关联。此外，在框1204，该过程仅使用第一神经元层中与这些非零解码矢量相关联的所选模型神经元来实现该神经网络。

图13解说了用于生成神经网络的方法1300。在框1302，该过程选择神经元模型(例如，尖峰发放神经元模型)。该神经元模型具有基于输入电流而线性改变的膜电位。此外，在框1304，该过程在膜电位达到阈值时将膜电位复位到预定值。

以上所描述的方法的各种操作可由能够执行相应功能的任何合适的装置来执行。这些装置可包括各种硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路(ASIC)、或处理器。一般而言，在附图中有解说的操作的场合，那些操作可具有带相似编号的相应配对装置加功能组件。

如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或其他数据结构中查找)、探知及诸如此类。另外，“确定”可包括接收(例如接收信息)、访问(例如访问存储器中的数据)、及类似动作。而且，“确定”可包括解析、选择、选取、确立及类似动作。

如本文中所使用的，引述一列项目中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a、b、c、a-b、a-c、b-c、和a-b-c。

结合本公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文所描述功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列信号(FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何市售的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器或任何其它此类配置。

结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在本领域所知的任何形式的存储介质中。可使用的存储介质的一些示例包括随机存取存储器(RAM)、只读存储器(ROM)、闪存、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM，等等。软件模块可包括单条指令、或许多条指令，且可分布在若干不同的代码段上，分布在不同的程序间以及跨多个存储介质分布。存储介质可被耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。

本文所公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离权利要求的范围。

所描述的功能可在硬件、软件、固件或其任何组合中实现。如果以硬件实现，则示例硬件配置可包括设备中的处理系统。处理系统可以用总线架构来实现。取决于处理系统的具体应用和整体设计约束，总线可包括任何数目的互连总线和桥接器。总线可将包括处理器、机器可读介质、以及总线接口的各种电路链接在一起。总线接口可用于尤其将网络适配器等经由总线连接至处理系统。网络适配器可用于实现信号处理功能。对于某些方面，用户接口(例如，按键板、显示器、鼠标、操纵杆等)也可被连接至总线。总线还可链接各种其他电路(诸如定时源、外围设备、稳压器、电源管理电路等)，这些电路在本领域中是众所周知的，因此将不再赘述。

处理器可负责管理总线和一般处理，包括执行存储在机器可读介质上的软件。处理器可用一个或多个通用和/或专用处理器来实现。示例包括微处理器、微控制器、DSP处理器、以及其他能执行软件的电路系统。软件应当被宽泛地解释成意指指令、数据、或其任何组合，无论是被称作软件、固件、中间件、微代码、硬件描述语言、或其他。作为示例，机器可读介质可包括随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、磁盘、光盘、硬驱动器、或者任何其他合适的存储介质、或其任何组合。机器可读介质可被实施在计算机程序产品中。该计算机程序产品可以包括包装材料。

在硬件实现中，机器可读介质可以是处理系统中与处理器分开的一部分。然而，如本领域技术人员将容易领会的，机器可读介质、或其任何部分可在处理系统外部。作为示例，机器可读介质可包括传输线、由数据调制的载波、和/或与设备分开的计算机产品，所有这些都可由处理器通过总线接口来访问。替换地或补充地，机器可读介质、或其任何部分可被集成到处理器中，诸如高速缓存和/或通用寄存器文件可能就是这种情形。虽然所讨论的各种组件可被描述为具有特定位置，诸如局部组件，但它们也可按各种方式来配置，诸如某些组件被配置成分布式计算系统的一部分。

处理系统可以被配置为通用处理系统，该通用处理系统具有一个或多个提供处理器功能性的微处理器、和提供机器可读介质中的至少一部分的外部存储器，它们都通过外部总线架构与其他支持电路系统链接在一起。替换地，该处理系统可以包括一个或多个神经元形态处理器以用于实现本文所述的神经元模型和神经系统模型。作为另一替代方案，处理系统可以用带有集成在单块芯片中的处理器、总线接口、用户接口、支持电路系统、和至少一部分机器可读介质的专用集成电路(ASIC)来实现，或者用一个或多个现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、控制器、状态机、门控逻辑、分立硬件组件、或者任何其他合适的电路系统、或者能执行本公开通篇所描述的各种功能性的电路的任何组合来实现。取决于具体应用和加诸于整体系统上的总设计约束，本领域技术人员将认识到如何最佳地实现关于处理系统所描述的功能性。

机器可读介质可包括数个软件模块。这些软件模块包括当由处理器执行时使处理系统执行各种功能的指令。这些软件模块可包括传输模块和接收模块。每个软件模块可以驻留在单个存储设备中或者跨多个存储设备分布。作为示例，当触发事件发生时，可以从硬驱动器中将软件模块加载到RAM中。在软件模块执行期间，处理器可以将一些指令加载到高速缓存中以提高访问速度。随后可将一个或多个高速缓存行加载到通用寄存器文件中以供由处理器执行。在以下谈及软件模块的功能性时，将理解此类功能性是在处理器执行来自该软件模块的指令时由该处理器来实现的。

如果以软件实现，则各功能可作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，这些介质包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或无线技术(诸如红外(IR)、无线电、以及微波)从web网站、服务器、或其他远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL或无线技术(诸如红外、无线电、以及微波)就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘、和碟，其中盘(disk)常常磁性地再现数据，而碟(disc)用激光来光学地再现数据。因此，在一些方面，计算机可读介质可包括非瞬态计算机可读介质(例如，有形介质)。另外，对于其他方面，计算机可读介质可包括瞬态计算机可读介质(例如，信号)。上述的组合应当也被包括在计算机可读介质的范围内。

因此，某些方面可包括用于执行本文中给出的操作的计算机程序产品。例如，此类计算机程序产品可包括其上存储(和/或编码)有指令的计算机可读介质，这些指令能由一个或多个处理器执行以执行本文中所描述的操作。对于某些方面，计算机程序产品可包括包装材料。

此外，应当领会，用于执行本文中所描述的方法和技术的模块和/或其它恰适装置能由用户终端和/或基站在适用的场合下载和/或以其他方式获得。例如，此类设备能被耦合至服务器以促成用于执行本文中所描述的方法的装置的转移。替换地，本文所述的各种方法能经由存储装置(例如，RAM、ROM、诸如压缩碟(CD)或软盘等物理存储介质等)来提供，以使得一旦将该存储装置耦合至或提供给用户终端和/或基站，该设备就能获得各种方法。此外，能利用适于向设备提供本文中所描述的方法和技术的任何其他合适的技术。

应该理解的是，权利要求并不被限定于以上所解说的精确配置和组件。可在以上所描述的方法和设备的布局、操作和细节上作出各种改动、更换和变形而不会脱离权利要求的范围。

Claims (28)

1.一种用于选择神经网络中精简数目的模型神经元的方法，包括：

生成非零解码矢量的第一稀疏集合，每个解码矢量与第一神经元层和第二神经元层之间的突触相关联；以及

仅使用所述第一神经元层中与所述非零解码矢量相关联的所选模型神经元来实现所述神经网络。

2.如权利要求1所述的方法，其特征在于，所述生成包括：执行最小二乘最优化。

3.如权利要求2所述的方法，其特征在于，所述最小二乘最优化包括最小绝对收缩和选择操作符(LASSO)正则化。

4.如权利要求2所述的方法，其特征在于，进一步包括，选择正则化项以精简用于实现期望程度的性能的所选神经元的数目。

5.如权利要求1所述的方法，其特征在于，进一步包括：

更新所述第一神经元层以包括所选模型神经元并包括剩余模型神经元的输入突触权重的新集合；

生成非零解码矢量的第二稀疏集合，每个解码矢量与经更新的第一神经元层和所述第二神经元层之间的突触相关联；以及

仅使用所述经更新的第一神经元层中与所述非零解码矢量相关联的所选模型神经元的新集合来实现所述神经网络。

6.如权利要求5所述的方法，其特征在于，进一步包括：

重复所述更新和生成多次以创建经更新的第一神经元层的统筹集合；以及

仅使用经更新的第一神经元层的所述统筹集合来实现所述神经网络。

7.如权利要求6所述的方法，其特征在于，进一步包括：

生成非零解码矢量的最终稀疏集合，每个解码矢量与经更新的神经元层的所述统筹集合和所述第二神经元层之间的突触相关联；以及

仅使用经更新的神经元层的所述统筹集合中与所述非零解码矢量相关联的模型神经元来实现所述神经网络。

8.一种用于选择神经网络中精简数目的模型神经元的装置，包括：

存储器；以及

耦合至所述存储器的至少一个处理器，所述至少一个处理器被配置成：

生成非零解码矢量的第一稀疏集合，每个解码矢量与第一神经元层和第二神经元层之间的突触相关联；以及

仅使用所述第一神经元层中与所述非零解码矢量相关联的所选模型神经元来实现所述神经网络。

9.如权利要求8所述的装置，其特征在于，所述至少一个处理器被进一步配置成通过执行最小二乘最优化来生成非零解码矢量的所述第一稀疏集合。

10.如权利要求9所述的装置，其特征在于，所述最小二乘最优化包括最小绝对收缩和选择操作符(LASSO)正则化。

11.如权利要求9所述的装置，其特征在于，所述至少一个处理器被进一步配置成选择正则化项以精简用于实现期望程度的性能的所选神经元的数目。

12.如权利要求8所述的装置，其特征在于，所述至少一个处理器被进一步配置成：

更新所述第一神经元层以包括所选模型神经元并包括剩余模型神经元的输入突触权重的新集合；

生成非零解码矢量的第二稀疏集合，每个解码矢量与经更新的第一神经元层和所述第二神经元层之间的突触相关联；以及

仅使用所述经更新的第一神经元层中与所述非零解码矢量相关联的所选模型神经元的新集合来实现所述神经网络。

13.如权利要求12所述的装置，其特征在于，所述至少一个处理器被进一步配置成：

重复所述更新和生成多次以创建经更新的第一神经元层的统筹集合；以及

仅使用经更新的第一神经元层的所述统筹集合来实现所述神经网络。

14.如权利要求13所述的装置，其特征在于，所述至少一个处理器被进一步配置成：

生成非零解码矢量的最终稀疏集合，每个解码矢量与经更新的神经元层的所述统筹集合和所述第二神经元层之间的突触相关联；以及

仅使用经更新的神经元层的所述统筹集合中与所述非零解码矢量相关联的模型神经元来实现所述神经网络。

15.一种用于选择神经网络中精简数目的模型神经元的设备，包括：

用于生成非零解码矢量的第一稀疏集合的装置，每个解码矢量与第一神经元层和第二神经元层之间的突触相关联；以及

用于仅使用第一神经元层中与所述非零解码矢量相关联的所选模型神经元来实现所述神经网络的装置。

16.如权利要求15所述的设备，其特征在于，所述生成包括：执行最小二乘最优化。

17.如权利要求16所述的设备，其特征在于，所述最小二乘最优化包括最小绝对收缩和选择操作符(LASSO)正则化。

18.如权利要求16所述的设备，其特征在于，进一步包括，用于选择正则化项以精简用于实现期望程度的性能的所选神经元的数目的装置。

19.如权利要求15所述的设备，其特征在于，进一步包括：

用于更新所述第一神经元层以包括所选模型神经元并包括剩余模型神经元的输入突触权重的新集合的装置；

用于生成非零解码矢量的第二稀疏集合的装置，每个解码矢量与经更新的第一神经元层和所述第二神经元层之间的突触相关联；以及

用于仅使用所述经更新的第一神经元层中与所述非零解码矢量相关联的所选模型神经元的新集合来实现所述神经网络的装置。

20.如权利要求19所述的设备，其特征在于，进一步包括：

用于重复所述更新和生成多次以创建经更新的第一神经元层的统筹集合的装置；以及

用于仅使用经更新的第一神经元层的所述统筹集合来实现所述神经网络的装置。

21.如权利要求20所述的设备，其特征在于，进一步包括：

用于生成非零解码矢量的最终稀疏集合的装置，每个解码矢量与经更新的神经元层的所述统筹集合和所述第二神经元层之间的突触相关联；以及

用于仅使用经更新的神经元层的所述统筹集合中与所述非零解码矢量相关联的模型神经元来实现所述神经网络的装置。

22.一种用于选择神经网络中精简数目的模型神经元的计算机程序产品，包括：

其上编码有程序代码的非瞬态计算机可读介质，所述程序代码包括：

用于生成非零解码矢量的第一稀疏集合的程序代码，每个解码矢量与第一神经元层和第二神经元层之间的突触相关联；以及

用于仅使用第一神经元层中与所述非零解码矢量相关联的所选模型神经元来实现所述神经网络的程序代码。

23.如权利要求22所述的计算机程序产品，其特征在于，进一步包括，用于通过执行最小二乘最优化来生成非零解码矢量的所述第一稀疏集合的程序代码。

24.如权利要求23所述的计算机程序产品，其特征在于，所述最小二乘最优化包括最小绝对收缩和选择操作符(LASSO)正则化。

25.如权利要求23所述的计算机程序产品，其特征在于，进一步包括，用于选择正则化项以精简用于实现期望程度的性能的所选神经元的数目的程序代码。

26.如权利要求22所述的计算机程序产品，其特征在于，进一步包括：

用于更新所述第一神经元层以包括所选模型神经元并包括剩余模型神经元的输入突触权重的新集合的程序代码；

用于生成非零解码矢量的第二稀疏集合的程序代码，每个解码矢量与经更新的第一神经元层和所述第二神经元层之间的突触相关联；以及

用于仅使用所述经更新的第一神经元层中与所述非零解码矢量相关联的所选模型神经元的新集合来实现所述神经网络的程序代码。

27.如权利要求26所述的计算机程序产品，其特征在于，进一步包括：

用于重复所述更新和生成多次以创建经更新的第一神经元层的统筹集合的程序代码；以及

用于仅使用经更新的第一神经元层的所述统筹集合来实现所述神经网络的程序代码。

28.如权利要求27所述的计算机程序产品，其特征在于，进一步包括：

用于生成非零解码矢量的最终稀疏集合的程序代码，每个解码矢量与经更新的神经元层的所述统筹集合和所述第二神经元层之间的突触相关联；以及

用于仅使用经更新的神经元层的所述统筹集合中与所述非零解码矢量相关联的模型神经元来实现所述神经网络的程序代码。