CN105871346A - 一种宽增益动态范围的cmos可变增益放大器 - Google Patents

Abstract

本发明公开一种宽增益动态范围的CMOS可变增益放大器，包括至少一个基本可变增益电路、伪指函数发生电路、固定增益放大电路和偏置电路。偏置电路的输出端连接基本可变增益电路、伪指函数发生电路和固定增益放大电路。伪指函数发生电路的输入端接入增益控制电压信号Vc，伪指函数发生电路的输出端接入基本可变增益电路的伪指偏置端。基本可变增益电路的输入端接入输入电压信号，基本可变增益电路的输出端连接固定增益放大电路的输入端，固定增益放大电路的输出端送出输入电压信号。本发明能够达到较宽的增益可调范围，同时实现增益dB线性变化。

Description

一种宽增益动态范围的CMOS可变增益放大器

技术领域

本发明涉及模拟集成电路设计领域，具体涉及一种宽增益动态范围的CMOS可变增益放大器。

背景技术

接收机模拟前端中的可变增益放大器用来调整信号大小，改变信号动态范围。在一条接收链路上通常存在几个可变增益放大器，它们共同作用使得接收机前端输出满足信噪比要求，并且具有较大功率的信号。

随着无线通信系统的发展，接收机的指标在不断变化，对中频可变增益放大器的性能要求不断提高。首先，外界环境的变化要求可变增益放大器有较大的增益可调范围。其次，通信系统使用复杂的编码，要求输出信号具有较高的信噪比，意味着要求放大器具有很好的线性度。最后，无线接收机应该尽量降低功耗，那么放大器在实现大信号输出的前提下必须减小偏置电流。以上这些条件对中频可变增益放大器的设计提出了苛刻的要求。

发明内容

本发明提供一种宽增益动态范围的CMOS可变增益放大器，其能够达到较宽的增益可调范围，同时实现增益dB线性变化。

为解决上述问题，本发明是通过以下技术方案实现的：

一种宽增益动态范围的CMOS可变增益放大器，包括至少一个基本可变增益电路、伪指函数发生电路、固定增益放大电路和偏置电路。偏置电路的输出端连接基本可变增益电路、伪指函数发生电路和固定增益放大电路。伪指函数发生电路的输入端接入增益控制电压信号Vc，伪指函数发生电路的输出端产生2个比值随增益控制电压呈指数规律变化的比值指数变化电流信号，这2个比值指数变化电流信号通过电流镜接入基本可变增益电路的伪指偏置端。基本可变增益电路的输入端接入输入电压信号，并通过电流镜将伪指函数发生电路产生的2个比值指数变化电流信号按照一定的比例进行复制，并将增益表示为2个比值指数变化电流信号的比值。基本可变增益电路的输出端连接固定增益放大电路的输入端，固定增益放大电路的输出端送出输入电压信号。

上述方案中，基本可变增益电路为2个，且这2个基本可变增益电路级联。即第一级基本可变增益电路的输入端接入输入电压信号，第一级基本可变增益电路的输出端连接第二级基本可变增益电路的输入端，第二级基本可变增益电路的输出端连接固定增益放大器的输入端。

每个基本可变增益电路包括10个晶体管和共模反馈模块。晶体管M1的栅极形成该基本可变增益电路的输入端负极，连接输入电压信号的负极Vinn。晶体管M2的栅极形成该基本可变增益电路的输入端正极，连接输入电压信号的正极Vinp。共模反馈模块的输入端连接输出电压信号的负极Von和正极Vop，共模反馈模块的输出端输出共模反馈电压信号Vf。晶体管M3的栅极和晶体管M4的栅极相连，并连接伪指函数发生电路的第二伪指偏置输出端输出的第二伪指偏置信号C2。晶体管M9的栅极和晶体管M10的栅极相连，并连接伪指函数发生电路的第一伪指偏置输出端输出的第一伪指偏置信号C1。晶体管M5的栅极和晶体管M6的栅极相连，并连接偏置电路的固定偏置输出端输出的固定偏置信号Va。晶体管M7的栅极和晶体管M8的栅极相连，并连接共模反馈电压信号Vf。晶体管M3的源极、晶体管M4的源极、晶体管M9的源极和晶体管M10的源极相连，并连接电源地Gnd。晶体管M7的源极和晶体管M8的源极相连，并连接电源电压Vdd。晶体管M1的源极连接晶体管M3的漏极。晶体管M2的源极连接晶体管M4的漏极。晶体管M5的源极连接晶体管M7的漏极。晶体管M6的源极连接晶体管M8的漏极。晶体管M1的漏极、晶体管M9的漏极和晶体管M5的漏极相连后，形成该基本可变增益电路的输出端正极。晶体管M2的漏极、晶体管M10的漏极和晶体管M6的漏极相连后，形成该基本可变增益电路的输出端负极；共模反馈模块的输入端连接该基本可变增益电路的输出端，共模反馈模块的输出端输出共模反馈电压信号Vf。

上述晶体管M5、晶体管M6、晶体管M7和晶体管M8都是PMOS晶体管。晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M9和晶体管M10都是NMOS晶体管。

上述晶体管M1-M10均工作于饱和区。

上述方案中，伪指函数发生电路包括6个晶体管。晶体管M11和晶体管M12的栅极形成该伪指函数发生电路的输入端，并接入增益控制电压信号Vc。电流源IO1和电流源IO2由电流镜结构实现，并且输入端连接偏置电路的偏置电流输出端。电流源IO1的正极与晶体管M11的源极相连，负极与晶体管M11的漏极相连。电流源IO2的正极与晶体管M12的漏极相连，负极与晶体管M12的源极相连。晶体管M12的源极、晶体管M15的源极和晶体管M16的源极相连，并连接电源地Gnd。晶体管M11的源极、晶体管M13的源极和晶体管M14的源极相连，并连接电源电压Vdd。晶体管M12的漏极、晶体管M13的栅极、晶体管M13的漏极和晶体管M14的栅极相连。晶体管M11的漏极、晶体管M15的栅极和晶体管M15的漏极相连后，形成该伪指函数发生电路的第一伪指偏置输出端，并输出第一伪指偏置信号C1。晶体管M14的漏极、晶体管M16的栅极和晶体管M16的漏极相连后，形成该伪指函数发生电路的第二伪指偏置输出端，并输出第二伪指偏置信号C2。

上述伪指函数发生电路中的电流源IO1和电流源IO2的电流大小相同。

与现有技术相比，本发明具有如下特点：

1、采用基本可变增益放大电路实现增益dB线性，同时达到较宽的增益dB线性可调范围，从而满足后续系统正常工作的需要；

2、利用伪指函数发生电路的端产生2个比值随增益控制电压呈指数规律变化的指数变化电流，去控制基本可变增益放大电路的增益，使其在保持足够大的增益dB动态范围以及带宽的同时大大地降低总功耗，从而满足后续系统正常工作的需要。

附图说明

图1为一种宽增益动态范围的CMOS可变增益放大器的原理框图。

图2为图1中伪指函数发生电路的原理图。

图3为图1中基本可变增益电路的原理图。

具体实施方式

下面通过实施例，结合附图，对本发明的技术方案作进一步的具体说明。

一种宽增益动态范围的CMOS可变增益放大器，如图1所示，包括至少一个基本可变增益电路、伪指函数发生电路、固定增益放大电路和偏置电路。偏置电路的输出端连接基本可变增益电路、伪指函数发生电路和固定增益放大电路，为其提供偏置电压和电流。伪指函数发生电路的输入端接入增益控制电压信号Vc，伪指函数发生电路的输出端产生2电流信号，这2个电流信号的比值随控制电压信号Vc成指数变化关系，并且通过电流镜结构将这两个电流信号接入基本可变增益电路的伪指偏置端。基本可变增益电路的输入端接入输入电压信号，并通过电流镜将伪指函数发生电路产生的2个比值指数变化电流信号按照一定的比例进行复制，并将增益表示为2个电流信号的比值。固定增益放大电路的输入端连接基本可变增益电路的输出端，固定增益放大电路的输出端送出输入电压信号，用于实现信号的固定增益放大。

参见图2，伪指函数发生电路包括6个晶体管M11-16。晶体管M11和晶体管M12的栅极形成该伪指函数发生电路的输入端，并接入增益控制电压信号Vc。电流源IO1和电流源IO2由电流镜结构实现，并且输入端(栅极)连接偏置电路的偏置电流输出端。电流源IO1的正极与晶体管M11的源极相连，负极与晶体管M11的漏极相连。电流源IO2的正极与晶体管M12的漏极相连，负极与晶体管M12的源极相连。晶体管M12的源极、晶体管M15的源极和晶体管M16的源极相连，并连接电源地Gnd。晶体管M11的源极、晶体管M13的源极和晶体管M14的源极相连，并连接电源电压Vdd。晶体管M12的漏极、晶体管M13的栅极、晶体管M13的漏极和晶体管M14的栅极相连。晶体管M11的漏极、晶体管M15的栅极和晶体管M15的漏极相连后，形成该伪指函数发生电路的第一伪指偏置输出端，并输出第一伪指偏置信号C1。晶体管M14的漏极、晶体管M16的栅极和晶体管M16的漏极相连后，形成该伪指函数发生电路的第二伪指偏置输出端，并输出第二伪指偏置信号C2。其中伪指函数发生电路中的电流源IO1和电流源IO2的电流大小相同。

在本发明中，基本可变增益电路的个数可以根据设计需求进行选定，可以为1个、2个或多个。当基本可变增益电路为2个以上时，这些基本可变增益电路采用级联方式进行连接。在本发明优选实施例中，基本可变增益电路为2个，且这2个基本可变增益电路级联；即第一级基本可变增益电路的输入端接入输入电压信号，第一级基本可变增益电路的输出端连接第二级基本可变增益电路的输入端，第二级基本可变增益电路的输出端连接固定增益放大器的输入端。

参见图3，每个基本可变增益电路包括10个晶体管M1-M10和共模反馈模块。晶体管M1栅极用于连接负输入端Vinn，源极用于连接晶体管M3的漏极，漏极连接正输出电压Vop。晶体管M2栅极用于连接正输入端Vinp，源极用于连接晶体管M4的漏极，漏极连接负输出电压Von。晶体管M3栅极用于连接伪指偏置端C2，源极用于连接地Gnd，漏极连接晶体管M1的源级。晶体管M4栅极用于连接伪指偏置端C2，源极用于连接地Gnd，漏极连接晶体管M2的源级。晶体管M5栅极用于连接固定偏置端Va，源极用于连接晶体管M7的漏极，漏极连接正输出电压Vop。晶体管M6栅极用于连接固定偏置端Va，源极用于连接晶体管M8的漏极，漏极连接负输出电压Von。晶体管M7栅极用于连接共模反馈电压Vf，源极用于连接电源电压Vdd，漏极连接晶体管M5的源端。晶体管M8栅极用于连接共模反馈电压Vf，源极用于连接电源电压Vdd，漏极连接晶体管M6的源端。晶体管M9栅极用于连接伪指偏置端C1，源极用于连接地Gnd，漏极连接正输出端Vop。共模反馈模块采用现有技术已有电路结构，该共模反馈模块的输入端连接该基本可变增益电路的输出端Von和Vop，共模反馈模块的输出端输出共模反馈电压信号Vf，共模反馈电压信号Vf用于稳定基本可变单元的输出共模电平。

晶体管M10栅极用于连接伪指偏置端C1，源极用于连接地Gnd，漏极连接负输出端Von。晶体管M5、晶体管M6、晶体管M7和晶体管M8的类型相同，都是PMOS晶体管，并且都工作于饱和区；晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M9和晶体管M10的类型相同，都是NMOS晶体管，并且都工作于饱和区。所有的NMOS晶体管衬底都接地，所有的PMOS晶体管衬底都接电源。

上述基本可变增益电路的工作原理为：采用晶体管M3和晶体管M4的沟道电阻作为输入对晶体管M1和晶体管M2的源极负反馈电阻，从而改变可变增益电路的等效跨导。改变后的等效跨导可以表示为：

$G_m=\frac{g_{m1,2}}{1+g_{m1,2}{r}_{o3,4}}\≈\frac{1}{r_{o3,4}}\≈{\mathrm{\λ}}_{3,4}{I}_{d3,4}$

其中，g_m1,2是晶体管M1(或M2)的跨导，r_o3,4是工作于饱和区的晶体管M3(或M4)的沟道电阻；I_d3,4为晶体管M3(或M4)的漏电流；λ_3,4为晶体管M3(或M4)的沟道长度调制系数，它只与晶体管的长度、类型有关。

基本可变增益电路的增益可以表示为：

A_v＝G_m·R_out

其中，G_m为基本可变增益电路的等效跨导，R_out为基本可变增益电路的输出阻抗。

输出阻抗可以看成由三部分阻抗并联而成，它们分别是从输出节点向晶体管M5(或M6)漏端看进去的阻抗、从输出节点向晶体管M1(或M2)漏端看进去的阻抗和从输出节点向晶体管M9(或M10)漏端看进去的阻抗。这三部分阻抗分别如下：

从输出节点向晶体管M5(或M6)漏端看进去的阻抗是一个共源共栅级的输出阻抗，可以表示为：

r_5,6≈g_m5,6·r_o5,6·r_o7,8

其中，g_m5,6是晶体管M5(或M6)的跨导，r_o5,6，r_o7,8分别是工作于饱和区的晶体管M5(或M6)和M7(或M8)的沟道电阻。

输出节点向晶体管M1(或M2)漏端看进去的阻抗是一个共源共栅级的输出阻抗，可以表示为：

r_1,2≈g_m1,2·r_o1,2·r_o3,4

其中，g_m1,2是晶体管M1(或M2)的跨导，r_o1,2，r_o3,4分别是工作于饱和区的晶体管M1(或M2)和M3(或M4)沟道电阻。

从输出节点向晶体管M9(或M10)漏端看进去的电阻是一个工作于饱和区的晶体管沟道电阻r_o9,10。

因为r_o9,10<<r_5,6；r_o9，10<<r_1,2，因此电路的输出阻抗可以近似为晶体管M9(或M10)的沟道电阻r_o9,10。

增益可以进一步表示为：

$A_v=G_m{R}_{out}\&ap;\frac{r_{o9,10}}{r_{o3,4}}\&ap;\frac{I_{d3,4}}{I_{d9,10}}$

其中，I_d9,10为晶体管M9(或M10)的漏电流。

具体工作原理如下：

1.参见图2的伪指函数发生电路，由该电路产生两个比值为指数关系的电流I_c1和I_c2。

2.通过电流镜技术将伪指函数发生电路产生的两个电流I_c1和I_c2按照一定的比例复制到可变增益电路的晶体管M3和M4以及晶体管M9和M10。

3.通过基本可变增益电路将增益表示为两个电流的比值，实现增益dB线性，同时达到较宽的增益dB线性可调范围。

Claims (7)

1.一种宽增益动态范围的CMOS可变增益放大器，其特征在于：包括至少一个基本可变增益电路、伪指函数发生电路、固定增益放大电路和偏置电路；

偏置电路的输出端连接基本可变增益电路、伪指函数发生电路和固定增益放大电路；

伪指函数发生电路的输入端接入增益控制电压信号Vc，伪指函数发生电路的输出端产生2个比值随增益控制电压呈指数规律变化的比值指数变化电流信号，这2个比值指数变化电流信号通过电流镜接入基本可变增益电路的伪指偏置端；

基本可变增益电路的输入端接入输入电压信号，并通过电流镜将伪指函数发生电路产生的2个比值指数变化电流信号按照一定的比例进行复制，并将增益表示为2个比值指数变化电流信号的比值；

基本可变增益电路的输出端连接固定增益放大电路的输入端，固定增益放大电路的输出端送出输入电压信号。

2.根据权利要求1所述的一种宽增益动态范围的CMOS可变增益放大器，其特征在于：

基本可变增益电路为2个，且这2个基本可变增益电路级联；即第一级基本可变增益电路的输入端接入输入电压信号，第一级基本可变增益电路的输出端连接第二级基本可变增益电路的输入端，第二级基本可变增益电路的输出端连接固定增益放大器的输入端。

3.根据权利要求1或2所述的一种宽增益动态范围的CMOS可变增益放大器，其特征在于：每个基本可变增益电路包括10个晶体管和共模反馈模块；

晶体管M1的栅极形成该基本可变增益电路的输入端负极，连接输入电压信号的负极Vinn；晶体管M2的栅极形成该基本可变增益电路的输入端正极，连接输入电压信号的正极Vinp；

晶体管M3的栅极和晶体管M4的栅极相连，并连接伪指函数发生电路的第二伪指偏置输出端输出的第二伪指偏置信号C2；晶体管M9的栅极和晶体管M10的栅极相连，并连接伪指函数发生电路的第一伪指偏置输出端输出的第一伪指偏置信号C1；晶体管M5的栅极和晶体管M6的栅极相连，并连接偏置电路的固定偏置输出端输出的固定偏置信号Va；晶体管M7的栅极和晶体管M8的栅极相连，并连接共模反馈电压信号Vf；

晶体管M3的源极、晶体管M4的源极、晶体管M9的源极和晶体管M10的源极相连，并连接电源地Gnd；晶体管M7的源极和晶体管M8的源极相连，并连接电源电压Vdd；

晶体管M1的源极连接晶体管M3的漏极；晶体管M2的源极连接晶体管M4的漏极；晶体管M5的源极连接晶体管M7的漏极；晶体管M6的源极连接晶体管M8的漏极；

晶体管M1的漏极、晶体管M9的漏极和晶体管M5的漏极相连后，形成该基本可变增益电路的输出端正极；晶体管M2的漏极、晶体管M10的漏极和晶体管M6的漏极相连后，形成该基本可变增益电路的输出端负极；

共模反馈模块的输入端连接该基本可变增益电路的输出端，共模反馈模块的输出端输出共模反馈电压信号Vf。

4.根据权利要求3所述的一种宽增益动态范围的CMOS可变增益放大器，其特征在于：晶体管M5、晶体管M6、晶体管M7和晶体管M8都是PMOS晶体管；晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M9和晶体管M10都是NMOS晶体管。

5.根据权利要求3所述的一种宽增益动态范围的CMOS可变增益放大器，其特征在于：晶体管M1-M10均工作于饱和区。

6.根据权利要求1所述的一种宽增益动态范围的CMOS可变增益放大器，其特征在于：伪指函数发生电路包括6个晶体管；

晶体管M11和晶体管M12的栅极形成该伪指函数发生电路的输入端，并接入增益控制电压信号Vc；

电流源IO1和电流源IO2由电流镜结构实现，并且输入端连接偏置电路的偏置电流输出端；电流源IO1的正极与晶体管M11的源极相连，负极与晶体管M11的漏极相连；电流源IO2的正极与晶体管M12的漏极相连，负极与晶体管M12的源极相连；

晶体管M12的源极、晶体管M15的源极和晶体管M16的源极相连，并连接电源地Gnd；晶体管M11的源极、晶体管M13的源极和晶体管M14的源极相连，并连接电源电压Vdd；

晶体管M12的漏极、晶体管M13的栅极、晶体管M13的漏极和晶体管M14的栅极相连；

晶体管M11的漏极、晶体管M15的栅极和晶体管M15的漏极相连后，形成该伪指函数发生电路的第一伪指偏置输出端，并输出第一伪指偏置信号C1；晶体管M14的漏极、晶体管M16的栅极和晶体管M16的漏极相连后，形成该伪指函数发生电路的第二伪指偏置输出端，并输出第二伪指偏置信号C2。

7.根据权利要求6所述的一种低功耗CMOS可变增益放大器，其特征在于：伪指函数发生电路中的电流源I01和电流源I02的电流大小相同。