CN105843312A - 高和低功率电压调节电路 - Google Patents

Abstract

本公开涉及高和低功率电压调节电路，其包括连接在将被调节的电压的输入端与调节电压的输出端之间的第一晶体管。第一调节环路根据参考电压和源于调节电压的第一反馈电压之间的差值控制第一晶体管。第二晶体管串联在第一晶体管和输出端之间。第二调节环路根据参考电压和源于调节电压的第二反馈电压之间的差值控制第二晶体管。第二调节环路在低和高功率调节模式下均有效。开关电路在低功率调节模式下使第一晶体管进入导通状态。

Description

高和低功率电压调节电路

技术领域

本公开涉及电源电路，具体地，涉及便携式设备，更具体地，涉及通过USB端口(通用串行总线)或者通过经由这种端口可充电的电池供电的便携式设备。

背景技术

USB端口通常连接至低压差(dropout)电压调节器，能够提供一般包括在2.7和3.5V之间的调节电压。这种电路可接收各种电压，低到几伏特且高到大约20伏特，电压峰值可达到30V。此外，在电池充电器应用中，可以在调节电路的输出处存在几伏特的电压，与存在被调节的电源电压无关。

以CMOS技术制造的高压调节电路具有实施包括高压MOS晶体管(或漂移或延伸漏极类型)或晶体管的共源共栅安装的特定电源电路的缺陷。这种电路不适合以低功耗(具体地，以待机模式)操作。

图1示出了链接至USB端口的传统调节电路VRG1的示例。电路VRG1包括P沟道MOS晶体管P11，包括接收在电路VRG1的输入In处提供的将被调节的电压Vi的源极端、连接至误差放大器CP11的输出的栅极端以及在电路VRG1的输出Out处提供调节电压Vo的漏极端。误差放大器CP11在非反相输入端处接收参考电压Vrf且在反相输入端处接收等于输出电压Vo的一部分的反馈电压Vfb。使用包括串联安装的电阻器R11、R12的分压器电桥来产生电压Vfb，电阻器R11连接在非反相输入端和输出Out之间，电阻器R12与电阻器R11串联至地，并且电压Vfb通过电阻器R11、R12之间的结点来提供。通常，通过连接至地的滤波电容器C11对输出电压进行滤波。晶体管P11被配置为在输入端处容忍高压，并且向输出电压Vo提供的电荷提供可以为高的电流。在操作中，晶体管P11被控制为根据放大器CP11的输入端处的电压Vrf和Vfb之间的差Vrf-Vfb增加或减小流过其中的电流。放大器CP11、晶体管P11和电阻器R11的组件由此形成电压调节环路。

电路VRG1不设置为在低消耗或低功率模式(即，在消耗小电流(例如，低于100μA)的同时具有低输入电压(例如，低于或等于5V))下操作。此外，由这种电源电路供电的电路必须包括辅助电路，其使用选择器开关来适用于不同的高和低电源结构。此外，晶体管P11(漂移或延伸沟道类型)在其栅极侧向电路中引入高杂散电容(在调节电路VRG1的输出Out上施加低阻抗)，这显著影响了集成电路VRG1的器件的电流消耗。

为了解决该问题，提出了通过引入具有可调节特性的多个部件来在调节电路中减小偏置电流。调节电路中存在这些可调节部件使得调节电路的控制变得复杂。

还提出了在调节电路VRG1中引入与放大器CP11、晶体管P11和电阻器R11形成的调节环路平行的第二调节环路。这种解决方案要求第二高压晶体管，由此与晶体管P11相比具有非常大的尺寸，能够容忍高输入电压。该解决方案还要求开关电路来根据调节电路的操作模式使一个或另一个环路无效，并且要求用于控制这些开关电路的相对复杂的电路，以避免在高和低功率操作模式之间进行切换时形成过电压。

因此，期望提供一种电压调节电路，其能够以高和低功率进行操作而不具有任何过量的消耗，尤其在低功率下。可以进一步期望提供一种电压调节电路，其具有防短路的保护。

发明内容

一些实施例涉及一种电压调节电路，包括：第一晶体管，连接在将被调节的输入电压的输入端与调节电压的输出端之间；以及第一调节环路，根据参考电压与源于调节电压的第一反馈电压之间的差值，为第一晶体管提供第一控制电压。根据一个实施例，调节电路包括：第二晶体管，串联在第一晶体管与调节电路的输出端之间；第二调节环路，根据参考电压与源于调节电压且不同于第一反馈电压的第二反馈电压之间的差值，为第二晶体管提供第二控制电压，第二调节环路在低功率调节模式和高功率调节模式下均有效；以及开关电路，在低功率调节模式下使第一晶体管进入导通状态。

根据一个实施例，第二晶体管被设计为容忍比第一晶体管低的电压。

根据一个实施例，第二反馈电压低于第一反馈电压。

根据一个实施例，调节电路还包括在第二晶体管和调节电路的输出端之间与第二晶体管串联的第三晶体管，第三晶体管由第二控制电压来控制。

根据一个实施例，调节电路还包括反馈电路，反馈电路包括连接至调节电路的输出端的第一电阻器以及连接在第一电阻器和第三电阻器之间的第二电阻器，第三电阻器连接至地，第一电阻器和第二电阻器之间的结点提供第一反馈电压，以及第二电阻器和第三电阻器之间的结点提供第二反馈电压。

根据一个实施例，第二晶体管被配置为在高功率调节模式中以线性模式进行操作。

根据一个实施例，第一调节环路和第二调节环路中的每一个环路均包括误差放大器，误差放大器为由该环路控制的晶体管提供控制电压，并在输入端处接收参考电压以及一个反馈电压。

根据一个实施例，第二调节环路的误差放大器具有大于或等于约100的增益。

根据一个实施例，第一调节环路的误差放大器包括开关电路。

一些实施例还涉及一种用于调节电压的方法，包括以下步骤：控制接收将被调节的电压的第一晶体管，以及根据参考电压和源于调节电压的第一反馈电压之间的差值，提供调节电压。根据一个实施例，该方法包括以下步骤：在低功率调节模式和高功率调节模式中，根据参考电压与源于调节电压且不同于第一反馈电压的第二反馈电压之间的差值，控制与第一晶体管串联安装的第二晶体管；仅在高功率调节模式期间控制第一晶体管；以及在所述低功率调节模式期间，使第一晶体管进入导通状态。

根据一个实施例，该方法还包括：根据输出电压得到高功率调节模式中的第一反馈电压和第二反馈电压，使得第一反馈电压在输出电压和第二反馈电压之间，并且使得第二反馈电压严格为正。

根据一个实施例，第二晶体管在高功率调节模式中以线性模式进行控制。

根据一个实施例，与在第二晶体管和调节电压的输出端之间串联安装的第三晶体管并联地应用根据参考电压和第二反馈电压之间的差值的第二晶体管的控制。

附图说明

以下将参照但不限于附图描述本公开的实施例的一些示例，其中：

图1示出了传统的电压调节电路；

图2示出了根据本公开的一个实施例的电压调节电路；

图3示出了图2的电压调节电路的反馈电路的示例；

图4和图5示出了根据一些实施例的电压调节电路的误差放大器；以及

图6示出了根据另一实施例的电压调节电路。

具体实施方式

图2示出了根据一个实施例的电压调节电路VREG。电路VREG包括P沟道晶体管HPM，其包括接收在电路VREG的输入In处提供的将被调节的电压Vin的源极端、连接至误差放大器CPH的输出的栅极端以及提供电压Vlp的漏极端。误差放大器CPH在非反相输入端处接收参考电压Vrf以及在反相输入端处接收源于输出电压Vout并等于输出电压Vout的一部分的反馈电压Vfh。误差放大器CPH向晶体管HPM的栅极提供控制电压Vgh。通过连接至电路VREG的输出Out的反馈电路FBCT来产生反馈电压Vfh。如上所述，通过连接至地的滤波电容器C1来对输出电压Vout进行滤波。晶体管HPM可以是漂移或延伸沟道类型以容忍相对较高的电压。

因此，调节电路VREG包括用于调节输入电压Vin的第一调节环路，其包括放大器CPH、晶体管HPM和反馈电路FBCT。根据一个实施例，电路VREG包括用于调节输入电压Vin的第二调节环路，包括误差放大器CPL、安装为与晶体管HPM串联的P沟道MOS晶体管LPM和反馈电路FBCT。晶体管LPM将晶体管HPM的漏极端耦合至电路VREG的输出Out。晶体管LPM的栅极端连接至误差放大器CPL的输出端，其中误差放大器CPL在非反相输入端接收参考电压Vrf，且在反相输入端接收反馈电压Vfl。误差放大器CPL向晶体管LPM的栅极提供控制电压Vgl。由反馈电路FBCT提供反馈电压Vfl。

根据一个实施例，反馈电路FBCT被配置为使得反馈电压Vfh大于在电路VRG1(仅包括一个调节环路)中产生的反馈电压Vfb，并且使得电压Vfl低于电压Vfb。换句话说，电压Vfh和Vfl使得Vout>Vfh>Vfb>Vfl>0。

电压调节电路VREG被配置为在高功率调节模式或低功率调节模式下操作。在低功率调节模式中，放大器CPH无效，仅放大器CPL有效。在高功率操作模式下，两个放大器CPH、CPL均可有效。根据一个实施例，晶体管HPM的栅极在低功率调节模式下接地，以便导通。当输入电压Vin相对较低时(例如，低于或等于5V)，低功率调节模式被激活。晶体管HPM的栅极的接地例如通过误差放大器CPH来执行。

在高功率调节模式中，两个调节环路由此有效。因此，晶体管LPM不必须忍受与晶体管HPM一样高的电压。因此，晶体管LPM可以是简单的标准晶体管。可以通过以下等式评估晶体管HPM的源极-栅极Vsgh：

Vsgh＝Ahp(Vrf–Vfh)+Vh0 (1)

Ahp是放大器CPH的增益，并且Vh0是晶体管HPM的源极和栅极之间的额定电压。通过以下等式评估晶体管LPM的源极-栅极电压Vsgl：

Vsgl＝Alp(Vrf–Vfl)+Vl0 (2)

Alp是放大器CPL的增益，以及Vl0是晶体管LPM的源极和栅极之间的额定电压。

图3示出了反馈电路FBCT的示例。在图3中，电路FBCT包括在输出Out和地之间串联安装的电阻器R1、R2、R3。因此，电阻器R1连接在输出Out和电阻器R2之间，并且电阻器R3连接在电阻器R2和地之间。电阻器R1和R2之间的结点提供反馈电压Vfh，并且电阻器R2和R3之前的结点提供反馈电压Vfl。

电压Vfh和Vfl可以通过以下等式来定义：

Vfh＝(R2+R3)/(R1+R2+R3)*Vout (3)

Vfl＝R3/(R1+R2+R3)*Vout (4)

通过设置A0＝(R2/2+R3)/(R1+R2+R3)且DA＝(R2/2)/(R1+R2+R3)，得到以下等式：

Vfh＝(A0+DA)*Vout (5)

Vfl＝(A0–DA)*Vout (6)

因此，反馈电路能够相对于将被生成的额定电压A0*Vout使电压偏移DA*Vout。应该注意，额定电压与电压Vfh和Vfl之间的差值不是必须相等。

应该理解，反馈电路FBCT可以通过使用电阻器和可能的电流源的其他简单的组件来制造，它们是可调节的。

图4示出了误差放大器CPH的实施例的示例。在图4中，放大器CPH包括通过电流源CS1供电的差分放大器、电流镜、放大级和跟随器型缓冲级以及开关电路。差分放大器包括两个P沟道MOS晶体管P1、P2。电流镜包括两个N沟道MOS晶体管N1、N2。放大级包括N沟道MOS晶体管N3和阻抗Z5。缓冲级包括P沟道MOS晶体管P3和阻抗Z6。开关电路包括两个开关I1、I2。电流源CS1包括接收电压Vin的终端以及连接至晶体管P1和P2的源极端的另一终端。晶体管P1包括接收电压Vrf的栅极端以及连接至晶体管N1、N2的栅极和晶体管N1的漏极的漏极端。晶体管P2包括接收电压Vfh的栅极端以及连接至晶体管N2的漏极端和晶体管N3的栅极端的漏极端。阻抗Z5包括接收电压Vin的终端以及连接至晶体管N3的漏极端和晶体管P3的栅极端的另一终端。阻抗Z6包括接收电压Vin的终端以及连接至晶体管P3的源极端的另一终端。晶体管N1、N2和N3的源极端以及晶体管P3的漏极端连接至地。因此，差分级包括接收电压Vrf和Vfh的差分输入端以及经由晶体管P2的漏极的单个输出端。第一和第二放大级被配置为在放大器CPH的输出端处达到足以控制晶体管HPM的控制电压(Vgh)。阻抗Z5和Z6可以通过一个或多个电阻器和/或一个或多个电容器和/或一个或多个电流源来形成。

开关I1连接在晶体管P3的源极端与提供晶体管HPM的控制电压Vgh的电路CPH的输出端之间。开关I2连接在电路CPH的输出端和地之间。因此，当开关I2闭合时，电路CPH的输出电压Vgh接地。当开关I2闭合时开关I1打开，并且当开关I2打开时开关I1闭合。因此，当开关I1打开且开关I2闭合时，放大器CPH无效，并且在开关I1、I2的相反配置下有效。当放大器CPH无效时，晶体管HPM的栅极端通过开关I2接地，使得晶体管HPM导通。当启动低功率调节模式时，可以使电流源CS1无效以防止电流被不必要的消耗。因此，相同信号EN可用于控制电流源的启动、开关I1的闭合和开关I2的打开。应该注意，代替将晶体管HPM的栅极端接地，可以将晶体管HPM的栅极端置于充分低的正电压，以使晶体管HPM导通。

图5示出了误差放大器CPL的实施例的示例。在图5中，放大器CPL具有类似于放大器CPH的结构，不同之处在于不包括任何开关且只包括单个放大级而不是两个。因此，放大器CPL包括电流源CS2、形成差分级的两个P沟道MOS晶体管P5、P6、形成电流镜的两个N沟道晶体管N5、N6以及形成放大级的N沟道MOS晶体管N7和阻抗Z7。电流源CS2包括接收电压Vin的终端以及连接至晶体管P5和P6的源极端的另一终端。晶体管P5包括接收电压Vrf的栅极端以及连接至晶体管N5、N6的栅极和晶体管N5的漏极的漏极端。晶体管P6包括接收电压Vfl的栅极端以及连接至晶体管N6的漏极端和晶体管N7的栅极端的漏极端。阻抗Z7包括接收在晶体管HPM的漏极和晶体管LPM的源极处得到的电压Vlp的终端以及连接至晶体管N7的漏极端的另一终端，其中晶体管N7的漏极端形成为晶体管LPM的栅极提供控制电压Vgl的放大器CPL的输出端。差分级包括接收电压Vrf和Vfl的差分输入端以及经由晶体管P6的漏极的单个输出端。形成放大级的晶体管N7和阻抗Z7被选择以在放大器CPL的输出端处达到足以控制晶体管LPM的控制电压(Vgl)。阻抗Z7可以通过一个或多个电阻器和/或一个或多个电容器和/或一个或多个电流源来形成。

例如，高功率调节模式在连接至交替电压源的USB充电器应用中激活。高功率调节模式因此可以在对电池进行充电时有效。电压Vin可以通过USB线缆的线VBUS提供给调节电路VREG。在该状态下，放大器CPH有效(开关I1闭合且开关I2打开)。由于两个调节环路的存在，所以可以存在确定稳定状态的输出电压Vout的两种解决方案：

Vout＝1/(A0+DA)*Vrf (7)

Vout＝1/(A0–DA)*Vrf (8)

可以从等式(2)、(6)和(7)中导出：

Vsgl＝Alp(2DA/(A0+DA))Vrf+Vl0 (9)

类似地，可以从等式(1)、(5)和(8)中导出：

Vsgh＝Ahp(-2DA/(A0-DA))Vrf+Vh0 (10)

对应于等式(10)的解决方案提供了否定结果。因此，该解决方案不适合于控制晶体管HPM。结果，当电压Vsgl与晶体管HPM、LPM的阈值电压相比较高时以及当放大增益Alp被选择为远大于1(例如，几百至几千的级别)时，只有对应于等式(9)的解决方案提供定义平衡状态的结果。在这些条件下，当电压Vout具有通过等式(7)给出的值时，达到唯一的平衡点。晶体管LPM以线性模式进行操作，其漏极电压与电路VREG的输出Out处的电流成比例。

当电池被完全充满时，例如在待机模式的USB充电器应用中激活低功率调节模式。在该状态下，放大器CPH无效，开关I1打开且开关I2闭合。结果是在稳定状态下，反馈电压Vfl等于参考电压Vrf且输出电压Vout具有等式(8)给定的值。

晶体管LPM的调节电路的输出端处的存在(其远小于晶体管HPM)能够使用于接入漏极的电阻远低于晶体管HPM的电阻，并且栅极和漏极之间的电容也小很多。结果是低功率调节模式下的低电流消耗和更好的调节。此外，由于低功率调节环路通常有效，所以低和高功率模式之间的转变是先进的，这避免了引入低功率模式的无效和高功率模式的有效之间重叠相位或者等待时间，从而避免了过电压的出现。

图6示出了根据另一实施例的电压调节电路VRG2。电路VRG2与电路VREG的不同之处在于，晶体管LPM被镜像串联的两个晶体管LPM1和LPM2代替，两个晶体管的漏极端相互连接(衬底二极管头对尾安装)。每个晶体管LPM1、LPM2均包括连接在放大器CPL的输出端处的栅极端。放大器CPL的输入端处的电压Vlp在晶体管LPM1、LPM2的漏极端处得到。电压Vlp还可以用于偏置其中形成晶体管LPM1、LPM2的半导体衬底。晶体管LPM1、LPM2可以是简单的标准晶体管。以这种方式，电路VRG2能够有效地在高和低功率调节模式下操作，并且确保抵抗电压Vin和地之间的短路的有效保护。

本领域技术人员应该理解，本公开可以进行实现各种可选实施例和各种应用。具体地，本公开不是仅应用于USB端口，而是可以应用于具有相对显著变化的任何电源。

本公开不限于图3所示的反馈电路FBCT，并且其他反馈电路可以被容易设计为在如果电压Vout减小则电压Vfh和Vfl也减小、相反如果电压Vout增加则电压Vfh和Vfl也增加的理解的基础上从输出电压Vout中得到差分电压Vfh和Vfl。本公开不限于在调节环路中使用误差放大器。确实，这种放大器可以被确保用于比较信号Vrf和Vfh或Vfl以及用于成形比较功能的输出信号以控制晶体管HPM和LPM的比较和成形功能的其他器件代替。

此外，即使这可能通常不是期望的，但晶体管LPM可以具有与晶体管HPM相比较的特性。

上面描述的各个实施例可以进行组合以提供又一些实施例。本说明书中参考和/或申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请或非专利公开均结合于此作为参考。如果需要使用各个专利、申请和公开的概念来提供又一些实施例，则可以修改实施例的各个方面。

可以根据上面详细的说明对实施例进行这些和其他改变。通常，在以下权利要求中，所使用的术语不应该构造为将权利要求限制于说明书和权利要求中公开的具体实施例，而是应该构造为包括所有可能的实施例以及这些权利要求要求的等效物的全部范围。因此，不通过本公开限制权利要求。

Claims (20)

1.一种电压调节电路，包括：

第一晶体管，连接在将被调节的输入电压的输入端与调节电压的输出端之间；

第一调节环路，根据参考电压与源于所述调节电压的第一反馈电压之间的差值，为所述第一晶体管提供第一控制电压；

第二晶体管，串联在所述第一晶体管与所述调节电路的输出端之间；

第二调节环路，根据所述参考电压与源于所述调节电压且不同于所述第一反馈电压的第二反馈电压之间的差值，为所述第二晶体管提供第二控制电压，所述第二调节环路在低功率调节模式和高功率调节模式下均有效；以及

开关电路，在所述低功率调节模式下使所述第一晶体管进入导通状态。

2.根据权利要求1所述的电路，其中所述第二晶体管被设计为容忍比所述第一晶体管低的电压。

3.根据权利要求2所述的电路，其中所述第二反馈电压低于所述第一反馈电压。

4.根据权利要求3所述的电路，还包括在所述第二晶体管和所述调节电路的输出端之间与所述第二晶体管串联的第三晶体管，所述第三晶体管由所述第二控制电压来控制。

5.根据权利要求4所述的电路，还包括反馈电路，所述反馈电路包括连接至所述调节电路的输出端的第一电阻器以及连接在所述第一电阻器和第三电阻器之间的第二电阻器，所述第三电阻器连接至地，所述第一电阻器和所述第二电阻器之间的结点提供所述第一反馈电压，以及所述第二电阻器和所述第三电阻器之间的结点提供所述第二反馈电压。

6.根据权利要求5所述的电路，其中所述第二晶体管被配置为在所述高功率调节模式中以线性模式进行操作。

7.根据权利要求6所述的电路，其中所述第一调节环路和所述第二调节环路中的每一个环路均包括误差放大器，所述误差放大器为由所述环路控制的晶体管提供控制电压，并在输入端处接收所述参考电压以及一个反馈电压。

8.根据权利要求7所述的电路，其中所述第二调节环路的所述误差放大器具有大于或等于约100的增益。

9.根据权利要求8所述的电路，其中所述第一调节环路的所述误差放大器包括所述开关电路。

10.一种用于调节电压的方法，包括：

控制接收将被调节的电压的第一晶体管，以根据参考电压和源于调节电压的第一反馈电压之间的差值，提供所述调节电压；

根据所述参考电压与源于所述调节电压且不同于所述第一反馈电压的第二反馈电压之间的差值，控制与所述第一晶体管串联耦合的第二晶体管；

仅在高功率调节模式期间控制所述第一晶体管；以及

在所述功率调节模式期间，使所述第一晶体管进入导通状态。

11.根据权利要求10所述的方法，还包括：根据所述输出电压得到所述高功率调节模式中的所述第一反馈电压和所述第二反馈电压，使得所述第一反馈电压在所述输出电压和所述第二反馈电压之间，并且使得所述第二反馈电压严格为正。

12.根据权利要求11所述的方法，其中所述第二晶体管在所述高功率调节模式中以线性模式进行控制。

13.根据权利要求12所述的方法，其中与在所述第二晶体管和所述调节电压的输出端之间串联安装的第三晶体管并行地应用根据所述参考电压和所述第二反馈电压之间的差值的所述第二晶体管的所述控制。

14.一种便携式电子设备，包括：

电路装置，包括USB端口、可充电电池和电池充电器；以及

电压调节电路，耦合至所述电路装置以接收来自所述USB端口或所述电池的输入电压，所述电压调节电路包括：

第一晶体管，连接在接收将被调节的输入电压的输入节点与调节电压被提供给所述电路装置的输出节点之间；

第一调节环路电路装置，生成第一控制电压来控制所述第一晶体管，所述第一控制电压具有基于参考电压和源于所述调节电压的第一反馈电压之间的差值的值；

第二晶体管，在所述输入节点和所述输出节点之间与所述第一晶体管串联耦合；

第二调节环路电路装置，生成第二控制电压以控制所述第二晶体管，所述第二控制电压具有基于所述参考电压和源于所述调节电压的第二反馈电压之间的差值的值，所述第二调节环路在低功率调节模式和高功率调节模式下均有效；

开关电路，在响应于所述电池被完全充满而被激活的低功率调节模式期间导通所述第一晶体管，并且所述开关电路在高功率调节模式期间响应于所述电池被充电而截止所述第一晶体管；以及

反馈电路，耦合至所述第一控制环路电路装置和所述第二控制环路电路装置，以根据所述调节电压生成所述第一反馈电压和所述第二反馈电压。

15.根据权利要求14所述的便携式电子设备，其中所述反馈电路包括耦合在所述输出节点和参考电压节点之间的电阻分压器电路。

16.根据权利要求14所述的便携式电子设备，其中所述第一晶体管包括漂移或延伸沟道类型晶体管中的一个。

17.根据权利要求16所述的便携式电子设备，其中所述第二晶体管包括MOS或双极型晶体管。

18.根据权利要求14所述的便携式电子设备，其中所述反馈电路在所述高功率调节模式期间生成所述第一反馈电压和所述第二反馈电压。

19.根据权利要求18所述的便携式电子设备，其中所述反馈电路生成所述第一反馈电压，所述第一反馈电压具有大于所述第二反馈电压的正幅度的正幅度。

20.根据权利要求14所述的便携式电子设备，其中所述第一调节环路电路装置和所述第二调节环路电路装置均包括生成所述第一控制电压和所述第二控制电压的相应误差放大器。