CN105827351A - 转态强制编码接收器 - Google Patents

转态强制编码接收器 Download PDF

Info

Publication number
CN105827351A
CN105827351A CN201610055504.2A CN201610055504A CN105827351A CN 105827351 A CN105827351 A CN 105827351A CN 201610055504 A CN201610055504 A CN 201610055504A CN 105827351 A CN105827351 A CN 105827351A
Authority
CN
China
Prior art keywords
signal
transition
delay
vector signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610055504.2A
Other languages
English (en)
Other versions
CN105827351B (zh
Inventor
章晋祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105827351A publication Critical patent/CN105827351A/zh
Application granted granted Critical
Publication of CN105827351B publication Critical patent/CN105827351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H04J3/0608—Detectors therefor, e.g. correlators, state machines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/20—Conversion to or from representation by pulses the pulses having more than three levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了转态强制编码接收器，其中的一种转态强制编码接收器包括：第一延迟线电路，用以延迟多个向量信号以分别产生多个延迟后向量信号；转态侦测电路，用以侦测该多个延迟后向量信号中的至少一个特定延迟后向量信号的转态；以及数据采样电路，用以根据采样时间来采样该多个向量信号，其中该采样时间是根据该转态侦测电路的输出所决定。本发明可在无需时钟数据恢复的情形下正确采样所接收的向量信号。

Description

转态强制编码接收器
【技术领域】
本发明涉及接收器端的数据恢复，尤指一种不使用时钟数据恢复(ClockandDataRecovery，CDR)以采样向量信号的转态强制编码(TransitionEnforcingCoding,TEC)接收器。
【背景技术】
转态强制编码是用以将位序列(bitsequence)转换为在不同芯片间收发的多个向量信号(vectorsignal)，转态强制编码使得转态(transition)仅在向量信号的邻近状态间出现，举例来说，向量信号记录代表目前传送时钟周期中的目前状态的数据位(databit)，并且记录代表下一个传送时钟周期的下一状态的数据位，其中代表目前状态的数据位以及下一状态的数据位具有至少一位的转置(例如1→0或0→1)。传统的转态强制编码接收器具有时钟数据恢复(ClockandDataRecovery,CDR)电路，该时钟数据恢复电路用以调整采样时间使得数据采样器可获得最佳设定/保持时间余量(margin)以正确采样所接收的向量信号，然而，该时钟数据恢复电路将导致较大的芯片面积以及较高的功率消耗，并且将需要额外的锁定时间(lock-intime)以确保数据采样的正确性，另外，若该转态强制编码传送器需要较广范围的数据率，该转态强制编码接收中的时钟数据恢复电路需要使用较广范围的时钟数据恢复电路来实现，其将造成较高的制造成本。
因此，需要可在不使用任何时钟数据恢复电路下正确采样所接收的向量信号的转态强制编码接收器设计。
【发明内容】
根据本发明的实施例，揭露一种转态强制编码接收器，可在无需时钟数据恢复时正确采样所接收的向量信号。
根据本发明的第一实施例，揭露一种转态强制编码接收器，其可包括：第一延迟线电路，用以延迟多个向量信号以分别产生多个延迟后向量信号；转态侦测电路，用以侦测该多个延迟后向量信号中的至少一个特定延迟后向量信号的转态；以及数据采样电路，用以根据采样时间来采样该多个向量信号，其中该采样时间是根据该转态侦测电路的输出所决定。
根据本发明的第二实施例，揭露一转态强制编码接收器，其可包括：转态侦测电路，用以侦测多个向量信号中的至少一个特定向量信号的转态；延迟线电路，用以根据该转态侦测电路的输出来产生延迟后信号；以及数据采样电路，用以根据采样时间来采样该多个向量信号，其中该采样时间是根据该延迟后信号所决定。
根据本发明的一第三实施例，揭露一种转态强制编码接收器，其可包括：延迟线电路，用以延迟向量信号以分别产生多个延迟后向量信号；转态侦测电路，用以侦测多个向量信号中的至少一个特定向量信号的转态；以及数据采样电路，用以根据采样时间来采样该多个延迟后向量信号，其中该采样时间是根据该转态侦测电路的该输出所决定。
通过以上所述实施例，本发明可在无需时钟数据恢复的情形下正确采样所接收的向量信号。
【附图说明】
图1是根据本发明一个实施例的通信系统的示意图。
图2是根据本发明一个实施例的不使用传统时钟数据恢复以采样向量信号的第一概念示意图。
图3是根据本发明一个实施例的不使用传统时钟数据恢复以采样向量信号的第二概念示意图。
图4是根据本发明第一实施例的转态强制编码接收器的示意图。
图5是根据图4所示的转态强制编码接收器所执行的数据采样操作的范例示意图。
图6是根据图4所示的转态强制编码接收器的电路实现示意图。
图7是根据本发明第二实施例的转态强制编码接收器的示意图。
图8是根据图7所示的转态强制编码接收器所执行的数据采样操作的范例示意图。
图9是根据图7所示的转态强制编码接收器的电路实现示意图。
图10是根据本发明第三实施例的转态强制编码接收器的示意图。
图11是根据本发明第四实施例的转态强制编码接收器的示意图。
图12是根据图10所示的分频器与数据采样电路的电路实现示意图。
图13是根据图11所示的分频器与数据采样电路的电路实现示意图。
图14是根据本发明第五实施例的转态强制编码接收器的示意图。
图15是根据本发明第六实施例的转态强制编码接收器的示意图。
图16是根据本发明第七实施例的转态强制编码接收器的示意图。
图17是根据本发明第八实施例的转态强制编码接收器的示意图。
图18是根据本发明实施例的多电平向量信号的示意图。
图19是根据本发明实施例的由通过不同接脚所传送的多电平信号所定义的电平过渡的示意图。
【具体实施方式】
在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包含」是为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此是包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。
图1是根据本发明一个实施例的通信系统的示意图，其中通信系统100包含位于第一芯片102中的编码器112和传送器114，并另包含位于第二芯片104中的接收器122以及解码器124，编码器112可根据所使用的转态强制编码算法来将n位的二进制数据b[n-1,0]编码为k个向量信号v[k-1,0]，传送器114具有串行器(serializer)(未显示于图中)以将k个向量信号v[k-1,0]转换为用以高速数据传送的m个向量信号s[m-1,0]，然后通过m个平行信道将该m个向量信号s[m-1,0]从第一芯片102传送至第二芯片104。该接收器122从该m个平行信道接收该m个向量信号s[m-1,0]，并且具有解串行器(未显示于图中)以将所接收的m个向量信号s[m-1,0]的采样数据转换为k个向量信号v[k-1,0]的采样数据；解码器124可根据所使用的转态强制编码算法将k个向量信号v[k-1,0]恢复为n位的二进制数据b[n-1,0]，在此实施例中，接收器122利用所提出的转态强制编码接收器架构在不使用传统时钟数据恢复电路的情况下产生m个向量信号s[m-1,0]的采样数据，有关转态强制编码接收器结构的详细细节将描述于后续段落。
图2是根据本发明一个实施例的不使用传统时钟数据恢复电路以采样向量信号的第一概念示意图，假设m＝3，三个向量信号s[2]、s[1]、s[0]由转态强制编码接收器自平行信道所分别接收。如上所述，该转态强制编码接收器使至少一个转态(transition)发生于向量信号的邻近状态(state)之间，在该邻近状态(例如，在传送时钟周期的边缘附近)间的最后转态可以被侦测到，若在向量信号的邻近状态间仅有一个转态发生，该所侦测到的转态会被视为最后转态；若向量信号的邻近状态间有多个转态发生，所侦测到的转态中具有最后发生时间的转态会被视为最后转态。通过预设延迟时间D来延迟所侦测到的最后转态的时间使其满足向量信号s[2]、s[1]、s[0]的一个采样时间。由向量信号s[2]、s[1]、s[0]的眼图(eyediagram)可观察，自目前状态间的最后转态至下一状态转态间的第一转态之间的信号电平为稳定且干净的。适当的设定预设延迟时间D，预设延迟时间D将足够满足数据采样操作设定/保持时间，因此，可藉由该采样时间正确的恢复代表向量信号s[2]、s[1]、s[0]的状态的数据位，其中该采样时间是根据邻近状态间所侦测到的最后转态的延迟版本所决定。
图3是根据本发明一实施例的不使用传统时钟数据恢复电路以采样向量信号的第二概念示意图，假设m＝3，三个向量信号s[2]、s[1]、s[0]由转态强制编码接收器自平行信道所分别接收，如上所述，该转态强制编码接收器使至少一转态发生于向量信号的邻近状态之间，在该邻近状态(例如，在传送时钟周期的边缘附近)间的第一转态可以被侦测到。若在向量信号的邻近状态间仅有一个转态发生，该所侦测到的转态会被视为该第一转态；若向量信号的邻近状态间有多个转态发生，所侦测到的转态中具有第一发生时间的转态会被视为该第一转态，通过一预设的提前时间(advancetime)D’来提前(advance)所侦测到的第一转态的时间使其满足向量信号s[2]、s[1]、s[0]的一采样时间。由向量信号s[2]、s[1]、s[0]的眼图可观察，自目前状态间的第一转态至前一状态间的最后转态的信号电平为稳定且干净的。适当的设定预设提前时间D’，预设提前时间D’将足够满足数据采样操作的设定/保持时间，因此，可藉由该采样时间正确地恢复代表向量信号s[2]、s[1]、s[0]的状态的数据位，其中该采样时间是根据在邻近状态间所侦测到的第一转态的提前版本所决定。
所提出的转态强制编码接收器可根据图2及图3所描述的概念去配置，以在不使用传统数据时钟恢复电路的情形下恢复/采样正确的数据，以下将描述转态强制编码接收器的多个范例。
图4是根据本发明第一实施例的转态强制编码接收器的示意图。图1所示的接收器122可使用图4所示的转态强制编码接收器来实现，转态强制编码接收器400包含延迟线电路402、转态侦测电路404以及数据采样电路406，需注意的是，图4仅显示与本发明相关的部分组件，实际上转态强制编码接收器400可包含额外的电路组件，举例来说，转态强制编码接收器400可具有用以处理数据采样电路406的输出的至少一个解串行器。
延迟线电路402用以延迟多个向量信号(如m个向量信号s[m-1]-s[0])以分别产生多个延迟后向量信号(如m个延迟后向量信号m个向量信号s[m-1]_D-s[0]_D)，需注意的是，应用至向量信号s[m-1]-s[0]中的每一个的延迟时间D足够满足数据采样电路406的设定/保持时间余量，在一个实施例中，合理设定的相同延迟时间D可被应用于全部的向量信号，在另一实施例中，不同的延迟时间D可被应用至不同的向量信号以确保有足够的设定/保持时间余量以采样不同的向量信号及减少不同向量信号间的转态偏斜(即不同向量信号的邻近状态间的校准转态)。
转态侦测电路404用以侦测延迟后向量信号s[m-1]_D–s[0]_D中的至少一个特定延迟后向量信号的转态，在此实施例中，该至少一个特定延迟后向量信号的该转态是延迟后向量信号s[m-1]_D–s[0]_D的邻近状态间所侦测到的该最后转态。需注意的是，延迟后向量信号s[m-1]_D–s[0]_D以及向量信号s[m-1]–s[0]传递相同的数据位但时间间隔延迟时间D。数据采样电路406用以根据采样时间TS来采样向量信号s[m-1]–s[0]，其中采样时间TS根据转态侦测电路404的输出来决定。在此实施例中，转态强制编码接收器400在不使用时钟数据恢复电路的情况下决定采样时间TS，举例来说，直接设定采样时间TS为该至少一个特定延迟后向量信号的转态的时间(即邻近状态间所侦测的该最后转态的时间)。
如上所述，延迟线电路402用以延迟向量信号s[m-1]–s[0]以产生延迟后向量信号s[m-1]_D–s[0]_D，其中转态侦测电路404使用延迟后向量信号s[m-1]_D–s[0]_D以侦测至少一个特定延迟后向量信号的转态。由于延迟线电路402位于转态侦测电路404之前，通过某些校准方法即可能克服向量信号s[m-1]–s[0]间的偏斜问题，因此，除了作为延迟后向量信号产生器，延迟线电路402可另作为向量信号s[m-1]–s[0]的邻近状态间的校准转态的消除偏斜电路，如此一来，延迟线电路402可消除向量信号s[m-1]–s[0的偏斜并且延迟向量信号s[m-1]–s[0。
图5是根据图4所示的转态强制编码接收器所执行的数据采样操作的范例示意图，其中转态强制编码接收器400可根据图2所示的概念来设计。转态侦测电路404确认(check)延迟后向量信号s[m-1]_D–s[0]_D以寻找邻近状态间的该最后转态，延迟后向量信号s[m-1]_D–s[0]_D中的至少一个信号所拥有的该最后转态的时间等同于向量信号s[m-1]–s[0]中的至少一个信号所拥有的该最后转态的时间的延迟，因此，可使用延迟后向量信号s[m-1]_D–s[0]_D中的至少一个信号所拥有的该最后转态的时间来作为数据采样电路406的采样时间TS以自向量信号s[m-1]–s[0]获得采样数据。
图6是根据图4所示的转态强制编码接收器的电路实现示意图，如图6所示，延迟线电路402包含分别用以产生延迟后向量信号s[m-1]_D–s[0]_D的多个延迟线(标注为”D”)6020-602m-1，延迟线6020-602m-1所使用的延迟时间设定可为相同或不同，其具体依照设计上的考虑决定。在此电路设计中，提供向量信号s[m-1]-s[0]给数据采样电路406以及转态侦测电路404，因此，除了包括延迟后向量信号s[m-1]_D-s[0]_D，最后转态侦测同样包括向量信号s[m-1]-s[0]。
转态侦测电路404包含多个逻辑门6040-604m-1(如异或非门(ExclusiveNOR，XNOR))以及一个逻辑门606(如与门(ANDgate))，根据逻辑门6040-604m-1以及606的逻辑操作，转态侦测电路404的输出(尤指逻辑门606的输出)在延迟向量信号s[m-1]_D-s[0]_D的邻近状态间所侦测到的该最后转态具有一上升边缘(risingedge)。数据采样电路406包含使用D型正反器(D-typeflipflips，DFFs)所实现的多个数据采样器6080-608m-1，数据采样器6080-608m-1是由转态侦测电路404的输出的相同上升边缘进行时钟控制以在相同时间采样向量信号s[m-1]-s[0]，由此分别得到采样后数据位s[0]_接收-s[m-1]_接收。
图7是根据本发明第二实施例的转态强制编码接收器的示意图，图1所示的接收器122可使用图7所示的转态强制编码接收器700来实现，转态强制编码接收器700包含延迟线电路702、转态侦测电路704以及数据采样电路706，需注意的是，图7仅显示与本发明相关的电路组件，实际上转态强制编码接收器700可包含额外的电路组件，举例来说，转态强制编码接收器700可具有用以处理数据采样电路706的输出的至少一个解串行器。
延迟线电路702用以延迟多个向量信号(如m个向量信号s[m-1]-s[0])以分别产生多个延迟后向量信号(如m个延迟后向量信号m个向量信号s[m-1]_D-s[0]_D)，需注意的是，延迟时间D’足够满足数据采样电路406的设定/保持时间余量，在一实施例中，具有适当设定的相同延迟时间D’可被应用于全部的向量信号，在另一实施例中，不同的延迟时间D’可被应用至不同的向量信号以确保有足够的设定/保持时间余量以采样不同的向量信号及减少不同向量信号间的转态偏斜。
转态侦测电路704用以侦测向量信号s[m-1]-s[0]中的至少一个特定向量信号的转态，在此实施例中，该至少一个特定向量信号的该转态为向量信号s[m-1]-s[0]的邻近状态间所侦测到的第一个转态，数据采样电路706用以根据采样时间TS来采样延迟后向量信号s[m-1]_D-s[0]_D，其中采样时间TS是根据转态侦测电路704的输出确定，在此实施例中，转态强制编码接收器700在不使用时钟数据恢复的情形下决定采样时间TS，举例来说，直接设定采样时间TS为该至少一个特定向量信号的该转态的时间(即邻近状态间所侦测的第一个转态的时间)。
图8是根据图7所示的转态强制编码接收器700所执行的数据采样操作的范例示意图，其中转态强制编码接收器700可根据图3所示的概念设定。转态侦测电路704确认向量信号s[m-1]-s[0]以寻找邻近状态间的第一个转态，由于为了使数据采样电路706采样数据而延迟向量信号s[m-1]-s[0]，参考向量信号s[m-1]-s[0]的其中一个信号所拥有的第一个转态的时间以采样向量信号s[m-1]-s[0]，因此，可使用向量信号s[m-1]-s[0]的至少一个信号所拥有的第一个转态的时间做为数据采样电路406的采样时间TS以自延迟后向量信号s[m-1]_D-s[0]_D获得采样数据，其中延迟后向量信号s[m-1]_D-s[0]_D为向量信号s[m-1]-s[0]的延迟，并且因此具有由向量信号s[m-1]-s[0]所传送的相同数据位。
图9是根据本发明图7所示的转态强制编码接收器的电路实现示意图，如图9所示，延迟线电路702包含根据向量信号s[m-1]-s[0]来产生延迟后向量信号s[m-1]_D–s[0]_D的多个延迟线7030-703m-1(标注为“D’”)，需注意的是，延迟线7030-703m-1所使用的延迟时间可相同或不同，依照设计上的考虑决定。延迟后向量信号s[m-1]_D–s[0]_D被提供给数据采样电路706以及转态侦测电路704，因此，除了包括向量信号s[m-1]-s[0]外，第一个转态的侦测同样包括延迟后向量信号s[m-1]_D-s[0]_D。
转态侦测电路704包含多个逻辑门6040-604m-1(如异或非门(XNOR))以及一个逻辑门906(如与非门(NANDgate))，根据逻辑门6040-604m-1以及906的逻辑操作，转态侦测电路704的输出(尤指逻辑门906的输出)在向量信号s[m-1]-s[0]的邻近状态间所侦测到的该第一个转态具有上升边缘。数据采样电路706包含使用D型正反器所实现的多个采样器6080-608m-1，采样器6080-608m-1由转态侦测电路704的输出的相同上升边缘时钟控制以在相同时间采样向量信号s[m-1]s[0]，由此分别得到采样后数据位s[0]_接收-s[m-1]_接收。
如图6与图9所示，逻辑门606/906用于驱动所有数据采样器6080-608m-1的时钟输入节点，当数据率高时，脉宽较短，当采样器6080-608m-1操作在全速率时钟域时，逻辑门606/906要在短时间内驱动所有数据采样器6080-608m-1的时钟输入节点可能会有困难，且/或可能消耗更多功率以短时间内驱动所有数据采样器6080-608m-1的时钟输入节点，为了舒缓逻辑门606/906的驱动需求，本发明提出具有时钟产生及相关还原串行化(例如，1转2的还原串行化(1-to-2deserialization))且较省功率的转态强制编码接收器设计。
图10是根据本发明一个第三实施例的转态强制编码接收器的示意图，转态强制编码接收器400及1000主要的差异在于转态强制编码接收器1000另包含分频器1002，其用以驱动具有多个数据采样器群(如第一数据采样器群1003以及第二数据采样器群1004)的数据采样电路1006，在此实施例中，第一数据采样群1003由多个数据采样器10080-1008m-1所组成，第二数据采样器群1004由多个数据采样器10090-1009m-1，分频器1002用以对转态侦测电路404的输出执行分频以产生时钟信号CK至数据采样电路1006。举例来说，分频器1002可由除2计数器所实现，如此一来，分频器1002的输入可操作在全速率时钟域，而分频器1002的输出可操作在半速率时钟域，虽然转态侦测电路404的输出的脉宽较短，但是由于除2计数器的固有特性，时钟信号CK的工作周期可能等同于或接近50％。在此实施例中，第一数据采样器群1003可被设计由时钟信号CK的上升边缘进行时钟控制，而第二数据采样器群1004可被设计由时钟信号CK的下降边缘进行时钟控制，因此，数据采样器10080-1008m-1用以根据时钟信号CK的上升边缘来采样向量信号s[0]-s[m-1]，而数据采样器10090-1009m-1用以根据时钟信号CK的下降边缘来采样向量信号s[0]-s[m-1]。
与转态侦测电路404的输出相比，时钟信号CK具有较低时钟率及较长的逻辑高值/逻辑低值宽度，分频器1002代表转态侦测电路404来驱动数据采样电路1006。与转态侦测电路404相比，当同时驱动所有数据采样器10080-1008m-1(或10090-1009m-1)时，分频器1002具有较舒缓的驱动需求，而由于转态侦测电路404的输出仅需驱动分频器1002，转态侦测电路404的驱动需求可得到舒缓。另外，由于第一数据采样器群1003以及第二数据采样器群1004分别由时钟信号CK的上升边缘及下降边缘来进行时钟控制，1转2的还原串行化亦可由数据采样电路1006完成。
图11是根据本发明第四实施例的转态强制编码接收器的示意图，转态强制编码接收器700与1100的主要差异在于转态强制编码接收器1100另包含用以驱动具有多个数据采样器群(如第一数据采样器群1103以及第二数据采样器群1104)的数据采样电路1106的分频器1102，在此实施例中，第一数据采样群1103由多个数据采样器11080-1108m-1所组成，第二数据采样器群1104由多个数据采样器11090-1109m-1，分频器1102用以对转态侦测电路704的输出执行分频以产生时钟信号CK至数据采样电路1106。举例来说，分频器1102可由除2计数器所实现，如此一来，分频器1102的输入可操作在全速率时钟域，而除频器1102的输出可操作在半速率时钟域，虽然转态侦测电路704的输出的脉宽较短，但是由于除2计数器的固有特性，时钟信号CK的工作周期可能等同于或接近50％。在此实施例中，第一数据采样器群1103可被设计由时钟信号CK的上升边缘进行时钟控制，而第二数据采样器群1104可被设计由时钟信号CK的下降边缘进行时钟控制，因此，数据采样器11080-1108m-1用以根据时钟信号CK的上升边缘来采样向量信号s[0]-s[m-1]，而数据采样器11090-1109m-1用以根据时钟信号CK的下降边缘来采样向量信号s[0]-s[m-1]。
与转态侦测电路704的输出相比，时钟信号CK具有较低时钟率及较长的逻辑高值/逻辑低值宽度，分频器1102代表转态侦测电路704来驱动数据采样电路1106。与转态侦测电路704相比，当同时驱动所有数据采样器11080-1108m-1(或11090-1109m-1)时，分频器1102具有较舒缓的驱动需求，而由于转态侦测电路704的输出仅需驱动分频器1402，转态侦测电路704的驱动需求可得到舒缓。另外，由于第一数据采样器群1103以及第二数据采样器群1104分别由时钟信号CK的上升边缘及下降边缘进行时钟控制，1转2的还原串行化亦可由数据采样电路1106完成。
图12是图10所示的分频器1002与数据采样电路1006的电路实现示意图，在此实施例中，分频器1002通过将D型正反器设定为除2计数器来实现，数据采样器10080-1008m-1通过使用由时钟信号CK的上升边缘时钟控制的D型正反器来实现以采样向量信号s[0]-s[m-1]以分别产生采样数据位s[0]_ODD-s[m-1]_ODD，而数据采样器10090-1009m-1通过使用由时钟信号CK的下降边缘时钟控制的的D型正反器来实现以采样向量信号s[0]-s[m-1]以分别产生采样数据位s[0]_EVEN-s[m-1]_EVEN。
图13是图11所示的分频器1102与数据采样电路1106的电路实现示意图，在此实施例中，分频器1102通过将D型正反器设定为除2计数器来实现，数据采样器11080-1108m-1通过使用由时钟信号CK的上升边缘时钟控制的D型正反器来实现以采样向量信号s[0]-s[m-1]以分别产生采样数据位s[0]_ODD-s[m-1]_ODD，而数据采样器11090-1109m-1通过使用由时钟信号CK的下降边缘时钟控制的D型正反器实现来采样向量信号s[0]-s[m-1]以分别产生采样数据位s[0]_EVEN-s[m-1]_EVEN。
针对图4所示的转态强制编码接收器400，向量信号先通过延迟线电路402延迟，然后经过转态侦测电路404处理以侦测最后转态，除此之外，相同的延迟线电路被用以延迟数据与转态，然而，此仅为范例说明，并非本发明的限制，图2所示的相同概念可通过适当修改应用于图4所示的转态强制编码接收器400来完成，详细细节将于下面段落描述。
图14是根据本发明第五实施例的转态强制编码接收器的示意图，图1所示的接收器122可使用图14所示的转态强制编码接收器1400来实现，其中转态强制编码接收器1400包含转态侦测电路1402、延迟线电路1404以及数据采样电路1406，需注意的是，图14仅显示与本发明相关的部分组件，实际上转态强制编码接收器1400可包含额外的电路组件，举例来说，转态强制编码接收器1400可具有用以处理数据采样电路1406的输出的至少一个解串行器。
转态强制编码接收器1400可通过交换图4中所示的转态侦测电路404以及延迟线电路402来实现，因此，针对图14所示的转态强制编码接收器1400，转态侦测电路1402用以侦测向量信号s[m-1]-s[0]中的至少一个特定向量信号的转态，在此实施例中，该至少一个特定向量信号的该转态是向量信号s[m-1]-s[0]的邻近状态之间所侦测到的最后转态；延迟线电路1404用以根据转态侦测电路的输出来产生延迟后信号，其中延迟时间D足够满足数据采样电路1406的设定/保持时间余量；数据采样电路1406用以根据采样时间TS来采样向量信号s[m-1]-s[0]，其中采样时间TS根据延迟线电路1404所产生的该延迟后信号所决定。在此实施例中，转态强制编码接收器1400在不使用时钟数据恢复的情形下决定采样时间TS，举例来说，直接设定采样时间TS为该至少一个特定向量信号的故意延迟转态的时间(即故意延迟的最后转态的时间)。
图15是根据本发明第六实施例的转态强制编码接收器的示意图，图1所示的接收器122可使用图15所示的转态强制编码接收器1500来实现，其中转态强制编码接收器1500包含多个延迟电路1502及1506，其中一个延迟电路位于转态侦测电路1504之前而另一个延迟电路位于该转态侦测电路1504以及数据采样电路1508之间，需注意的是，图15仅显示与本发明相关的部分组件，实际上转态强制编码接收器1500可包含额外的电路组件，举例来说，转态强制编码接收器1500可具有用以处理数据采样电路1508的输出的至少一个解串行器。
在此实施例中，延迟线电路1502用以延迟向量信号s[m-1]-s[0]以产生延迟后向量信号s[m-1]_D-s[0]_D，其中转态侦测电路1504使用延迟后向量信号s[m-1]_D-s[0]_D来侦测至少一个特定延迟后向量信号的转态。由于延迟线电路1502位于转态侦测电路1504之前，通过某些校准方法即可能克服向量信号s[m-1]–s[0]间的偏斜问题，换句话说，延迟线电路1502可作为向量信号s[m-1]–s[0]的邻近状态间的校准转态的消除偏斜电路。
在此实施例中，该至少一个特定延迟后向量信的该转态为延迟后向量信号s[m-1]_D-s[0]_D的邻近状态间所侦测到的最后转态，另一个延迟线电路1506用以根据转态侦测电路1504的输出来产生延迟后信号，其中采样时间TS是根据该延迟后信号所决定。在此实施例中，转态强制编码接收器1400在不使用时钟数据恢复的情形下决定采样时间TS，举例来说，延迟线电路1506用以延迟所侦测的最后转态的时间以设定数据采样电路1508所使用的采样时间TS来采样向量信号s[m-1]-s[0]。
使用分频器来产生具有较低时钟率及较长周期的时钟信号以减缓驱动需求的技术内容可集成到图15所示的转态强制编码接收器1500。
图16是根据本发明第七实施例的转态强制编码接收器的示意图，在此实施例中，数据采样功能可使用图10所示的数据采样电路1006来实现，且分频器1002(如除2计数器)可位于转态侦测电路1504以及延迟线电路1506之间，因此，在分频器1002根据转态侦测电路1504的输出产生时钟信号之后，延迟线电路1506延迟时钟信号CK以产生延迟后时钟信号CK_D至数据采样电路1006。由于延迟线电路1506延迟时钟信号CK来产生延迟后时钟信号CK_D以作为延迟后信号来设定数据采样电路1006的采样时间，数据采样电路1006中的数据采样器10080-1008m-1是用以根据延迟后时钟信号CK_D的上升边缘来分别采样向量信号s[0]-s[m-1]，而数据采样电路1006中的数据采样器10090-1009m-1用以根据延迟后时钟信号CK_D的下降边缘来分别采样向量信号s[0]-s[m-1]。
图17是根据本发明第八实施例的转态强制编码接收器的示意图，在此实施例中，数据采样功能可使用图10所示的数据采样电路1006来实现，且分频器1002(如除2计数器)可位于延迟线电路1506以及数据采样电路1006之间，因此在延迟线电路1506根据转态侦测电路1504的输出产生该延迟后信号之后，分频器1002根据该延迟后信号产生时钟信号CK，因此，数据采样电路1006中的数据采样器10080-1008m-1用以根据时钟信号CK的上升边缘来分别采样向量信号s[0]-s[m-1]，而数据采样电路1006中的数据采样器10090-1009m-1用以根据时钟信号CK的下降边缘来分别采样向量信号s[0]-s[m-1]。
如图2所示，通过向量信号s[2]、s[1]、s[0]来传送的数据位可由采样时间正确的恢复，其中该采样时间是根据向量信号s[2]、s[1]、s[0]的邻近状态所侦测到的最后转态的延迟所决定，然而，该延迟后的最后转态无法获得向量信号s[2]、s[1]及s[0]的初始状态的采样结果。关于利用图2所示的概念的转态强制编码接收器，数据采样电路可用以输出默认位形式以作为向量信号的初始状态的采样结果，亦即，由传送器端所使用的转态强制编码算法可强迫向量信号的该初始状态具有该默认位形式，因此向量信号的该初始状态在使用相同转态强制编码算法的该接收器端可被正确地重制。
如图3所示，通过向量信号s[2]、s[1]、s[0]来传送的数据位可由采样时间正确的恢复，其中该采样时间是根据向量信号s[2]、s[1]、s[0]的邻近状态所侦测到的该第一转态的提前所决定，然而，该提前的第一个转态无法获得向量信号s[2]、s[1]及s[0]的结束状态的采样结果。关于利用图3所示的概念的转态强制编码接收器，数据采样电路可用以输出默认位形式以作为向量信号的结束状态的采样结果，亦即，由传送器端所使用的转态强制编码算法可强迫向量信号的该结束状态具有该默认位形式，因此向量信号的该结束状态在使用相同转态强制编码算法的该接收器端可被正确地重制。
在上述的实施例中，向量信号s[m-1]-s[0]中的每一个信号可为具有二进制电压电平信号来代表逻辑值0或逻辑值1，或着，向量信号s[m-1]-s[0]中的每一个信号可为多电平信号，例如具有多于两个电压电平的电压信号。图18为根据本发明一个实施例的多电平向量信号的示意图，使用多电平信号来实现的向量信号可在模拟领域(如电压域)中完成转态强制编码，举例来说，可省略编码器112以及解码器124，且可通过使用该多电平信号所拥有的电压电平的特定组合转态强迫编码/译码二进制数据b[n-1:0]中的每一位。
并且，可使用该多电平向量信号以减少传送接口的接脚数及/或携带更多数据，举例来说，可在不同接脚DP与DN中使用该多电平来定义电平转态，如图19所示。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (23)

1.一种转态强制编码接收器，其特征在于，包含:
第一延迟线电路，用以延迟多个向量信号以分别产生多个延迟后向量信号；
转态侦测电路，用以侦测该多个延迟后向量信号中的至少一个特定延迟后向量信号的转态；以及
数据采样电路，用以根据采样时间来采样该多个向量信号，其中该采样时间是根据该转态侦测电路的输出所决定。
2.如权利要求1所述的转态强制编码接收器，其特征在于，该转态强制编码接收器在不使用时钟数据恢复的情形下决定该采样时间。
3.如权利要求1所述的转态强制编码接收器，其特征在于，该至少一个特定延迟后向量信号的该转态是该多个延迟后向量信号的邻近状态之间所侦测到的最后转态。
4.如权利要求1所述的转态强制编码接收器，其特征在于，另包含:
第二延迟线电路，用以根据该转态侦测电路的该输出来产生延迟后信号；
其中该采样时间是根据该延迟后信号所决定。
5.如权利要求4所述的转态强制编码接收器，其特征在于，该第一延迟线电路充当消除偏斜电路。
6.如权利要求4所述的转态强制编码接收器，其特征在于，另包含:
分频器，用以对该转态侦测电路的该输出进行分频以产生时钟信号至该第二延迟线电路；
其中，该第二延迟线电路延迟该时钟信号以产生延迟后时钟信号以作为该延迟后信号，且该数据采样电路包含:
多个第一数据采样器，用以根据该延迟后时钟信号的上升边缘来分别采样该多个向量信号；以及
多个第二数据采样器，用以根据该延迟后时钟信号的下降边缘来分别采样该多个向量信号。
7.如权利要求4所述的转态强制编码接收器，其特征在于，另包含:
分频器，用以对该延迟后信号进行分频以产生时钟信号至该数据采样电路，其中该延迟后信号是通过延迟该转态侦测电路的该输出所产生；
其中该数据采样电路包含:
多个第一数据采样器，用以根据该时钟信号的上升边缘来分别采样该多个向量信号；以及
多个第二数据采样器，用以根据该时钟信号的下降边缘来分别采样该多个向量信号。
8.如权利要求1所述的转态强制编码接收器，其特征在于，该数据采样电路另用以输出默认位形式以作为该多个向量信号的初始状态的采样结果。
9.如权利要求1所述的转态强制编码接收器，其特征在于，另包含:
分频器，用以对该转态侦测电路的该输出进行分频以产生时钟信号至该数据采样电路；
其中该数据采样电路包含:
多个第一数据采样器，用以根据该时钟信号的上升边缘来分别采样该多个向量信号；以及
多个第二数据采样器，用以根据该时钟信号的下降边缘来分别采样该多个向量信号。
10.如权利要求1所述的转态强制编码接收器，其特征在于，该多个向量信号中的每一个信号为具有多于两个电压电平的多电平信号。
11.一种转态强制编码接收器，其特征在于，包含:
转态侦测电路，用以侦测多个向量信号中的至少一个特定向量信号的转态；
延迟线电路，用以根据该转态侦测电路的输出来产生延迟后信号；以及
数据采样电路，用以根据采样时间来采样该多个向量信号，其中该采样时间是根据该延迟后信号所决定。
12.如权利要求11所述的转态强制编码接收器，其特征在于，该转态强制编码接收器在不使用时钟数据恢复的情形下决定该采样时间。
13.如权利要求11所述的转态强制编码接收器，其特征在于，该至少一个特定向量信号的该转态为该多个向量信号的邻近状态间所侦测到的最后转态。
14.如权利要求11所述的转态强制编码接收器，其特征在于，该数据采样电路另用以输出默认位形式以作为该多个向量信号的初始状态的采样结果。
15.如权利要求11所述的转态强制编码接收器，其特征在于，另包含:
分频器，用以对该转态侦测电路的该输出进行分频以产生时钟信号至该延迟线电路；
其中该延迟线电路延迟该时钟信号以产生延迟后时钟信号以作为该延迟后信号；且该数据采样电路包含:
多个第一数据采样器，用以根据该延迟后时钟信号的上升边缘来分别采样该多个向量信号；以及
多个第二数据采样器，用以根据该延迟后时钟信号的下降边缘来分别采样该多个向量信号。
16.如权利要求11所述的转态强制编码接收器，其特征在于，另包含:
分频器，用以对该延迟后信号进行分频以产生时钟信号至该数据采样电路，其中该延迟后信号是通过延迟该转态侦测电路的该输出所产生；
其中该数据采样电路包含:
多个第一数据采样器，用以根据该时钟信号的上升边缘来分别采样该多个向量信号；以及
多个第二数据采样器，用以根据该时钟信号的下降边缘来分别采样该多个向量信号。
17.如权利要求11所述的转态强制编码接收器，其特征在于，该多个向量信号中的每一个信号为具有多于两个电压电平的多电平信号。
18.一种转态强制编码接收器，其特征在于，包含:
延迟线电路，用以延迟向量信号以分别产生多个延迟后向量信号；
转态侦测电路，用以侦测多个向量信号中的至少一个特定向量信号的转态；以及
数据采样电路，用以根据采样时间来采样该多个延迟后向量信号，其中该采样时间是根据该转态侦测电路的该输出所决定。
19.如权利要求18所述的转态强制编码接收器，其特征在于，该转态强制编码接收器在不使用时钟数据恢复的情形下决定该采样时间。
20.如权利要求18所述的转态强制编码接收器，其特征在于，该至少一个特定向量信号的该转态为该多个向量信号的邻近状态间所侦测到的第一个转态。
21.如权利要求18所述的转态强制编码接收器，其特征在于，该数据采样电路另用以输出默认位形式以作为该多个向量信号的结束状态的采样结果。
22.如权利要求18所述的转态强制编码接收器，其特征在于，另包含:
分频器，用以对该转态侦测电路的该输出进行分频以产生时钟信号至该数据采样电路；
其中该数据采样电路包含:
多个第一数据采样器，用以根据该时钟信号的上升边缘来分别采样该多个延迟后向量信号；以及
多个第二数据采样器，用以根据该时钟信号的下降边缘来分别采样该多个延迟后向量信号。
23.如权利要求18所述的转态强制编码接收器，其特征在于，该多个向量信号中的每一个信号为具有多于两个电压电平的多电平信号。
CN201610055504.2A 2015-01-28 2016-01-27 转态强制编码接收器 Active CN105827351B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562108626P 2015-01-28 2015-01-28
US62/108,626 2015-01-28
US15/005,016 US9853647B2 (en) 2015-01-28 2016-01-25 Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
US15/005,016 2016-01-25

Publications (2)

Publication Number Publication Date
CN105827351A true CN105827351A (zh) 2016-08-03
CN105827351B CN105827351B (zh) 2018-04-06

Family

ID=55262719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610055504.2A Active CN105827351B (zh) 2015-01-28 2016-01-27 转态强制编码接收器

Country Status (3)

Country Link
US (1) US9853647B2 (zh)
EP (1) EP3051424B1 (zh)
CN (1) CN105827351B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106998309A (zh) * 2016-01-25 2017-08-01 联发科技股份有限公司 转态强制编码接收器及用于转态强制编码接收器中接收方法
CN112821915A (zh) * 2019-10-31 2021-05-18 瑞昱半导体股份有限公司 数据处理装置与方法
US11258461B2 (en) 2019-10-24 2022-02-22 Realtek Semiconductor Corporation Data processing device and method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866413B2 (en) 2015-01-28 2018-01-09 Mediatek Inc. Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
US9853647B2 (en) * 2015-01-28 2017-12-26 Mediatek Inc. Transition enforcing coding receiver for sampling vector signals without using clock and data recovery

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101088244A (zh) * 2004-12-23 2007-12-12 皇家飞利浦电子股份有限公司 用于接收和/或用于解码数据信号的接口电路及方法
CN101288259A (zh) * 2005-11-17 2008-10-15 哉英电子股份有限公司 时钟数据恢复装置
US8718184B1 (en) * 2012-05-03 2014-05-06 Kandou Labs S.A. Finite state encoders and decoders for vector signaling codes
US20140286466A1 (en) * 2013-03-20 2014-09-25 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
TWI329873B (en) 2007-02-15 2010-09-01 Realtek Semiconductor Corp Sampling circuit and method
GB0806157D0 (en) * 2008-04-04 2008-05-14 Nxp Bv Improved clock recovery of serial data signal
TWI347085B (en) 2009-10-09 2011-08-11 Ind Tech Res Inst Pipeline time-to-digital converter
GB2532015B (en) 2014-11-04 2018-12-26 Cirrus Logic Int Semiconductor Ltd Improved analogue-to-digital convertor
US9853647B2 (en) * 2015-01-28 2017-12-26 Mediatek Inc. Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
US10025345B2 (en) 2015-10-05 2018-07-17 Samsung Electronics Co., Ltd. System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101088244A (zh) * 2004-12-23 2007-12-12 皇家飞利浦电子股份有限公司 用于接收和/或用于解码数据信号的接口电路及方法
CN101288259A (zh) * 2005-11-17 2008-10-15 哉英电子股份有限公司 时钟数据恢复装置
US8718184B1 (en) * 2012-05-03 2014-05-06 Kandou Labs S.A. Finite state encoders and decoders for vector signaling codes
US20140286466A1 (en) * 2013-03-20 2014-09-25 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106998309A (zh) * 2016-01-25 2017-08-01 联发科技股份有限公司 转态强制编码接收器及用于转态强制编码接收器中接收方法
US11258461B2 (en) 2019-10-24 2022-02-22 Realtek Semiconductor Corporation Data processing device and method
CN112821915A (zh) * 2019-10-31 2021-05-18 瑞昱半导体股份有限公司 数据处理装置与方法
CN112821915B (zh) * 2019-10-31 2022-04-26 瑞昱半导体股份有限公司 数据处理装置与方法

Also Published As

Publication number Publication date
EP3051424B1 (en) 2019-09-11
EP3051424A1 (en) 2016-08-03
CN105827351B (zh) 2018-04-06
US20160218723A1 (en) 2016-07-28
US9853647B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN105827351A (zh) 转态强制编码接收器
US8199849B2 (en) Data transmitting device, data receiving device, data transmitting system, and data transmitting method
US5023891A (en) Method and circuit for decoding a Manchester code signal
CN101267204B (zh) 用于可编程逻辑器件中高速串行接口的与协议无关的自动速率协商
EP3025242B1 (en) Multi-phase clock generation method
US9866413B2 (en) Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
CN107707258B (zh) 眼图产生器
US4661801A (en) Decoder for three level coded data
CN102447486A (zh) 具有自适应延迟控制功能的数据接口设备
CN114616793A (zh) 用于高速下一代c-phy的小环路延迟时钟和数据恢复块
US4745626A (en) Decoder
US8559530B2 (en) Transmitters providing cycle encoded signals
EP3214554B1 (en) Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
US7180886B2 (en) Synchronized data communication on a one-wired bus
KR100518573B1 (ko) 신호 검출 회로 및 신호 검출 방법
EP1987644B1 (en) Data communication method, data transmission and reception device and system
KR100833604B1 (ko) 패리티 에러 검출 회로
US8149928B2 (en) Receivers for cycle encoded signals
US7660364B2 (en) Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream
KR20230132481A (ko) 고유 하프-레이트 동작으로의 c-phy 데이터-트리거된에지 생성
Mukim et al. Multiwire phase encoding: A signaling strategy for high-bandwidth, low-power data movement
KR102660687B1 (ko) 장치
US20010040929A1 (en) Three-state differential data transmission with self latching ability
TWI626831B (zh) 轉態強制編碼接收器及用於轉態強制編碼接收器中接收方法
CN115543879A (zh) 一种解码器、芯片、高速串行传输接口及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant