CN105825741B - 基于VC5509和CCSLink的DSP及语音信号处理一体化实验平台 - Google Patents

Abstract

本发明公开了一种基于VC5509和CCSLink的DSP及语音处理一体化实验平台，主要解决了Matlab与DSP之间的直接转换以及调用。该实验平台包括DSP开发板、主控制板、XDS510 USB2.0 DSP仿真器、显示屏，该平台将输入的语音信号进行采集，并将采集到的语音数据传输到XDS510 USB2.0 DSP仿真器；主控制模板通过CCS Link启动XDS510 USB2.0 DSP仿真器；XDS510 USB2.0 DSP仿真器完成Matlab与DSP直接的转换、调用以及各种语音处理算法。本发明将Matlab、DSP、语音信号处理的实验平台集成化，形成一个集成一体化的实验平台。该平台不仅能够满足实验教学使用，而且能够进行项目开发，其功能完善，操作和应用都极为方便。

Description

基于VC5509和CCSLink的DSP及语音信号处理一体化实验平台

技术领域

本发明涉及现代通信领域，具体涉及基于VC5509和CCSLink的DSP及语音处理一体化实验平台。

背景技术

实践教学是数字信号处理和语音信号处理教学中的重要环节，市面上多数实验平台电路都是固定的，不利于学生掌握软硬件原理，学生只能做验证性、训练性实验项目，无法做开放性、创新型的实验项目。在网店中，也有不少物美价廉的单片机实验板，但它们只能完成下载实验，无法进行单步跟踪、调试。此外，传统的DSP实验平台或语音处理实验平台一般是由计算机和实验箱组成，它们存在着体积偏大、设备繁多、接线复杂，且只能作为单一的DSP实验教学平台或者语音信号处理实验教学平台等缺点。因此设计一种能够满足软件学习、硬件设计、实时处理、系统分析和验证等多个方面设计需求的集成一体化的实验平台显得尤为必要。

目前实验箱的研究重点仍在于进行单一课程集仿真、下载与实验的多功能的项目教学，而忽略了实验平台集成化与一体化的功能的研究。

发明内容

本发明的目的在于克服上述现有技术的不足而提供一种基于VC5509和CCSLink的DSP及语音处理一体化实验平台，该实验平台能够进行DSP、MATLAB、语音信号处理三门课程的集仿真、下载与调试的多功能的实验教学，功能完善，操作应用极为方便。

实现本发明目的采用的技术方案是：一种基于VC5509和CCSLink的DSP及语音处理一体化实验平台，该平台包括DSP开发板、主控制板、XDS510USB2.0DSP仿真器、显示屏；

所述DSP开发板以TMS320VC5509A为核心，连接1片TLV320AIC23B扩展了2路ADC和2路DAC，通过I2C对TLV320AIC23B的内部相关寄存器进行配置，由多通道缓冲串口McBSP0与TLV320AIC23B进行数据交换；

所述CR10主控制板内载IVB赛扬处理器Celeron 1037u，集成HD Graphics显示核心，通过一个双通道的24bit LVDS接口与所述显示屏连接；CR10主控制板连接有1个DDR3SDRAM插槽、1个ALC662音频控制芯片、SATA2.0接口和USB2.0接口；所述ALC662音频控制芯片连接有音频输出接口和麦克风输入接口；所述SATA2.0接口连接一个HDD硬盘；CR10主控制板通过USB2.0接口与DSP开发板和XDS510USB2.0DSP仿真器相连接，CR10主控制板还接入一个12V的直流电源用于为平台供电。

本发明具有以下优点：

第一、是集成化创新；将MATLAB、DSP、语音信号处理三门课程的实验平台集成化，形成一个可进行三门实验教学的平台。从而使该系统成为一套高效、功能完善、界面良好的嵌入式多功能DSP实验平台。

第二、一体化创新；传统的语音信号处理实验箱、DSP实验箱都需要连接一个计算机进行实验仿真，该实验平台将X86与信号处理板一体化，形成一个一体机。它不仅在功能上得到了非常大的完善，在操作和应用上也极为方便。

附图说明

图1为本发明基于VC5509和CCSLink的DSP及语音处理一体 化实验平台的硬件连接框图。

图2为本发明中DSP信号处理板原理框图。

图3为本发明中CR10主板电路硬件原理框图。

图4为DSP系统中的电源电路图。

图5为DSP系统中的时钟电路图。、

图6为DSP系统中的外扩存储SDRAM电路图。

图7为DSP EEPROM Flash电路原理图。

图8为音频控制电路原理图。

图9为USB控制电路原理图。

图10为JTAG接口电路原理图。

图11为CODEC音频回放软件流程图。

图12为基音周期检测软件流程图。

图13为基音周期检测仿真图。

具体实施方式

下面结合附图对本发明进行详细说明。

如图1所示，本发明基于VC5509和CCSLink的DSP及语音处理一体化实验平台包括：DSP开发板、CR10主控制板、仿真器和显示屏，DSP开发板和仿真器通过USB与CR10主控制板连接，CR10主控制板通过LVDS和背光控制线与显示屏连接。本实施例中，所用DSP开发板以TMS320VC5509A为核心的信号处理板，所用仿真器为XDS510USB2.0DSP仿真器，所用显示屏为1024*768分辨率的显示屏。

如图2所示，以TMS320VC5509A为核心的DSP开发板上集成了VC5509A芯片、TPS767D301组成的电源电路、TLV320AIC23B芯片为核心的音频控制电路、型号为HY57V641602的外扩存储SDRAM电路、AT25256芯片为核心的DSP EEPROM Flash电路、JTAG接口电路和USB控制电路等。

DSP开发板以TMS320VC5509A为核心，使用1片TLV320AIC23B(AIC23B)扩展了2路ADC和2路DAC，通过I2C对AIC23B的内部相关寄存器进行配置，由多通道缓冲串口McBSP0和AIC23B进行数据交换。该芯片负责所有的运算，是数字信号处理的硬件基础。

针对VC5509A芯片内部集成USB与SD卡控制外设，扩展出USB接口和SD卡接口。另外，系统外扩了所有的地址线、数据线和VC5509A芯片常用接口，方便系统的二次开发。主板的外部控制逻辑，如片选信号、读写信号及时钟同步信号等由1片CPLD芯片EPM240T100C完成。JTAG仿真插头是标准的DSP仿真接口，可以通过这个JTAG接口对TI生产的DSP芯片进行仿真。

TL16C550是一个标准的串口接口芯片，串口中断与TMS320VC5509的INT0连接，一般使用TMS320VC5509的中断0响应串口中断。TL16C550有11个寄存器，这11个寄存器是通过TMS320VC5509的3个地址线(A2～A0)和线路控制寄存器中DLAB位对它们进行寻址的。

VC5509A芯片是低功耗、高性能、16位定点数字信号处理器(DSP)，由CPU内核、存储空间、片内外设组成。CPU内核负责所有的运算，存储空间通过程序空间寻址和I/O空间寻址分别完成CPU从存储器中读取指令和与外设之间的通信，片内外设采集原始数据、输出处理结果、控制其他设备。CPU最高主频200MHz，内核供电1.6V，I/O接口供电3.3V。VC5509A芯片对执行如语音编/解码、雕制/解调、图像压缩/解压、语音识别及语音合成等方面所用到的数字信号处理算法十分有效。

TMS320VC5509A芯片通过EMIF总线扩展了一片SDRAM，在标准配置时，板上安装一片64M位(4M*16位)的SDRAM，它将占用 VC5509的CEO和CE1两个片外存储空间，可寻址范围为0x040000～Ox7fffff；最大配置时，板上可安装一片128M位(C8M*16位)的SDRAM，它将占用VC5509的CEO～CE3全部四个片外存储空问，可寻址范围为0x040000～Oxffffff(MPNMC＝1时)，上电复位时，MPNMC被清为0。根据VC5509的EMIF接口的特点，SDRAM的工作频率为CPU主时钟的一半，主时钟144MHz时，SDRAM的工作频率为72MHz。本实验平台外扩的SDRAM(同步动态随机存储器)型号为HY57V641620，4Banks×1Mbits×16，能与MT48LC4M16A2兼容。SDRAM的时钟频率与CPU前端总线的时钟频率相同，并且内部的命令的发送与数据的存储都以它为基准，存储阵列需要不断的刷新来保证数据的不丢失，数据不是线性依次存储，而是白由指定地址进行数据的读写。

如图3所示，CR10主控制板内载IVB赛扬处理器Celeron 1037u，集成HD Graphics显示核心，通过一个双通道的24bit LVDS接口，连接一个分辨率为1024*768的6位显示屏。板上配有1个DDR3SDRAM插槽(最大可支持8G内存)，1个ALC662音频控制芯片，ALC662音频控制芯片设有音频输出接口(Line-out)和麦克风输入接口(MIC-in)。SATA接口支持SATA2.0连接一个HDD硬盘，CR10主控制板通过USB2.0与DSP开发板5509A和XDS510仿真器相连接。此外，主控制板还接入一个12V的直流电源对平台供电。CR10主控制板上还配有：能支持VGA(DVI可选)+HDMI高清视频播放、并搭配一个双通道的24bit LVDS接口，LVDS屏线的VCC供电可通过JP3，JP4，JP5控制，J2为LVDS背光电源控制。且LVDS屏线供电方面做成跳线的方式，可以在12V/5V/3.3V三者之间进行灵活调节。CR10主板还提供2个标准的7Pin SATA接口，支持1个SATA3.0、1个SATA2.0、2个4PIN的硬盘供电接口；提供6个为2×5Pin的串口，标准的RS232模式，4个6Pin的COM口电源供电插针为JCOM2、 JCOM3、JCOM4、JCOM5供电。

如图4所示，实验平台中的模拟电源(如PLL电源、ADC/DAC电源等)一般由(有噪声的)数字电源采用多路稳压器的方法产生，该方法能够提供更好的去耦效果。电源由外部电源引入，电源插孔J11标识为内正外负，+5V稳压直流电源输入。LM2575S_5.0电源转换芯片(U5)作为12V转5V的高性能稳压芯片，为这个开发板提供稳定可靠的DSP系统电源，APW7102电源转换芯片(U6)将5V转换为3.3V，为开发板提供稳定可靠的主电源DVDD(3.3V)，LM1117电源转换芯片(U7)提供1.6V给DSP内核使用。由于DSP系统的时钟频率较高，在运行时难以避免发生干扰和被干扰的现象，严重时系统会出现死机或程序“跑飞”现象，为了克服这种情况，除了在软件上做一些保护措施外，硬件上也必须做相应的处理。硬件上最有效的保护措施就是采用所谓的“看门狗”电路，“看门狗”电路就是具有监视功能的自动复位电路。

如图5所示，VC5509A芯片有两个外部时钟输入：系统时钟和实时时钟，系统时钟为CPU及片内外设提供时钟信号，实时时钟为RTC提供时钟信号，用于系统断电后通过电池供电工作。VC5509内含振荡电路，当使用内部振荡电路时，外部镜头的频率范围为5MHz～20MHz。本发明基于VC5509和CCSLink的DSP及语音处理一体化实验平台中的DSP开发板，采用12MHZ晶体为系统提供时钟，对其进行12倍频产144MHZ CPU主时钟，4倍频产生USB所需的48MHZ时钟。此外采用32.768KHZ晶体为RTC提供时钟信号。

如图6所示，根据VC5509的EMIF接口的特点，SDRAM的工作频率为CPU主时钟的一半，主时钟144MHz时，SDRAM的工作频率为72MHz。所述的外扩存储SDRAM电路，外扩的SDRAM(同步动态随机存储器)型号为HY57V641620，4Banks×1Mbits×16，能与MT48LC4M16A2兼容。SDRAM是分列地址和行地址的，行、列 地址线是复用的，SDRAM的时钟频率与CPU前端总线的时钟频率相同，并且内部的命令的发送与数据的存储都以它为基准，存储阵列需要不断的刷新来保证数据的不丢失，数据不是线性依次存储，而是白由指定地址进行数据的读写。

如图7所示，TMS320VC5509A片内不具有Flash，故需要外接易失性存储器来完成DSP程序上电状态的引导，DSP芯片的bootloader程序用于上电时将用户程序从外部非易失性存储器装载到片内高速RAM中，保证用户程序在DSP内部高速运行。本平台采用AT25256芯片来与DSP完成数据的读写，时钟线与数据线都直接接到了DSP的McBSP0。AT25256容量为512K×16bit，一般用来固化程序，上电后，可以利用TMS320VC5509芯片的Bootloader功能从外部ROM中加载程序到存储器中使用，用于存储程序和部分数据信息。主系统板使用AM29LV800芯片作为外部ROM使用。

AM29LV800芯片还可以在线编程，保存使用中需要保留的数据。Flash的最大特点是，在读操作中，类似普通的ROM，在写操作中需要使用特殊的编程例程，且可以随时编程。

如图8所示，音频控制电路可以进行录音实验和边录边放的实验，音频CODEC芯片TLV320AIC23是一个高性能的多媒体数字语音编解码器，可以进行录音实验和边录边放的实验，如图8所示，它的内部ADC和DAC转换模块带有完整的数字滤波器(digitalinterpolation filters)数据传输宽度可以是16位、20位、24位和32位，采样频率范围支持从8khz到96khz。在ADC采集达到96khz时噪音为90-dBA，能够高保真的保存音频信号。在DAC转换达到96khz时噪音为100-dBA，能够高品质的数字回放音频，在回放时仅仅减少23mW。TLV320AIC23通过外围器件对其内部寄存器进行编程配置，使用灵活，其配置接口支持SPI总线接口和IIC总线接口。VC5509的多通道缓冲串口McBSP可以配置为SPI总线接口，其串行数据传输格式 与TLV320AIC23的DSP格式兼容。此外，这两款芯片的I/O电压兼容，从而使TMS320VC5509的McBSP可以和语音编解码芯片TLV320AIC23直接连接。

如图9所示，USB是一个外部总线标准，用于规范计算机与外部设备的连接和通信。USB接口支持设备的即插即用和热插拔功能。本发明中所用USB控制电路，即DSP片内USB模块与PC机进行数据通信的硬件接口电路。利用USB连接线就可以完成与后台PC机的连接，中间的阻容电路起到加强输入/输出可靠性的作用。USB 2.0的传输速度可以达到480Mbps，接口的输出电压/电流为+5V/500mA。如图10所示，JTAG接口电路与IEEE 1149.1标准给出的扫描逻辑电路一致，用于仿真和测试。测试数据串行输入，数据通过TDI输入到JTAG中。TMS用来设置JTAG口处于某种测定的测试模式，时钟输入为10MHz。JTAG接口提供对DSP的仿真通信和外部Flash的烧写。当芯片与仿真器之间的连接电缆超过6in，需要在关键信号TMS、TDI、TDO等之间增加缓冲驱动。

本发明所用XDS510USB2.0DSP仿真器完全采用USB2.0标准接口连接计算机，完全即插即用，传输速度可达480Mbps,兼容USB1.1协议。其标准的14Pin JTAG仿真接口，不占用用户资源，特别接口安全保护设计，全面支持JTAG接口热插拔。1V-5V的宽工作电压范围，不需独立供电，使用PC机电源，自动适应目标板DSP电压。支持TI CCS2.X、CCS3.1、CCS3.2、CCS3.3集成开发环境,支持c语言和汇编语言。采用抗外界电磁干扰能力更好的铝合金外壳，其体积更小，接口更加安全，性能更加卓越，速度较其他仿真器快一倍。还可实现对F28x/F240x/F24x/F20x的Flash可编程。不占用目标系统资源，支持多个DSP同时调试仿真。

如图11所示的CODEC音频回放软件流程图，程序的设计开发环境采用TI公司的CCStudio_v3.3，编程语言为标准C语言。打开 CCStudio_v3.3，加载工程文件Codec.pjt，通过软件程序配置相应的寄存器，将codec.out文件load进去运行，然后从麦克风输入接口输入一段语音(自己录制)，在音频输出接口外接一个音响，可以清楚的听到说话人录入的语音。

如图12所示的基音周期检测的软件流程图，实验具体工作流程为：①通过MATLAB设计好的GUI界面选择语音信号处理实验，将控制命令通过JTAG接口发送给DSP；②DSP按照相关指令，控制硬件通过数据采集通道和语音输入通道获得待处理数据；③DSP按照命令进行相应数据处理；④利用CCS Link读取DSP处理后的数据，如果需要通过硬件设备输出，则控制设备输出处理后的信号；⑤在设计好的GUI界面显示处理后的结果，并与仿真结果进行比对。

如图13所示的基音周期检测的仿真图，输入的原始语音信号为自己录入的beijing.wav文件，内容为“我到北京去”，应用程序编写调试运行之后，显示结果正常，由图可知，去除野点的基音周期为6ms。

本发明基于VC5509和CCS Link的DSP及语音处理一体化实验平台，该实验平台基于Windows Embedded Standard 7系统，以VC5509和CCS Link为平台，可以进行语音信号的采集、分析和处理。该实验平台包括硬件部分和软件部分，硬件设计采用模块化思想，由TMS320VC5509A为核心的最小系统模块和系统主板组成。其中最小系统构成了一套独立的DSP控制系统，并在CCS平台上通过仿真器JTAG接口实现了实时编程、调试、仿真等功能。在软件设计方面，本实验平台支持C语言、汇编语言以及二者的混合编程。此外，除了完成最基本的实验，如DSP硬件仿真实验，又可针对某一个实验进行延伸的创新学习，比如说，语音的时域、频域分析、语音的线性预测分析、基于DTW的语音识别、语音增强、语音编解码等。

本发明基于Windows Embedded Standard 7系统，以VC5509和CCS Link为平台，对语音信号进行采集、分析和处理。该实验平台 包括硬件部分和软件部分，硬件设计采用模块化思想，由TMS320VC5509A为核心的最小系统模块和系统主板组成。其中最小系统构成了一套独立的DSP控制系统，并在CCS平台上通过仿真器JTAG接口实现了实时编程、调试、仿真等功能。软件使用汇编语言、C语言和混合编程等方式。该发明可以完成MATLAB对DSP的直接调用。

Claims (9)

1.一种基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：包括DSP开发板、CR10主控制板、XDS510 USB2.0 DSP仿真器、显示屏；

所述DSP开发板以TMS320VC5509A为核心，连接1片TLV320AIC23B扩展了2路ADC和2路DAC，通过I2C对TLV320AIC23B的内部相关寄存器进行配置，由多通道缓冲串口McBSP0与TLV320AIC23B进行数据交换；所述DSP开发板还设有电源电路、时钟电路、音频控制电路、外扩存储SDRAM电路、AT25256芯片为核心的DSP EEPROM Flash电路、JTAG接口电路和USB控制电路；所述电源电路为+5V输入、1.6V和3.3V双路输出，其中1.6V为DSP内核电源供电，3.3V为I/O电源供电；+5V输入电源通过+12V的直流电源经变压、整流、滤波直接得到；所述时钟电路用于控制DSP内核的工作频率，外部提供一个参考时钟输入，经过倍频或分频后提供给DSP内核；所述音频控制电路通过外围器件对其内部寄存器进行编程配置，对输入的语音信号进行采集、数字滤波处理，高保真的保存音频信号，并将处理后的音频数据通过McBSP接口输入到DSP开发板处理芯片进行处理运算；所述JTAG接口电路用于通过JTAG接口提供对DSP的仿真通讯和外部FLASH的烧写；USB控制电路利用USB连接线与后台PC机的连接，用于DSP片内USB模块与后台PC机进行数据通信；

所述CR10主控制板内载IVB赛扬处理器Celeron 1037u，集成HD Graphics显示核心，通过一个双通道的24bit LVDS接口与所述显示屏连接；CR10主控制板连接有1个DDR3 SDRAM插槽、1个ALC662音频控制芯片、SATA2.0接口和USB2.0接口；所述ALC662音频控制芯片连接有音频输出接口和麦克风输入接口；所述SATA2.0接口连接一个HDD硬盘；CR10主控制板通过USB2.0接口与DSP开发板和XDS510 USB2.0 DSP仿真器相连接，CR10主控制板还接入一个12V的直流电源用于为平台供电。

2.根据权利要求1所述的基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：所述电源电路包括低压差式的线性稳压器TPS767D301和LM2575S_5.0电源转换芯片、APW7102电源转换芯片和LM1117电源转换芯片；所述LM2575S_5.0电源转换芯片用于将12V转5V，所述APW7102电源转换芯片用于将5V转换为3.3V，所述LM1117电源转换芯片用于将5V转换为1.6V。

3.根据权利要求1所述的基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：所述的音频控制电路包括语音编解码芯片TLV320AIC23，语音编解码芯片TLV320AIC23内部ADC和DAC转换模块带有完整的数字滤波器，数据传输宽度为是16位、20位、24位或32位，采样频率范围从8khz到96khz。

4.根据权利要求1所述的基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：所述外扩存储SDRAM电路采用型号为HY57V641602的外扩存储SDRAM电路，该外扩存储SDRAM电路是分列地址和行地址，行、列地址线复用，SDRAM的时钟频率与DSP前端总线的时钟频率相同，并且内部的命令的发送与数据的存储以它为基准，存储阵列不断的刷新来保证数据的不丢失，数据白由指定地址进行数据的读写。

5.根据权利要求1所述的VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：

所述DSP EEPROM Flash电路采用AT25256芯片与DSP完成数据的读写，时钟线与数据线都直接接到DSP的McBSP0。

6.根据权利要求1所述的基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：所述USB控制电路左边3个引脚PU、DP、DN是VC5509A的片上引脚；右边的4个引脚组成了一个MiniUSB接口；通过USB连接线与后台PC机的连接。

7.根据权利要求1所述的基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：所述JTAG接口电路与IEEE1149.1标准给出的扫描逻辑电路一致，用于仿真和测试；测试数据串行输入，数据通过TDI输入到JTAG中；TMS用来设置JTAG口处于某种测定的测试模式，时钟输入为10MHz；JTAG接口提供对DSP的仿真通信和外部Flash的烧写；当芯片与仿真器之间的连接电缆超过6in，在关键信号TMS、TDI、TDO之间增加缓冲驱动。

8.根据权利要求7所述的基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：所述LVDS接口为支持VGA、DVI、HDMI高清视频播放，并搭配一个双通道的24bitLVDS接口。

9.根据权利要求1～7任一项所述的基于VC5509和CCSLink的DSP及语音处理一体化实验平台，其特征在于：所述CR10主控制板还配有2个标准的7Pin SATA接口；支持1个SATA3.0、1个SATA2.0、2个4PIN的硬盘供电接口；6个2×5Pin的串口；标准的RS232模式；4个6Pin的COM口电源供电插针为JCOM2、JCOM3、JCOM4、JCOM5供电。