CN105812289A - 一种数据交换方法和装置 - Google Patents

Abstract

本发明公开了一种数据交换方法和装置。本发明的数据交换方法，具体包括：软件载体获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换；本发明的数据交换方法由软件载体计算交换表，由硬件载体进行交换，可以平衡软硬件开销，极大减少了硬件缓存的使用，进而减少了硬件资源的使用。

Description

一种数据交换方法和装置

技术领域

本发明涉及通信技术领域，尤其涉及一种数据交换方法和装置。

背景技术

随着4G网络的迅速普及，基带池、多天线射频单元、多制式混模、IQ压缩传输和室分系统的应用也越来越广泛。因此基带和中射频间的IQ数据全交换需求也越来越复杂。一方面是交换端口数剧增：基带池内部的IQ交换端口，以及基带池和大量多天线射频单元间的IQ交换端口不再仅限于个位数。另一方面是多模IQ，以及压缩和非压缩IQ混传的应用场景更多，因此需要IQ在固定时隙内完成时钟级别的交换。所以在4G时代和未来，IQ数据在不同端口间和固定时隙内时钟级别两个层面的全交换面临来自硬件资源和实现复杂度的严峻挑战。

目前通信领域的IQ全交换专利都存在各种局限性：

如申请号为200910258156.9的专利文件，M*N单级缓存的交换架构复杂度低，便于理解。但是当交换端口增多时，硬件资源(缓存)呈指数级剧增，这对硬件的成本和面积负担太大，而且在ASIC中是无法实现的。

如申请号为200510130524的专利文件，通过提高硬件处理速度来实现全交换。但随着网络容量需求越来越大，特别是4G及以后，提高硬件时钟很快会遇到瓶颈。

可见，现有数据全交换方法需要较大的硬件资源。

发明内容

本发明要解决的主要技术问题是，提供一种数据交换方法和装置，能够解决现有数据全交换方法需要较大的硬件资源的技术问题。

为解决上述技术问题，本发明提供一种数据交换方法，包括如下步骤：

软件载体获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；

所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换。

进一步地，所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换的步骤包括：

进一步地，所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换。

所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换的步骤包括：

所述硬件载体在所述时钟周期内将所述输入端口的输入数据缓存至输入端口对应的输入缓存单元中；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输入缓存单元读取对应的数据；

所述硬件载体根据所述时钟周期对应的数据交换表从所有读取的数据中选择出所述输出端口对应的输出数据；

所述硬件载体根据所述时钟周期对应的数据交换表将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中；

所述硬件载体从输出缓存单元读取对应的数据给所述输出单元对应的输出端口。

进一步地，所述硬件载体根据所述时钟周期对应的数据交换表从所有读取的数据中选择出所述输出端口对应的输出数据的步骤包括：

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据。

进一步地，所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输入缓存单元读取对应的数据的步骤包括：

所述硬件载体根据所述输入缓存单元的读地址信息从所述输入缓存单元中读取对应的数据；

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据的步骤包括：

所述硬件载体根据选择单元的选择信息控制所述选择单元从所有读取的数据中选择出所述输出端口对应的输出数据；

所述硬件载体根据所述时钟周期对应的数据交换表将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中的步骤包括：

所述硬件载体根据所述输出缓存单元的写地址信息将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中。

进一步地，所述输入缓存单元为ping-pong结构的输入缓存单元，所述输出缓存单元为ping-pong结构的输出缓存单元；所述时钟周期对应的数据交换表为ping数据交换表或者pong数据交换表；所述ping交换表包括：输入缓存单元中pong缓存的读地址信息、选择单元的选择信息、输出缓存单元中ping缓存的写地址信息；所述pong交换表包括：输入缓存单元中ping缓存的读地址信息、选择单元的选择信息、输出缓存单元中pong缓存的写地址信息。

进一步地，所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换的步骤包括：

所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元中；

所述硬件载体从所述输入缓存单元读取对应的数据；

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择所述输出端口对应的输出数据；

所述硬件载体将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口。

进一步地，所述时钟周期对应的交换表包括：输入缓存单元的写地址信息、选择单元的选择信息和输出缓存单元的读地址信息；

所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元中的步骤包括：

所述硬件载体在所述时钟周期内根据所述输入缓存单元的写地址信息将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元；

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择所述输出端口对应的输出数据的步骤包括:

所述硬件载体根据所述选择单元的选择信息控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口的步骤包括：

所述硬件载体根据所述输出缓存单元的读地址信息从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口。

进一步地，所述根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表的步骤包括：根据所述对应关系和轮询规避算法计算硬件载体进行数据全交换所需的数据交换表。

进一步地，所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换的步骤包括：

所述硬件载体在预设时隙内根据所述数据交换表进行一个输入端口到多个输出端口的数据全交换；

或者

所述硬件载体在预设时隙内根据所述数据交换表进行多个输入端口到一个输出端口的数据全交换，

或者

所述硬件载体在预设时隙内根据所述数据交换表进行多个输入端口到多个输入端口的数据全交换。

同样为了解决上述技术问题，本发明还提供了一种数据交换装置，包括：软件载体和硬件载体；

所述软件载体，用于获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；

所述硬件载体，用于在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换。

进一步地，所述预设时隙包括至少一个时钟周期；所述数据交换表包括：所述时钟周期对应的数据交换表；

所述硬件载体，用于在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换。

进一步地，所述硬件载体包括：控制单元、与所述输入端口对应的输入缓存单元、与所述输出端口对应的输出缓存单元和与所述输出缓存单元对应的选择单元；

所述输入缓存单元，用于在所述时钟周期内缓存与之对应的输入端口的输入数据，且在所述控制单元控制下输出对应的数据给所有所述选择单元；

所述选择单元，用于在所述控制单元的控制下从所有输入缓存单元输出的数据中选出所述输出端口对应的输出数据；

所述输出缓存单元，用于在所述控制单元的控制下缓存与之对应的选择单元选取的输出数据，并输出对应的数据给与之对应的所述输出端口；

所述控制单元，用于根据所述时钟周期对应的数据交换表控制所述输入缓存单元的数据输出、所述选择单元的数据选择和所述输出缓存单元的数据缓存。

进一步地，所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息；

所述控制单元，用于根据所述输入缓存单元的读地址信息控制所述输入缓存单元的数据输出，根据所述选择单元的选择信息控制所述选取单元的数据选取，根据所述输出缓存单元的写地址信息控制输出缓存单元的数据缓存。

进一步地，所述硬件载体包括：控制单元、与所述输入端口对应的输入缓存单元、与所述输出端口对应的输出缓存单元和与所述输出缓存单元对应的选择单元；

所述输入缓存单元，用于在所述控制单元的控制下缓存与之对应的输入端口的输入数据，且输出对应的数据给所有所述选择单元；

所述选择单元，用于在所述控制单元的控制下从所有输入缓存单元输出的数据中选出所述输出端口对应的输出数据；

所述输出缓存单元，用于缓存与之对应的选择单元选取的输出数据，并在所述控制单元的控制下输出对应的数据给与之对应的所述输出端口；

所述控制单元，用于根据所述时钟周期对应的数据交换表控制所述输入缓存单元的数据缓存、所述选择单元的数据选择和所述输出缓存单元的数据输出。

本发明的有益效果是：

本发明提供了一种数据交换方法和装置；本发明的数据交换方法，包括：软件载体获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换；本发明的数据交换方法由软件载体计算交换表，由硬件载体进行交换，可以平衡软硬件开销，极大减少了硬件缓存的使用，即减少了硬件资源的使用，本发明的方法还可以实现不同交换端口间的数据全交换。

附图说明

图1为本发明实施例一提供的一种数据交换方法的流程示意图；

图2为本发明实施例一提供的一种输入输出对应关系示意图；

图3为本发明实施例一提供的一种在时钟周期内进行数据交换的流程示意图；

图4为本发明实施例一提供的另一种在时钟周期内进行数据交换的流程示意图；

图5为本发明实施例一采用轮询规避算法计算数据交换表的示意图；

图6为本发明实施例一提供的一种数据交换表的示意图；

图7为本发明实施例二提供的一种无线通信系统的结构示意图；

图8为本发明实施例二提供的一种交换装置的结构示意图；

图9为本发明实施例二提供的另一种交换装置的结构示意图；

图10为本发明实施例三提供的一种数据交换装置的结构示意图；

图11为本发明实施例三提供的另一种数据交换装置的结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

实施例一：

考虑到现有数据全交换方法需要较大的硬件资源，本实施例方法提供了一种数据交换方法，如图1所示，包括如下步骤：

步骤101：软件载体获取数据的输入输出对应关系，并根据所述对应关系生成用于硬件载体进行数据全交换所需的数据交换表。

本实施例中软件载体可以接收无线通讯系统在后台设置生成的数据的输入数据对应关系，然后根据对应关系生成数据交换表。本实施例中系统后台设置生成数据的输入输出对应关系的过程可以包括：设置基站中各基带之间的协作关系、基带和射频单元间的交换关系；然后根据协作关系和所述交换关系生成基站的数据输入输出对应关系，并发送给所述基站的数据交换装置中的软件载体。

具体地，无线通信系统的后台一方面设置NodeB中各基带之间的协作关系，例如基带数据交换、混模处理等。另一方面设置NodeB中基带和射频单元的交换关系，例如一个基带和多个射频单元的交换、多个基带和一个射频单元的交换、多个基带通过FS(光口交换)和多个射频单元的交换；

然后将各基带间，以及基带和射频单元间的对应关系抽象为M个输入端口和N个输出的对应关系。

后台通过光口或电口把各种设置下发给NodeB，包括M个输入端口和N个输出的对应关系。

NodeB接收到输入输出端口对应关系后，软件载体计算交换表并由硬件载体完成数据全交换。

本实施例数据的输入输出对应关系指的是：输出端口的输入数据格式与输出端口的输出数据格式的对应关系，其中输出端口的输入数据格式包括：输入数据和期望输入数据输出的输出端口，所述输出数据格式包括：期望输出端口输出的数据；也就是说，本实施例中数据的输入输出对应关系为期望输入端口的输入数据通过数据全交换在输出端口得到什么样的输出数据。图2所示，介绍了在一个交换时隙内输入端口0、1、2输入数据与输出端口0、1、2输出数据之间的对应关系。图2中输入端口0在一个时隙内输入data0、0、2，其中两个data0期望经过全交换从输出端口0(out-port0)输出、另一个data2期望经过全交换从输出端口2(out-port2)输出；期望输出端口0的输出数据为data0、1、2。

本实施例软件载体可以在CPU/DSP/ASSP等器件上运行。本实施例中因为交换表提及较小，所以使用但不限于Localbus、SPI、以太网口等常用接口在软件载体和硬件载体间传输。

步骤102：所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换。

本步骤可以具体包括以下三种情况之一的数据全交换：

1、所述硬件载体在预设时隙内根据所述数据交换表进行一个输入端口到多个输出端口的数据全交换。

该种情况下，本实施例的数据交换方法可以适用于一个基带单元和多个RRU(射频拉远单元)之间的数据全交换。

例如硬件载体在预设时隙内根据数据交换表进行一个输入端口到2个输出端口的数据全交换；此时，可将本实施例方法可以应用于一个基带单元和2个RRU之间的数据全交换。

2、所述硬件载体在预设时隙内根据所述数据交换表进行多个输入端口到一个输出端口的数据全交换。

该种情况下，本实施例的数据交换方法可以适用于多个基带单元和1个RRU(射频拉远单元)之间的数据全交换

例如硬件载体在预设时隙内根据数据交换表进行2个输入端口到1个输出端口的数据全交换。此时，本实施例方法可以应用于2个基带单元和1个RRU(射频拉远单元)之间的数据全交换。

3、所述硬件载体在预设时隙内根据所述数据交换表进行多个输入端口到多个输入端口的数据全交换。

该种情况下，本实施例的数据交换方法可以适用于多个基带单元和多个RRU(射频拉远单元)之间的数据全交换

例如硬件载体在预设时隙内根据数据交换表进行3个输入端口到3个输出端口的数据全交换。此时，本实施例方法可以应用于3个基带单元和3个RRU(射频拉远单元)之间的数据全交换。

本步骤中预设时隙可以包括至少一个时钟周期；本实施例中预设时隙可以由L个时钟周期组成，在一个时钟周期输入端口输入一个数据，即交换前，一个时隙内输入端口输入L个待交换的数据；交换后，一个时隙内输出端口输出L个已交换的数据。

本实施例数据交换方法把一个预设时隙，即L个时钟周期内的L个数据的输出流向和顺序进行交换。在无线系统中通常约定一个3.84M采样率CHIP为一个固定时隙，那么在245.76MHz硬件工作时钟域下，L就是245.76/3.84＝64。

在本实施例中一个预设时隙由至少一个时钟周期组成，本实施例通过在各时钟周期进行数据全交换，当完成所有时钟周期内的数据全交换即完成在一个预设时隙内的数据全交换。本实施例中，数据交换表可以包括：时钟周期对应的数据交换表，以供在时钟周期内进行数据全交换。例如当预设时隙包括3个时钟周期，(CLK1、CLK2、CLK3)时，数据交换表可以包括：与CLK1对应的数据交换表1、与CLK2对应的数据交换表2、与CLK3对应的数据交换表3；硬件载体可以在CLK1内根据数据交换表1进行输入端口到输出端口的数据全交换，同理在CLK2、3内也是一样。因此，步骤102可以具体包括：所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口数据到输出端口数据的数据全交换。

本实施例的交换方法在每个时钟周期内进行输入端口到输出端口的数据全交换，例如假设固定时隙是3，即包括3个时钟周期，本实施例方法交换的就是3个输入端口的3个时钟周期内的3个数据。

本实施例的数据交换方法由软件载体计算交换表，由硬件载体进行交换，可以平衡软硬件开销，极大减少了硬件缓存的使用，即减少了硬件资源的使用，本发明的方法还可以实现不同交换端口间和固定时隙内时钟级别的数据全交换；适用于不同基带单元与RRU数据交换的场景。

下面介绍本实施例交换方法中硬件载体在所述时钟周期内进行数据交换的过程，如图3所示，包括如下步骤：

步骤301：所述硬件载体在所述时钟周期内将所述输入端口的输入数据缓存至输入端口对应的输入缓存单元中。

本实施例中输入缓存单元是与输入端口对应的，即一个输入端口设置一个输入缓存单元，用以缓存对应输入端口的输入数据。例如当需要完成3个输入端口到输出端口的数据全交换时，硬件载体可以将3个输入端口的输入数据分别缓存至3个输入端口各自对应的输入缓存单元中，一个输入端口对应一个输入缓存单元。

优选地，本实施例方法按照顺序地址写入的方式将输入端口在预设时隙内的输入数据缓存至对应的输入缓存单元中，即按照地址的顺序写入输出端口在当前预设时隙内的输入数据。例如在输入缓存单元包括：地址1、2、3，预设时隙包括3个CLK；在CLK1内将data1写入地址1中，在CLK2内将data2写入地址2中，在CLK3内可以将data3写入地址3中。

步骤302：所述硬件载体根据所述时钟周期对应的数据交换表从所述输入缓存单元读取对应的数据。

具体地，硬件载体可以根据当前时钟周期对应的数据交换表控制输入缓存单元输出一个对应的数据；当由多个输入缓存单元时，可以分别控制每个输入缓存单元输出一个对应的数据。本步骤是控制输入缓存单元读操作的过程。

优选地，可以通过控制输入缓存单元的读地址来控制输入缓存单元输出对应的数据。例如在3个输入缓存单元分别缓存3个输入端口的输入数据之后，硬件载体还需要根据当前时钟周期对应的数据交换表分别控制每个输入缓存单元输读地址从而使得每个输入缓存单元输出一个对应的数据。

在所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息情况下，本步骤可以具体包括：

所述硬件载体根据所述输入缓存单元的读地址信息从所述输入缓存单元中读取对应的数据。

步骤303：所述硬件载体根据所述时钟周期对应的数据交换表从所有读取的数据中选择出所述输出端口对应的输出数据。

本步骤实现的数据链路交换，即将输入端口的数据交换到其他输出端口输出。

具体地，在从每个输入缓存单元读取对应的数据之后，可以从所有读取数据中选择出输出端口对应的输出数据，例如完成3个输入端口到3个输出端口的数据交换时，就需要从所有读取数据中选择出3个输出端口的输出数据，一个输出端口对应个输出数据。本实施例中可以一次性地选择出所有输出端口对应的输出数据，也可以经过多次选择，选取出所有输出端口对应的输出数据。

优先地，本步骤可以包括：所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据。也就是说，可以设置与输出端口数量相同的选择单元，一个选择单元对应一个输出端口，硬件载体根据数据交换表分别控制每个输入缓存单元输出一个数据给所有的选择单元，这样每个选择单元就会接收到所有从缓存中输出的数据，然后硬件载体根据交换表分别控制每个选择单元从接收到的数据中选取一个数据作为与选择单元对应的输入端口的输出数据。

在所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息情况下，本步骤具体可以包括：所述硬件载体根据选择单元的选择信息控制所述选择单元从所有读取的数据中选择出所述输出端口对应的输出数据。

步骤304：所述硬件载体根据所述时钟周期对应的数据交换表将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中。

本步骤是对应输出端口设置输出缓存单元，一个输出端口对应一个输出缓存单元同时可以对应一个选择单元。本步骤是控制输出缓存单元读取的过程。

例如完成一个输入端口到两个输出端口的数据交换时，此时，可以设置两个输出缓存单元分别缓存两个输出端口对应的输出数据。在选取出两个输出端口对应的输出数据之后，硬件载体可根据数据交换表分别控制这两个输出缓存单元缓存各自对应的输出端口的输出数据。

本步骤可以通过控制输出缓存单元的读地址来控制输出缓存单元的数据输出；在所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息情况下，本步骤具体可以包括：

所述硬件载体根据所述输出缓存单元的写地址信息将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中。

步骤305：所述硬件载体从输出缓存单元读取对应的数据给所述输出单元对应的输出端口。

优选地，本实施例方法按照顺序地址读取的方式将从输出缓存单元读取数据给对应的输出端口，即按照输出缓存单元地址的顺序读出数据。例如在输出缓存单元包括：地址1、2、3，则顺序读取地址1的data1中，读取地址2的data2，读取地址3的data3。

本实施例方法可以按照步骤301-305在预设时隙的每个时钟周期内进行输入端口至输出端口的数据全交换，从而完成在预设时隙内的数据交换；可适用于一个输入端口到多个输出端口、多个输入端口到一个输出端口、多个输入端口到多个输出端口的数据全交换。

由图3所示的内容可知，本实施例方法通过控制输入缓存单元的读操作、输出缓存单元的写操作、选择单元的选择操作来实现输入端口到输出端口的数据全交换；其中通过控制输入缓存单元的读操作、输出缓存单元的写操作来实现数据顺序的交换，即改变待从输出端口输出的数据的顺序，例如待从输出端口输出的数据为，d0、d1、d2，通过控制输入缓存单元的读操作、输出缓存单元的写操作可以将待从输出端口输出的数据变换为，d1、d0、d2；另外，通过控制选择单元的选择操作实现端口数据的链路交换，例如将输入端口0的数据交换到输出端口1输出。

由此可见，本实施例硬件载体可以在一个预设时隙内通过控制输入缓存单元的读取操作、选择单元的选择操作和输出缓存单元的写入操作来实现数据全交换。

应当理解的是：本实施例方法还可以通过控制输入缓存单元的写操作、输出缓存单元的读操作、选择单元的选择操作来实现输入端口到输出端口的数据全交换。如图4所示，本实施例方法在时钟周期内根据数据交换表进行输入端口到输出端口的数据全交换的过程包括：

步骤401：所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元中。

本步骤为控制输入缓存单元的写操作的过程。本步骤可以通过控制输入缓存单元的写地址来控制数据的缓存。在所述时钟周期对应的交换表包括：输入缓存单元的写地址信息、选择单元的选择信息和输出缓存单元的读地址信息的情况下，本步骤具体可以包括：

所述硬件载体在所述时钟周期内根据所述输入缓存单元的写地址信息将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元。

步骤402：所述硬件载体从所述输入缓存单元读取对应的数据。

优选地，本实施例方法按照顺序地址读取的方式从输入缓存单元中读取数据，即按照输入缓存单元地址的顺序读出数据。例如在输入缓存单元包括：地址1、2、3，预设时隙包括3个CLK；在CLK1内读取地址1的data1中，在CLK2内读取地址2的data2，在CLK3内读取地址3的data3。

步骤403：所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择所述输出端口对应的输出数据。

本步骤为控制选择单元的选择操作的过程。在所述时钟周期对应的交换表包括：输入缓存单元的写地址信息、选择单元的选择信息和输出缓存单元的读地址信息的情况下，本步骤具体可以包括：

所述硬件载体根据所述选择单元的选择信息控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据。

步骤404：所述硬件载体将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中。

优选地，本实施例方法按照顺序地址写入的方式将选择单元选择的数据缓存至输出缓存单元，即按照输出缓存单元地址的顺序写数据。例如在输出缓存单元包括：地址1、2、3，则可以将data1写入取地址1，将data2写入地址2，将data3写入地址3。

步骤405：所述硬件载体根据所述时钟周期对应的数据交换表从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口。

本步骤为控制输出缓存单元的读操作的过程。本步骤可以通过控制输出缓存单元的读地址来控制输出缓存单元的数据输出。在所述时钟周期对应的交换表包括：输入缓存单元的写地址信息、选择单元的选择信息和输出缓存单元的读地址信息的情况下，本步骤具体可以包括：

所述硬件载体根据所述输出缓存单元的读地址信息从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口。

由图4所示的内容可知，本实施例方法通过控制输入缓存单元的写操作、输出缓存单元的读操作、选择单元的选择操作来实现输入端口到输出端口的数据全交换。

在上述交换方法的基础上，为了防止数据丢失和缓存冲突，本步骤中计算交换表的过程可以包括：根据所述对应关系和轮询规避算法计算硬件载体进行数据全交换所需的数据交换表。

如图5所示，以图2所示的对应关系为例介绍了采用轮询规避算法计算交换表。因为每个输入输出端口的缓存只能同时读、写一个地址，所以轮询规避算法可以简单地规避同一时刻读取某个缓存或同一时刻写入某个缓存的冲突。当出现两个输入缓存的输出数据在同一时刻要写入同一个输出缓存时，本算法就跳过当前的输入端口的数据，轮询看输出当前输入端口的下一个数据时是否还会出现冲突。如果还是有冲突，就轮询到再下一个数据。如果没冲突，就轮询到下一个输入端口。经过反复轮询和规避，软件载体便生成交换表。例如，如果不采用轮询算法话，在输入端口0的data1和输入端口1的data1缓存之后，由于这两个数据的目标端口均是输出端口0，而在同一时刻只能输入一个数据至输出缓存中，因此这两个数据就会发生冲动，会导致其中某个数据丢弃。

考虑到缓存读写冲突的问题，在图3所示交换过程的基础上，所述输入缓存单元为ping-pong结构的输入缓存单元，所述输出缓存单元为ping-pong结构的输出缓存单元；所述时钟周期对应的数据交换表为ping数据交换表或者pong数据交换表；所述ping交换表包括：输入缓存单元中pong缓存的读地址信息、选择单元的选择信息、输出缓存单元中ping缓存的写地址信息；所述pong交换表包括：输入缓存单元中ping缓存的读地址信息、选择单元的选择信息、输出缓存单元中pong缓存的写地址信息。

因此，在一个时钟周期内，当将输入端口的输入数据写入输入缓存单元中ping缓存时，本实施例方法可以根据ping交换表中的读地址信息从输入缓存单元中的pong缓存读取数据；当将输入端口的输入数据写入输入缓存单元中pong缓存时，本实施例方法可以根据pong交换表中的读地址信息从输入缓存单元中的ping缓存读取数据。同理对于输出缓存单元的ping-pong读写也一样。这样避免了缓存读写相冲的问题。

例如，如图6所示为在2个固定时隙内完成3个输入端口到3个输出端口所需的数据交换表，包括6个数据交换表分别与六个时钟周期对应，其中固定时隙包括3个时钟周期，可以设置其中一个时隙读写ping缓存，另一个时隙读写pong缓存。所以交换表也分为ping-pong两组，每组在一个时隙内使用，每组对应3个时钟周期的处理。

图6所示，交换表的每组的每个时钟周期由三个部分组成：

“input_RAM读地址”控制输入缓存的读操作：所有输入缓存的写入操作都是按顺序进行的。而每个输入端口缓存的读取操作是按照交换表独立进行。如图6所示，输入端口1的clk1读取地址1的数据，clk2读取地址0的数据……而输入端口2的clk1读取地址0的数据，clk2读取地址2的数据……。

“选择input_RAM”控制选择器选择输出哪个输入缓存的读取数据给输出缓存：如图6所示，在clk1周期，选择器0选择输入端口2缓存读取的数据给输出端口0缓存，选择器1选择输入端口0缓存读取的数据给输出端口1缓存……。

“output_RAM写地址”控制输出缓存的写操作：所有输出缓存的读取操作都是按顺序进行的。而每个输出端口缓存的写入操作是按照交换表独立进行。如图6所示，输出端口0的clk1写入地址1的数据，clk2读取地址0……而输出端口1的clk1写入地址0的数据，clk2写入地址1……。

可见，本实施例方法为避免数据全交换过程中出现缓存读写冲突，输入和输出缓存都是ping-pong结构。所以在0-L-1时钟周期内，输入缓存的写地址和出缓存的读地址顺序为L-2*L-1；在L-2*L-1时钟周期内，输入缓存的写地址和出缓存的读地址顺序为0-L-1。

实施例二：

如图7，为一种无线通信系统，包括NodeB和系统后台；其中NodeB中包括M个输入端口、交换装置和N个输出端口。

本实施例可以在后台设置NodeB中各基带之间的协作关系、基带和射频单元间的交换关系，然后根据这些关系生成数据的输入输出对应关系。关于对应关系可以参考图2。后台将输入输出对应关系下发给交换装置。

如图8所示，交换装置可以包括：软件载体和硬件载体，软件载体接收到输入输出对应关系，并计算出交换表，并通过接口(LBS/SPI……)下发给硬件载体，硬件载体在固定时隙内完成根据交换表完成M个输入端口数据到N个输出端口数据的交换。

如图9所示，为本实施例中交换装置具体结构示意图，交换装置的软件载体包括交换表计算器，主要实现交换表计算算法，优先地使用轮询规避算法生成交换表；

交换装置的硬件载体包括数据交叉控制器、输入端M个ping-pong输入缓存单元(input-RAM)，两级缓存中间的N个选择器(MUXI)、输出端N个ping-pong输出缓存单元(out-RAM),一个输入端口对应一个输入缓存单元(input-RAM)；一个输出端口对应一个输出缓存单元一个选择器；

数据交叉控制器根据数据交换表负责控制输入端缓存的读操作、选择器的选择操作和输出端缓存的写操作；

输入端缓存单元负责储存M个输入端口的数据；

选择器负责选择发送输入端缓存的读取数据给对应的输出缓存；

输出端缓存单元负责储存N个输出端口的数据。

在本实施例中可以约定一个交换时隙为L个时钟周期，每个时钟周期传输一个数据。即交换前，一个时隙内有L个待交换的数据。交换后，一个时隙内有L个已交换的数据。

本实施例中硬件载体在接收到交换表后，由数据交叉控制器在固定时隙内控制M个输入缓存读取操作、N个选择器选择操作，和N个输出缓存写入的操作。从而实现数据全交换。

以在2个固定时隙内完成3个输入端口到3个输出端口的数据全交换为例来介绍本实施例的交换装置数据交换的过程；

首先软件载体可以输入输出对应关系生成数据交换表，具体地，根据图2所示的输入输出对应关系生成如图6所示的数据交换表；

然后，采用图9所述的硬件载体在2个固定时隙内根据如图6所述的数据交换表完成3个输入端口到3个输出端口的数据全交换；此时图10中M＝3、N＝3；

具体地，硬件载体在各时钟周期内的交换过程可以参考下表：

本实施例提出的软硬件结合和两级硬件缓存的架构平衡了软硬件开销，极大减少了硬件缓存资源的使用。可实现不同交换端口间，和固定时隙内时钟级别的数据全交换。本实施例交换装置不局限于无线通信IQ数据全交换领域，也适用于有限通信系统或其它需要数据全交换的领域中。

实施例三：

如图10所示，本实施例提供了一种数据交换装置，包括：软件载体和硬件载体；

所述软件载体，用于获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；

所述硬件载体，用于在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换。

图10所示，本实施例硬件载体完成M个输入端口到N个输出端口的数据全交换,其中M可以大于N，也可以小于N，也可以等于N；在M＝N时取值大于1。

优先地，所述预设时隙包括至少一个时钟周期；所述数据交换表包括：所述时钟周期对应的数据交换表；

所述硬件载体，用于在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换。

如图11所示，本实施例中硬件载体所述硬件载体包括：控制单元、与所述输入端口对应的输入缓存单元、与所述输出端口对应的输出缓存单元和与所述输出缓存单元对应的选择单元；

所述输入缓存单元，用于在所述时钟周期内缓存与之对应的输入端口的输入数据，且在所述控制单元控制下输出对应的数据给所有所述选择单元；

所述选择单元，用于在所述控制单元的控制下从所有输入缓存单元输出的数据中选出所述输出端口对应的输出数据；

所述输出缓存单元，用于在所述控制单元的控制下缓存与之对应的选择单元选取的输出数据，并输出对应的数据给与之对应的所述输出端口；

所述控制单元，用于根据所述时钟周期对应的数据交换表控制所述输入缓存单元的数据输出、所述选择单元的数据选择和所述输出缓存单元的数据缓存。

优选地，所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息；

所述控制单元，用于根据所述输入缓存单元的读地址信息控制所述输入缓存单元的数据输出，根据所述选择单元的选择信息控制所述选取单元的数据选取，根据所述输出缓存单元的写地址信息控制输出缓存单元的数据缓存。

优选地，所述硬件载体包括：控制单元、与所述输入端口对应的输入缓存单元、与所述输出端口对应的输出缓存单元和与所述输出缓存单元对应的选择单元；该硬件载体的结构与图11相似。

所述输入缓存单元，用于在所述控制单元的控制下缓存与之对应的输入端口的输入数据，且输出对应的数据给所有所述选择单元；

所述选择单元，用于在所述控制单元的控制下从所有输入缓存单元输出的数据中选出所述输出端口对应的输出数据；

所述输出缓存单元，用于缓存与之对应的选择单元选取的输出数据，并在所述控制单元的控制下输出对应的数据给与之对应的所述输出端口；

所述控制单元，用于根据所述时钟周期对应的数据交换表控制所述输入缓存单元的数据缓存、所述选择单元的数据选择和所述输出缓存单元的数据输出。

本实施例提供的数据交换装置采用软硬件结合和两级硬件缓存的架构平衡了软硬件开销，极大减少了硬件缓存资源的使用；可实现不同交换端口间，和固定时隙内时钟级别的数据全交换。

本实施例中数据交换装置可以应用于基站中，实现数据全交换。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (15)

1.一种数据交换方法，其特征在于，包括如下步骤：

软件载体获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；

所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换。

2.如权利要求1所述的方法，其特征在于，所述预设时隙包括至少一个时钟周期；所述数据交换表包括：所述时钟周期对应的数据交换表；

所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换的步骤包括：

所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换。

3.如权利要求2所述的方法，其特征在于，所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换的步骤包括：

所述硬件载体在所述时钟周期内将所述输入端口的输入数据缓存至输入端口对应的输入缓存单元中；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输入缓存单元读取对应的数据；

所述硬件载体根据所述时钟周期对应的数据交换表从所有读取的数据中选择出所述输出端口对应的输出数据；

所述硬件载体根据所述时钟周期对应的数据交换表将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中；

所述硬件载体从输出缓存单元读取对应的数据给所述输出单元对应的输出端口。

4.如权利要求3所述的方法，其特征在于，所述硬件载体根据所述时钟周期对应的数据交换表从所有读取的数据中选择出所述输出端口对应的输出数据的步骤包括：

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据。

5.如权利要求4所述的方法，其特征在于，所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输入缓存单元读取对应的数据的步骤包括：

所述硬件载体根据所述输入缓存单元的读地址信息从所述输入缓存单元中读取对应的数据；

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据的步骤包括：

所述硬件载体根据选择单元的选择信息控制所述选择单元从所有读取的数据中选择出所述输出端口对应的输出数据；

所述硬件载体根据所述时钟周期对应的数据交换表将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中的步骤包括：

所述硬件载体根据所述输出缓存单元的写地址信息将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中。

6.如权利要求5所述的方法，其特征在于，所述输入缓存单元为ping-pong结构的输入缓存单元，所述输出缓存单元为ping-pong结构的输出缓存单元；所述时钟周期对应的数据交换表为ping数据交换表或者pong数据交换表；所述ping交换表包括：输入缓存单元中pong缓存的读地址信息、选择单元的选择信息、输出缓存单元中ping缓存的写地址信息；所述pong交换表包括：输入缓存单元中ping缓存的读地址信息、选择单元的选择信息、输出缓存单元中pong缓存的写地址信息。

7.如权利要求2所述的方法，其特征在于，所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换的步骤包括:

所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元中；

所述硬件载体从所述输入缓存单元读取对应的数据；

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择所述输出端口对应的输出数据；

所述硬件载体将所述输出端口对应的输出数据缓存至所述输出端口对应的输出缓存单元中；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口。

8.如权利要求7所述的方法，其特征在于，所述时钟周期对应的交换表包括：输入缓存单元的写地址信息、选择单元的选择信息和输出缓存单元的读地址信息；

所述硬件载体在所述时钟周期内根据所述时钟周期对应的数据交换表将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元中的步骤包括：

所述硬件载体在所述时钟周期内根据所述输入缓存单元的写地址信息将所述输入端口的输入数据缓存至所述输入端口对应的输入缓存单元；

所述硬件载体根据所述时钟周期对应的数据交换表控制所述输出端口对应的选择单元从所有读取的数据中选择所述输出端口对应的输出数据的步骤包括:

所述硬件载体根据所述选择单元的选择信息控制所述输出端口对应的选择单元从所有读取的数据中选择出所述输出端口对应的输出数据；

所述硬件载体根据所述时钟周期对应的数据交换表从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口的步骤包括：

所述硬件载体根据所述输出缓存单元的读地址信息从所述输出缓存单元读取对应的输出数据给所述输出缓存单元对应的输出端口。

9.如权利要求3-8任一项所述的方法，其特征在于，所述根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表的步骤包括：

根据所述对应关系和轮询规避算法计算硬件载体进行数据全交换所需的数据交换表。

10.如权利要求1-8任一项所述的方法，其特征在于，所述硬件载体在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换的步骤包括：

所述硬件载体在预设时隙内根据所述数据交换表进行一个输入端口到多个输出端口的数据全交换；

或者

所述硬件载体在预设时隙内根据所述数据交换表进行多个输入端口到一个输出端口的数据全交换，

或者

所述硬件载体在预设时隙内根据所述数据交换表进行多个输入端口到多个输入端口的数据全交换。

11.一种数据交换装置，其特征在于，包括：软件载体和硬件载体；

所述软件载体，用于获取数据的输入输出对应关系，并根据所述对应关系生成硬件载体进行数据全交换所需的数据交换表；

所述硬件载体，用于在预设时隙内根据所述数据交换表进行输入端口到输出端口的数据全交换。

12.如权利要求11所述的装置，其特征在于，所述预设时隙包括至少一个时钟周期；所述数据交换表包括：所述时钟周期对应的数据交换表；

所述硬件载体，用于在所述时钟周期内根据所述时钟周期对应的数据交换表进行输入端口到输出端口的数据全交换。

13.如权利要求12所述的装置，其特征在于，所述硬件载体包括：控制单元、与所述输入端口对应的输入缓存单元、与所述输出端口对应的输出缓存单元和与所述输出缓存单元对应的选择单元；

所述输入缓存单元，用于在所述时钟周期内缓存与之对应的输入端口的输入数据，且在所述控制单元控制下输出对应的数据给所有所述选择单元；

所述选择单元，用于在所述控制单元的控制下从所有输入缓存单元输出的数据中选出所述输出端口对应的输出数据；

所述输出缓存单元，用于在所述控制单元的控制下缓存与之对应的选择单元选取的输出数据，并输出对应的数据给与之对应的所述输出端口；

所述控制单元，用于根据所述时钟周期对应的数据交换表控制所述输入缓存单元的数据输出、所述选择单元的数据选择和所述输出缓存单元的数据缓存。

14.如权利要求13所述的装置，其特征在于，所述时钟周期对应的交换表包括：输入缓存单元的读地址信息、选择单元的选择信息和输出缓存单元的写地址信息；

所述控制单元，用于根据所述输入缓存单元的读地址信息控制所述输入缓存单元的数据输出，根据所述选择单元的选择信息控制所述选取单元的数据选取，根据所述输出缓存单元的写地址信息控制输出缓存单元的数据缓存。

15.如权利要求12所述的装置，其特征在于，所述硬件载体包括：控制单元、与所述输入端口对应的输入缓存单元、与所述输出端口对应的输出缓存单元和与所述输出缓存单元对应的选择单元；

所述输入缓存单元，用于在所述控制单元的控制下缓存与之对应的输入端口的输入数据，且输出对应的数据给所有所述选择单元；

所述选择单元，用于在所述控制单元的控制下从所有输入缓存单元输出的数据中选出所述输出端口对应的输出数据；

所述输出缓存单元，用于缓存与之对应的选择单元选取的输出数据，并在所述控制单元的控制下输出对应的数据给与之对应的所述输出端口；

所述控制单元，用于根据所述时钟周期对应的数据交换表控制所述输入缓存单元的数据缓存、所述选择单元的数据选择和所述输出缓存单元的数据输出。