CN108132904A - 一种基带中频交互方法和系统 - Google Patents

一种基带中频交互方法和系统 Download PDF

Info

Publication number
CN108132904A
CN108132904A CN201611090576.7A CN201611090576A CN108132904A CN 108132904 A CN108132904 A CN 108132904A CN 201611090576 A CN201611090576 A CN 201611090576A CN 108132904 A CN108132904 A CN 108132904A
Authority
CN
China
Prior art keywords
data
parameter configuration
preset time
baseband
caching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201611090576.7A
Other languages
English (en)
Inventor
周畅
徐超
龚晓亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201611090576.7A priority Critical patent/CN108132904A/zh
Priority to PCT/CN2017/085572 priority patent/WO2018099014A1/zh
Publication of CN108132904A publication Critical patent/CN108132904A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0058—Allocation criteria

Abstract

本发明公开了一种基带中频交互方法，包括：将基带部分和中频部分集成于同一片上系统(SoC)上，并在所述基带部分预先设置长期演进(LTE)制式的参数配置信息，所述参数配置信息包括采样率；所述方法还包括：根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。本发明还同时公开了一种基带中频交互系统、另一种基带中频交互方法和系统。

Description

一种基带中频交互方法和系统
技术领域
本发明涉及无线通讯领域中的数据传输技术，尤其涉及一种基带中频交互方法和系统。
背景技术
在无线通讯系统中，射频信号主要用于空间中的传播，基带信号是没有经过频谱搬移的原始电信号，而中频信号是射频信号与基带信号之间过渡的频率信号。目前，基带与中频数据接口的实现方案是将基带部分如中央处理器单元(CPU，Central ProcessingUnit)和中频部分如现场可编程门阵列(FPGA，Field Programmable Gate Array)模块作为两个独立的芯片，且CPU与FPGA之间采用通用公共无线电接口(CPRI，Common Public RadioInterface)协议进行数据传输。然而，这种采用CPRI光口硬件电路实现独立的基带与中频之间的交互，不仅占用更多的电路面积，功能实现复杂，还不易集成在大规模的片上系统(SoC，System on Chip)中。
随着大规模SoC技术的不断发展和进步，人们对于在片上集成基带和中频部分的需求变得越来越多，因此，如何实现各种片上总线接口的交互是亟待解决的问题。例如，现有的一种基带控制芯片是在片内应用高级高性能总线(AHB，Advanced High PerformanceBus)接口，以实现基带中频之间的数据交互，然而，由于AHB协议具有安全性差、效率低，且不支持乱序数据传输等特点，因此，一直未得到用户的广泛使用。
另外，一些基于各种片上总线接口的交互电路，虽有的集成在SoC系统中，但交互电路的设计原理中多有内部先入先出队列(FIFO，First Input First Output)模块，导致功能实现复杂；或者，有的交互电路的设计原理虽过于简单，但多数是在片内应用外围总线(APB，Advanced Peripheral Bus)接口，由于APB协议主要用于低带宽的周边外设之间的连接，导致适用范围较小。综上可见，现有技术中并未发现一种应用于SoC系统中的长期演进(LTE，Long Term Evolution)制式通用的基带中频交互方法。
发明内容
有鉴于此，本发明实施例期望提供一种基带中频交互方法和系统，能够节省电路面积，提高数据传输效率，且支持各种LTE制式的参数配置。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供一种基带中频交互方法，将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；所述方法还包括：
根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；
基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。
上述方案中，所述参数配置信息还包括：时分双工(TDD，Time DivisionDuplexing)模式或频分双工(FDD，Frequency Division Duplexing)模式、小区个数、载波个数、扩展性能端口(ECP，Enhanced Capability Port)或网络控制协议(NCP，Networkcontrol protocol)、符号业务类型。
上述方案中，在所述通过AXI总线从内存中读取相应容量的数据之前，所述方法还包括：将每个下行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
本发明实施例提供一种基带中频交互方法，将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；所述方法还包括：
基于所述采样率，将所述中频部分的数据写入缓存中；
根据所述参数配置信息，在每个预设时间片内从所述缓存中读取相应容量的数据，并通过AXI总线将读出的数据写入内存中。
上述方案中，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型。
上述方案中，在所述从所述缓存中读取相应容量的数据之前，所述方法还包括：将每个上行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
本发明实施例提供一种基带中频交互系统，所述系统包括：预设模块、第一处理模块、第二处理模块；其中，
所述预设模块，用于将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
所述第一处理模块，用于根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；
所述第二处理模块，用于基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。
上述方案中，所述第一处理模块，还用于在所述通过AXI总线从内存中读取相应容量的数据之前，将每个下行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
本发明实施例还提供一种基带中频交互系统，所述系统包括：预设模块、第三处理模块、第四处理模块；其中，
所述预设模块，用于将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
所述第三处理模块，用于基于所述采样率，将所述中频部分的数据写入缓存中；
所述第四处理模块，用于根据所述参数配置信息，在每个预设时间片内从所述缓存中读取相应容量的数据，并通过AXI总线将读出的数据写入内存中。
上述方案中，所述第四处理模块，还用于在所述从所述缓存中读取相应容量的数据之前，将每个上行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
本发明实施例提供的基带中频交互方法和系统，将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；根据所述参数配置信息，在每个预设时间片内通过AXI(Advanced ExtensibleInterface)总线从内存中读取相应容量的数据，并存入缓存中；基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。如此，将基带部分和中频部分集成于同一SoC上，基于AXI总线实现片上基带中频的交互，不仅可以满足多个小区上下行数据请求的仲裁，支持LTE制式的多种参数配置，还能够使SoC以更小的面积、更低的功耗，获得更加优异的性能；同时，相对于标准的AHB或APB总线，采用AXI总线来实现数据交互的硬件成本低、总线传输效率高、安全性好，且支持乱序数据传输。
附图说明
图1为本发明实施例一提供的基带中频交互方法的流程示意图；
图2为本发明实施例二提供的基带中频交互方法的流程示意图；
图3为本发明实施例三提供的基带中频交互方法的具体实现流程示意图；
图4为本发明实施例三提供的下行传输控制的流程示意图；
图5为本发明实施例四提供的基带中频交互方法的具体实现流程示意图；
图6为本发明实施例四提供的上行传输控制的流程示意图；
图7为本发明实施例五提供的基带中频交互系统的组成结构示意图；
图8为本发明实施例六提供的基带中频交互系统的组成结构示意图。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明。
实施例一
本实施例是以下行交互为例来详细说明基带中频交互方法的实现过程。
如图1所示，本发明实施例中基带中频交互方法的实现流程，包括以下步骤：
步骤101：将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
这里，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型；其中，所述符号业务类型包括：正常上行业务和正常下行业务。将所有的参数配置信息存储于基带部分中。
步骤102：根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；
通常，AXI是一种总线协议，该协议是ARM公司提出的AMBA(AdvancedMicrocontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线；AXI的地址/控制和数据相位是分离的，支持乱序的数据传输，且在突发传输中，只需要首地址，就可分离读写数据通道，并支持Outstanding传输访问和乱序访问，并更加容易进行时序收敛。因此，AXI是AMBA中的一种新的高性能协议。本发明实施例基于AXI总线实现片上基带中频的交互，能够满足超高性能和复杂的SoC设计的需求。
另外，现场总线是由多个设备共享一条总线来进行数据通信，然而，如果多个设备同时进行发送或接收数据时，会产生总线竞争，进而导致通信冲突或失败，因此，需要在总线上引入一个仲裁机制来决定什么时间由谁来占用总线的通信，例如：控制器局域网络(CAN，Controller Area Network)采用优先级方式，传输控制协议/因特网互联协议(TCP/IP，Transmission Control Protocol/Internet Protocol)采用载波监听多路访问(CSMA/CD，Carrier Sense Multiple Access with Collision Detection)机制，而RS-485则采用主机轮询的机制。综上，为避免总线竞争产生的冲突，本发明实施例采用基于带仲裁的AXI总线。
这里，在本步骤中通过AXI总线从内存中读取相应容量的数据之前，所述方法还包括：将每个下行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
其中，所述预设时间片的大小是由每个下行子帧或符号的数据长度，以及存储空间的大小共同决定的，并非为一固定参数值。优选地，本发明实施例的预设时间片的大小为6.25us；6.25us是用户根据经验选择的经验值。这样，例如在采样率为30.72MHz的情况下，就可以确定出6.25us的时间片内所要传输的数据个数为6.25us*30.72M＝192个。
需要说明的是，这里的缓存可采用乒乓缓存机制，以节省缓冲区空间，从而实现数据流的无缝缓冲与处理。
步骤103：基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。
通过上述步骤101-103，即可实现下行链路的数据流控制，保证数据不间断的正确发送。
实施例二
本实施例是以上行交互为例来详细说明基带中频交互方法的实现过程。
如图2所示，本发明实施例中基带中频交互方法的实现流程，包括以下步骤：
步骤201：将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
这里，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型；其中，所述符号业务类型包括：正常上行业务和正常下行业务。将所有的参数配置信息存储于基带部分中。
步骤202：基于所述采样率，将所述中频部分的数据写入缓存中；
步骤203：根据所述参数配置信息，在每个预设时间片内从所述缓存中读取相应容量的数据，并通过AXI总线将读出的数据写入内存中。
通常，AXI是一种总线协议，该协议是ARM公司提出的AMBA3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线；AXI的地址/控制和数据相位是分离的，支持乱序的数据传输，且在突发传输中，只需要首地址，就可分离读写数据通道，并支持Outstanding传输访问和乱序访问，并更加容易进行时序收敛。因此，AXI是AMBA中的一种新的高性能协议。本发明实施例基于AXI总线实现片上基带中频的交互，能够满足超高性能和复杂的SoC设计的需求。
另外，现场总线是由多个设备共享一条总线来进行数据通信，然而，如果多个设备同时进行发送或接收数据时，会产生总线竞争，进而导致通信冲突或失败，因此，需要在总线上引入一个仲裁机制来决定什么时间由谁来占用总线的通信，例如：CAN采用优先级方式，TCP/IP采用CSMA/CD机制，而RS-485则采用主机轮询的机制。综上，为避免总线竞争产生的冲突，本发明实施例采用基于带仲裁的AXI总线。
这里，在本步骤中从所述缓存中读取相应容量的数据之前，所述方法还包括：将每个上行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
其中，所述预设时间片的大小是由每个上行子帧或符号的数据长度，以及存储空间的大小共同决定的，并非为一固定参数值。优选地，本发明实施例的预设时间片的大小为6.25us；6.25us是用户根据经验选择的经验值。这样，例如在采样率为30.72MHz的情况下，就可以确定出6.25us的时间片内所要传输的数据个数为6.25us*30.72M＝192个。
需要说明的是，这里的缓存可采用乒乓缓存机制，以节省缓冲区空间，从而实现数据流的无缝缓冲与处理。
通过上述步骤201-203，即可实现上行链路的数据流控制，保证数据不间断的正确接收。
实施例三
下面对本发明实施例基带中频下行交互方法的具体实现过程做进一步地详细说明。
图3给出了本发明实施例基带中频下行交互方法的具体实现流程示意图，如图3所示，包括以下步骤：
步骤301：由基带单元301将一个下行子帧或符号中待发送的数据写入内存单元304中；
这里，预先将每个下行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。其中，所述预设时间片的大小是由每个下行子帧或符号的数据长度，以及存储空间的大小共同决定的，并非为一固定参数值。优选地，本发明实施例的预设时间片的大小为6.25us；6.25us是用户根据经验选择的经验值。
步骤302：由基带单元301将LTE制式的配置参数写入参数配置单元302中，参数配置单元302根据所配置的参数，通过查表1得到每个下行子帧或符号的符号长度，并通过计算得到6.25us的预设时间片内所要传输的数据个数；其中，表1为LTE制式的符号长度；
表1
这里，所述配置参数包括：TDD/FDD、小区个数、载波个数、采样率、ECP/NCP、符号业务类型；其中，所述符号业务类型包括：正常上行业务和正常下行业务，将所有的参数配置信息存储于基带单元301中。
步骤303：传输控制单元303根据当前的符号长度、数据传输个数，以及帧头开始信号，将数据传输命令发送给数据传输单元306；
步骤304：数据传输单元306根据AXI总线驱动单元305要求的访问时序，通过AXI总线向内存单元304请求数据；
这里，为避免总线竞争产生的冲突，采用基于带仲裁的AXI总线。
步骤305：数据传输单元306收到AXI总线驱动单元305的响应数据后，将数据写入缓存单元307中；
这里，在每个预设时间片即6.25us内控制数据传输单元306从内存单元304中读取相应个数的数据，并存入缓存中。其中，以缓存单元307任一侧的随机存储器(RAM，RandomAccess Memory)为空开始，在正常情况下，按照固定采样率从缓存单元307中读取数据，读完一侧RAM所用的时间恰好为6.25us。另外，由于每个子帧中的各个符号的起始地址不同，很可能会造成子帧或符号的分界出现在同一个6.25us的时间片内，此时，需要将不同地址的数据请求分为两个命令，通过两次的命令来读取完成整个时间片内的数据。
这里，缓存单元307可采用乒乓缓存机制，以节省缓冲区空间，从而实现数据流的无缝缓冲与处理。
步骤306：缓存单元307按照基带单元301配置的采样率输出数据，供下级的中频单元308使用。
需要特别指出的是，事先将基带单元301和中频单元308集成于同一SoC上。
下面对下行传输控制单元303的实现过程做进一步地详细说明。
图4为本发明实施例下行传输控制的流程示意图，如图4所示，包括以下步骤：
步骤401：判断缓存单元任一侧RAM是否为空，若是，则执行步骤402；否则，结束当前处理流程；
这里，从缓存单元的一侧RAM为空开始，在每个预设时间片内控制数据传输单元从内存中读取相应个数的数据存入缓存中。
步骤402：判断一个符号中剩余的待发送数据的个数是否小于24chip，若是，则执行步骤403，否则，执行步骤410；
步骤403：更新载波1的内存访问长度和地址，直至内存访问完成，更新载波2的内存访问长度和地址，直至内存访问完成；
步骤404：判断当前符号是否为一个子帧中的最后一个符号，若是，则执行步骤405，否则，执行步骤408；
步骤405：发送符号同步头和子帧同步头，继续在预设时间片内等待；
这里，分界处于两个子帧之间，且出现在同一个6.25us的时间片内。
步骤406：在等待过程中，判断下一个子帧是否为上行子帧，若是，则执行步骤407，否则，执行步骤409；
步骤407：强制RAM为满，在预设时间片内等待子帧同步头，直到下一个子帧为下行子帧时，清空RAM的状态，并返回步骤401；
步骤408：发送符号同步头，继续在预设时间片内等待；
这里，分界处于一个子帧的两个符号之间，且出现在同一个6.25us的时间片内。
步骤409：在等待过程中，若下一个子帧为下行子帧，则更新载波1的内存访问长度和地址，直至内存访问完成，更新载波2的内存访问长度和地址，直至内存访问完成后，返回步骤401；
步骤410：更新载波1的内存访问长度和地址，直至内存访问完成，更新载波2的内存访问长度和地址，直至内存访问完成，更新发送数据的个数；
步骤411：判断当前符号长度是否等于更新的发送数据的个数，若是，则执行步骤412，否则，返回步骤401；
步骤412：判断当前符号是否为一个子帧中的最后一个符号，若是，则执行步骤413，否则，执行步骤415；
步骤413：发送符号同步头和子帧同步头，继续在预设时间片内等待；
步骤414：在等待过程中，判断下一个子帧是否为上行子帧，若是，则返回步骤407，否则，返回步骤401；
步骤415：发送符号同步头，继续在预设时间片内等待，直至预设时间片超时，返回步骤401。
实施例四
下面对本发明实施例基带中频上行交互方法的具体实现过程做进一步地详细说明。
图5给出了本发明实施例基带中频上行交互方法的具体实现流程示意图，如图5所示，包括以下步骤：
步骤501：由基带单元501将LTE制式的配置参数写入参数配置单元502中，参数配置单元502根据所配置的参数，通过查表1得到每个上行子帧或符号的符号长度，并通过计算得到6.25us的预设时间片内所要传输的数据个数；
这里，所述配置参数包括：TDD/FDD、小区个数、载波个数、采样率、ECP/NCP、符号业务类型；其中，所述符号业务类型包括：正常上行业务和正常下行业务，将所有的参数配置信息存储于基带单元501中。
这里，预先将每个上行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。其中，所述预设时间片的大小是由每个上行子帧或符号的数据长度，以及存储空间的大小共同决定的，并非为一固定参数值。优选地，本发明实施例的预设时间片的大小为6.25us；6.25us是用户根据经验选择的经验值。
步骤502：按照基带单元501配置的采样率，将中频单元508输入的数据写入缓存单元507中；
这里，缓存单元507可采用乒乓缓存机制，以节省缓冲区空间，从而实现数据流的无缝缓冲与处理。
步骤503：传输控制单元503根据当前的符号长度、数据传输个数，以及帧头开始信号，将数据传输命令发送给数据传输单元506；
步骤504：数据传输单元506从缓存单元507中读取数据，并根据AXI总线驱动单元505要求的访问时序，通过AXI总线向内存单元504写入数据。
这里，在每个预设时间片即6.25us内控制数据传输单元506从缓存单元507中读取相应个数的数据，并存入内存中。其中，以缓存单元507任一侧的RAM为满开始，在正常情况下，缓存单元507按照固定采样率写入数据，其写满一侧RAM所用的时间恰好为6.25us。另外，由于每个子帧中的各个符号的起始地址不同，很可能会造成子帧或符号的分界出现在同一个6.25us的时间片内，此时，需要将不同地址的数据请求分为两个命令，通过两次的命令来读取完成整个时间片内的数据。
这里，为避免总线竞争产生的冲突，采用基于带仲裁的AXI总线。
这里，当将一个子帧或符号长度的数据写成功后，传输控制单元503发送中断给基带单元501。
需要特别指出的是，事先将基带单元501和中频单元508集成于同一SoC上。
下面对上行传输控制单元503的实现过程做进一步地详细说明。
图6为本发明实施例上行传输控制的流程示意图，如图6所示，包括以下步骤：
步骤601：判断缓存单元任一侧RAM是否为满，若是，则执行步骤602；否则，结束当前处理流程；
这里，从缓存单元的一侧RAM为满开始，在每个预设时间片内控制数据传输单元从缓存中读取相应个数的数据写入内存中。
步骤602：判断一个符号中剩余的待发送数据的个数是否小于24chip，若是，则执行步骤603，否则，执行步骤610；
步骤603：更新载波1的内存访问长度和地址，直至内存写访问完成，更新载波2的内存访问长度和地址，直至内存写访问完成；
步骤604：判断当前符号是否为一个子帧中的最后一个符号，若是，则执行步骤605，否则，执行步骤608；
步骤605：发送符号同步头和子帧同步头，继续在预设时间片内等待；
这里，分界处于两个子帧之间，且出现在同一个6.25us的时间片内。
步骤606：在等待过程中，判断下一个子帧是否为上行子帧，若是，则执行步骤607，否则，执行步骤609；
步骤607：等待子帧同步头，直至下一个子帧为上行子帧时，返回步骤601；
步骤608：发送符号同步头，继续在预设时间片内等待；
这里，分界处于一个子帧的两个符号之间，且出现在同一个6.25us的时间片内。
步骤609：在等待过程中，若下一个子帧为下行子帧，则更新载波1的内存访问长度和地址，直至内存写访问完成，更新载波2的内存访问长度和地址，直至内存写访问完成后，返回步骤601；
步骤610：更新载波1的内存访问长度和地址，直至内存写访问完成，更新载波2的内存访问长度和地址，直至内存写访问完成，更新发送数据的个数；
步骤611：判断当前符号长度是否等于更新的发送数据的个数，若是，则执行步骤612，否则，返回步骤601；
步骤612：判断当前符号是否为一个子帧中的最后一个符号，若是，则执行步骤613，否则，执行步骤615；
步骤613：发送符号同步头和子帧同步头，继续在预设时间片内等待；
步骤614：在等待过程中，判断下一个子帧是否为下行子帧，若是，则返回步骤607，否则，返回步骤601；
步骤615：发送符号同步头，继续在预设时间片内等待，直至预设时间片超时，返回步骤601。
实施例五
为实现上述方法，本发明实施例还提供了一种基带中频交互系统，如图7所示，该系统包括预设模块701、第一处理模块702、第二处理模块703；其中，
所述预设模块701，用于将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
所述第一处理模块702，用于根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；
所述第二处理模块703，用于基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。
这里，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型。
这里，所述第一处理模块702，还用于在所述通过AXI总线从内存中读取相应容量的数据之前，将每个下行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
实施例六
为实现上述方法，本发明实施例还提供了一种基带中频交互系统，如图8所示，该系统包括预设模块801、第三处理模块802、第四处理模块803；其中，
所述预设模块801，用于将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
所述第三处理模块802，用于基于所述采样率，将所述中频部分的数据写入缓存中；
所述第四处理模块803，用于根据所述参数配置信息，在每个预设时间片内从所述缓存中读取相应容量的数据，并通过AXI总线将读出的数据写入内存中。
这里，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型。
这里，所述第四处理模块803，还用于在所述从所述缓存中读取相应容量的数据之前，将每个上行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
在实际应用中，所述预设模块701、第一处理模块702、第二处理模块703、预设模块801、第三处理模块802、第四处理模块803均可由位于移动终端上的CPU、微处理器(MPU，Micro Processor Unit)、数字信号处理器(DSP，Digital Signal Processor)、或FPGA等实现。
本发明实施例将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。如此，将基带部分和中频部分集成于同一SoC上，基于AXI总线实现片上基带中频的交互，不仅可以满足多个小区上下行数据请求的仲裁，支持LTE制式的多种参数配置，还能够使SoC以更小的面积、更低的功耗，获得更加优异的性能；同时，相对于标准的AHB或APB总线，采用AXI总线来实现数据交互的硬件成本低、总线传输效率高、安全性好，且支持乱序数据传输。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种基带中频交互方法，其特征在于，将基带部分和中频部分集成于同一片上系统SoC上，并在所述基带部分预先设置长期演进LTE制式的参数配置信息，所述参数配置信息包括采样率；所述方法还包括：
根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；
基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。
2.根据权利要求1所述的方法，其特征在于，所述参数配置信息还包括：时分双工TDD模式或频分双工FDD模式、小区个数、载波个数、扩展性能端口ECP或网络控制协议NCP、符号业务类型。
3.根据权利要求1所述的方法，其特征在于，在所述通过AXI总线从内存中读取相应容量的数据之前，所述方法还包括：将每个下行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
4.一种基带中频交互方法，其特征在于，将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；所述方法还包括：
基于所述采样率，将所述中频部分的数据写入缓存中；
根据所述参数配置信息，在每个预设时间片内从所述缓存中读取相应容量的数据，并通过AXI总线将读出的数据写入内存中。
5.根据权利要求4所述的方法，其特征在于，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型。
6.根据权利要求4所述的方法，其特征在于，在所述从所述缓存中读取相应容量的数据之前，所述方法还包括：将每个上行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
7.一种基带中频交互系统，其特征在于，所述系统包括：预设模块、第一处理模块、第二处理模块；其中，
所述预设模块，用于将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
所述第一处理模块，用于根据所述参数配置信息，在每个预设时间片内通过AXI总线从内存中读取相应容量的数据，并存入缓存中；
所述第二处理模块，用于基于所述采样率从所述缓存中读取数据，并将读出的数据发送给所述中频部分。
8.根据权利要求7所述的系统，其特征在于，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型。
9.根据权利要求7所述的系统，其特征在于，所述第一处理模块，还用于在所述通过AXI总线从内存中读取相应容量的数据之前，将每个下行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
10.一种基带中频交互系统，其特征在于，所述系统包括：预设模块、第三处理模块、第四处理模块；其中，
所述预设模块，用于将基带部分和中频部分集成于同一SoC上，并在所述基带部分预先设置LTE制式的参数配置信息，所述参数配置信息包括采样率；
所述第三处理模块，用于基于所述采样率，将所述中频部分的数据写入缓存中；
所述第四处理模块，用于根据所述参数配置信息，在每个预设时间片内从所述缓存中读取相应容量的数据，并通过AXI总线将读出的数据写入内存中。
11.根据权利要求10所述的系统，其特征在于，所述参数配置信息还包括：TDD模式或FDD模式、小区个数、载波个数、ECP或NCP、符号业务类型。
12.根据权利要求10所述的系统，其特征在于，所述第四处理模块，还用于在所述从所述缓存中读取相应容量的数据之前，将每个上行子帧或符号划分为至少两个相互独立的预设时间片，每个预设时间片的缓存时间相同。
CN201611090576.7A 2016-12-01 2016-12-01 一种基带中频交互方法和系统 Withdrawn CN108132904A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611090576.7A CN108132904A (zh) 2016-12-01 2016-12-01 一种基带中频交互方法和系统
PCT/CN2017/085572 WO2018099014A1 (zh) 2016-12-01 2017-05-23 一种基带中频交互方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611090576.7A CN108132904A (zh) 2016-12-01 2016-12-01 一种基带中频交互方法和系统

Publications (1)

Publication Number Publication Date
CN108132904A true CN108132904A (zh) 2018-06-08

Family

ID=62241151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611090576.7A Withdrawn CN108132904A (zh) 2016-12-01 2016-12-01 一种基带中频交互方法和系统

Country Status (2)

Country Link
CN (1) CN108132904A (zh)
WO (1) WO2018099014A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442909A (zh) * 2020-11-04 2022-05-06 大唐移动通信设备有限公司 一种数据处理方法及装置
CN112799992B (zh) * 2021-02-08 2022-04-01 燕山大学 现场总线芯片架构
CN114124856B (zh) * 2021-11-10 2024-03-19 锐捷网络股份有限公司 一种流量控制的方法、装置及存储介质
CN115061959B (zh) * 2022-08-17 2022-10-25 深圳比特微电子科技有限公司 数据交互方法、装置、系统、电子设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383642A (zh) * 2007-09-04 2009-03-11 中兴通讯股份有限公司 Tdscdma中实现多载波接口的基带单元及实现方法
CN102740511A (zh) * 2011-04-12 2012-10-17 中兴通讯股份有限公司 一种基于软件无线电的基带射频接口及其应用方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051849B (zh) * 2007-05-11 2012-05-02 浙江大学 多模式手持对讲机的芯片构架及多模式实现方法
US8565711B2 (en) * 2010-06-03 2013-10-22 Broadcom Corporation SAW-less receiver including an IF frequency translated BPF
CN201698403U (zh) * 2010-06-18 2011-01-05 哈尔滨工业大学深圳研究生院 基带中频一体化开发板
CN105610508B (zh) * 2014-11-24 2019-03-15 普天信息技术有限公司 Lte小区合并的下行光纤时延补偿方法及装置
CN105974442B (zh) * 2016-05-04 2018-09-04 广东工业大学 卫星导航系统硬件在环实时仿真测试平台及其方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383642A (zh) * 2007-09-04 2009-03-11 中兴通讯股份有限公司 Tdscdma中实现多载波接口的基带单元及实现方法
CN102740511A (zh) * 2011-04-12 2012-10-17 中兴通讯股份有限公司 一种基于软件无线电的基带射频接口及其应用方法

Also Published As

Publication number Publication date
WO2018099014A1 (zh) 2018-06-07

Similar Documents

Publication Publication Date Title
CN109471816B (zh) 一种基于描述符的pcie总线dma控制器及数据传输控制方法
CN106951388B (zh) 一种基于PCIe的DMA数据传输方法及系统
CN108132904A (zh) 一种基带中频交互方法和系统
US6526462B1 (en) Programmable multi-tasking memory management system
US7474670B2 (en) Method and system for allocating bandwidth
US6185520B1 (en) Method and system for bus switching data transfers
US7761636B2 (en) Method and system for providing access arbitration for an integrated circuit in a wireless device
US20040076044A1 (en) Method and system for improving access latency of multiple bank devices
US8612713B2 (en) Memory switching control apparatus using open serial interface, operating method thereof, and data storage device therefor
US11768607B1 (en) Flash controller for ASIC and control method therefor
TW201112856A (en) Asynchronous interface for multi-radio coexistence manager
CN102740511B (zh) 一种基于软件无线电的基带射频接口及其应用方法
WO2023066391A1 (zh) 一种内存控制器、物联网芯片及电子设备
CN108279927A (zh) 可调整指令优先级的多通道指令控制方法及系统、控制器
CN107643986A (zh) 一种使用环形Buffer和自动回收描述符的AIF接收数据处理方法
EP2699030B1 (en) Route switching device, network switching system and route switching method
CN103631649B (zh) 中断处理方法、装置及中断控制器
US20130185525A1 (en) Semiconductor chip and method of controlling memory
US20030149826A1 (en) Access control device for bus bridge circuit and method for controlling the same
Burchardt et al. A real-time streaming memory controller
US7269676B2 (en) Method and apparatus for controlling an external RF device with a dual processor system
CN112328523A (zh) 传输双倍速率信号的方法、装置及系统
CN108228517A (zh) I3c电路设备、系统及通信方法
US20210157759A1 (en) Data Transmission System Capable of Transmitting a Great Amount of Data
US20180165240A1 (en) Interconnect network supporting multiple consistency mechanisms, multiple protocols, and multiple switching mechanisms

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180608