CN105806198B - 异步输出协议 - Google Patents

Abstract

异步输出协议。一种用于基于表示对象速度的速度信号来输出协议脉冲的装置和相应方法。该装置包括零交叉电路以及延迟电路。该零交叉电路被配置成在速度信号的零交叉处输出协议脉冲。该延迟电路被耦合到零交叉电路的输出并被配置成延迟协议脉冲。协议脉冲的第一边沿与时钟异步，并且协议脉冲的第二边沿与时钟同步。

Description

异步输出协议

技术领域

本公开涉及一种用于基于表示对象的速度的速度信号来输出协议脉冲的装置和方法。

背景技术

曲轴位置检测器基于协议脉冲检测和计数进行操作。协议脉冲被发射到电子控制单元（ECU）以控制例如车辆的点火定时和燃料喷射定时。

检测器可包括安装在轴、固定传感器和电路上的有齿圆盘。该圆盘具有围绕着圆周均匀地分布的齿。当轴旋转时，该齿经过磁性传感器，提供速度和方向信息。用正弦波来表示该速度，并用余弦波来表示方向。如果存在正弦波（速度信号）的零交叉，则对余弦波（方向信号）进行采样以确定对象的方向。零交叉是当波的符号改变、例如从正到负时的点，其用波的图表中的轴的交叉来表示。

在曲轴应用中，在速度信号的下降沿上触发向前协议脉冲，并在速度信号的上升沿上触发向后协议脉冲。因此在协议脉冲被触发之前应知道曲轴的方向信息。

发明内容

在本发明的一个方面，提供了一种用于基于表示对象的速度的速度信号来输出协议脉冲的装置，该装置包括：零交叉电路，其被配置成在速度信号的零交叉或滞后交叉处输出协议脉冲；以及延迟电路，其被耦合到零交叉电路的输出并被配置成延迟协议脉冲；其中，协议脉冲的第一边沿与时钟异步，并且协议脉冲的第二边沿与时钟同步。

在本发明的另一方面，提供了一种用于基于表示对象速度的速度信号来输出协议脉冲的装置，其中，协议脉冲的每个的第一边沿与时钟异步，并且协议脉冲的每个的第二边沿与时钟同步。

在本发明的又一方面，提供了一种用于基于表示对象速度的速度信号来输出协议脉冲的方法，该方法包括：由零交叉电路在速度信号的零交叉或滞后交叉处输出协议脉冲；其中，协议脉冲的第一边沿与时钟异步，并且协议脉冲的第二边沿与时钟同步。

附图说明

图1A是图示出根据示例性实施例的用于输出协议脉冲的装置的电路图。

图1B是图示出速度/时钟/协议脉冲对比时间的图表。

图2是图示出速度/方向/协议脉冲对比时间的图表。

图3A是图示出根据另一示例性实施例的用于输出协议脉冲的装置的电路图。

图3B是图示出速度/时钟/协议脉冲对比时间的图表。

图4是图示出根据示例性实施例的用于输出协议脉冲的方法的流程图。

具体实施方式

本公开针对一种用于确定对象的速度并异步地触发相应协议脉冲的装置和方法。协议脉冲被异步地触发并被与时钟同步地释放。异步和同步切换的此组合使得可能甚至用具有低频的时钟循环来实现异步低抖动切换。

图1A是图示出根据示例性实施例的用于输出协议脉冲的装置100A的电路图。图1B是图示出速度/时钟/协议脉冲对比时间的图表100B。

装置100A被配置成基于对象的速度和方向而生成协议脉冲。该对象可以是例如旋转对象，或者替换地是线性移动对象。使移动对象示出变化的磁化或变化的磁性性质是方便的。此类变化的磁化或磁性性质可以用例如由软磁材料制成的轮子或靶来实现，特别是对于旋转对象而言。对于线性移动对象而言，例如可沿着移动方向提供变化的磁化或磁性性质，以用于如上文所解释的那样包括由软磁材料制成的齿的线性布置。可使用布置在离对象一定距离处的磁场传感器来检测对象的速度。方向可以是顺时针的（向前）或逆时针的（反向）。

作为概括，装置100A包括零交叉电路110、延迟电路120、方向检测电路130以及逻辑电路140。零交叉电路110被配置成在速度信号的零交叉处异步地触发协议脉冲。方向检测电路130响应于接收到被触发协议脉冲而检测对象的方向并输出一个或多个相应控制信号。因为使方向检测电路130确定对象方向花费时间，所以延迟电路120被与方向检测电路130并联地耦合，并延迟被触发协议脉冲。逻辑电路140基于一个或多个控制信号来确定协议脉冲是否被抑制或者替换地被输出到ECU（未示出）。逻辑电路140还确定协议脉冲的长度。协议脉冲频率与对象的速度相对应，并且协议脉冲长度与对象的方向相对应。并且，可以定义协议脉冲长度以在内部嵌入式自检测（BIST）检测到问题（诸如传感器的故障）的情况下指示安全警告。下面是电路元件的更详细说明。

零交叉电路110被配置成在速度信号的零交叉处输出协议脉冲。协议脉冲的第一边沿因此与时钟异步。此第一边沿在装置100A具有开漏极晶体管的情况下可以是下降沿，或者在开源极晶体管的情况下是上升沿。

零交叉电路110包括比较器112、跟踪滞后电路114以及隐藏滞后电路116。比较器112被配置成在速度信号的零交叉处输出协议脉冲。噪声可在速度信号应仅一次穿过时引起其多次穿过零交叉。跟踪滞后电路114和隐藏滞后电路116一起去除此噪声。跟踪滞后电路114可以是施密特触发器。如已知的，施密特触发器的输出保持其值直至输入改变到足以触发变化为止。当输入高于预定义阈值时，输出为高。当输入在预定义下阈值以下时，输出为低，并且当输入在两个水平之间时，输出保持相同。此双阈值动作被称为滞后。隐藏滞后电路116被配置成只有跟踪滞后电路信号超过滞后水平、亦即施密特触发器水平才允许输出状态改变。

方向检测电路130被配置成检测对象的方向—向前（顺时针）或反向（向后）。响应于方向检测电路130从比较器112接收到协议脉冲而开始方向检测。在方向检测电路130检测到方向之后，其输出一个或多个相应控制信号—抑制、高后（post high）之后设定和/或协议长度。

图2是图示出速度/方向/协议脉冲对比时间的图表200。用正弦波来表示对象的速度，示为粗线，并用余弦波来表示方向，示为浅色线。在正弦波（速度信号）的零交叉处，亦即在比较器110的切换处，对余弦波（方向信号）进行采样以确定对象的方向。该方向检测是基于采样方向信号的最后和实际振幅值之间的差。|点A-点B|和|点C-点B|的振幅值的差指示方向变化。

方向检测电路130被配置成基于检测到的对象方向而输出一个或多个控制信号。这些控制信号可包括抑制控制信号、可选设定高后之后控制信号（或者在开源极晶体管的情况下，设定低后（post low）之后信号）和/或协议长度信号。下面关于逻辑电路140的描述来提供这些控制信号的更详细讨论。

延迟电路120被与方向检测电路130并联地耦合并被配置成延迟协议脉冲。方向检测电路130确定对象的方向要花费时间。由于该延迟，方向检测电路130可以在协议脉冲被输出或被抑制之前检测到方向信息。延迟的量可以是适合于电路设计的任何量，但是一般地大于或等于两个时钟循环，足够的时间以允许检测到对象的速度和方向。例如，延迟可在2.5μs至11μsec的范围中。

逻辑电路140被耦合到延迟电路120的输出并且还有方向检测电路130的输出。逻辑电路140包括异或（XOR）门142、反相器143、与（AND）门144、可选反相器145、可选与门146以及触发器148。基于由方向检测电路130输出的一个或多个控制信号，逻辑电路140规定协议电路是被抑制还是输出。逻辑电路140还规定协议脉冲的长度。基于速度信号的上升和/或下降沿期间的对象的检测方向来确定协议脉冲的抑制。

在曲轴应用中，通常当方向被检测为顺时针（向前）时在速度信号的上升沿上发射协议脉冲且当方向被检测为逆时针（向后）时在速度信号的下降沿上发射协议脉冲。否则，协议脉冲被抑制。例如，如果在一次旋转期间存在60个时段，则应针对表示曲轴的一次旋转的每个正弦波（速度信号）周期发射一个协议脉冲。如果将在速度信号的下降和上升沿两者处向ECU发射协议脉冲，则将存在协议脉冲的数目加倍，ECU将把其解释为具有其实际速度的两倍的曲轴。

协议脉冲的抑制被与门144控制，其具有被耦合到异或门142的输出的第一输入和被耦合到方向检测电路130的输出的第二输入；异或门142具有被耦合到延迟电路120的输出的第一输入和被耦合到方向检测电路130的输出的第二输入。对于图1A中所示的实施方式而言将注意到的是与门144的第二输入被反相器143反相。响应于接收到抑制控制信号，与门144引起协议脉冲被抑制，亦即与门144阻止从延迟电路120向触发器148发射协议脉冲。否则，与门144输出协议脉冲。

协议脉冲的长度取决于检测到的对象方向。例如，当曲轴正在顺时针（向前）方向上移动时，协议脉冲长度可以是45μs，并且当在逆时针（向后）方向上移动时协议脉冲长度可以是90μs，然而本公开在这方面不受限制。协议长度控制信号被逻辑电路140用来在规定时间段之后结束协议脉冲。

协议脉冲的长度由触发器148确定，其具有被耦合到与门144的输出的设定输入和被耦合到方向检测电路130的输出的重置输入。触发器148响应于在其重置处接收到协议脉冲长度控制信号而被重置。因为方向检测电路130是与时钟同步的数字元件，所以协议长度控制信号也与时钟同步，从而与时钟同步地结束协议脉冲。

如果两个协议脉冲在时间方面太接近，诸如当存在方向的变化时（例如，向前然后在向前协议脉冲的45μsecs内向后），可能发生重叠协议脉冲。参见图2，图表200的示出了方向变化的部分。短划线脉冲表示向后协议脉冲，其在被允许发射的情况下将与向前协议脉冲重叠并结束，导致ECU误解曲轴速度和方向。如果零速度交叉处的方向样本之间的差与最后信号振幅峰到峰相比是小的，则假定方向变化。

可选地，如果在协议脉冲之后的预定时间段内逻辑电路140抑制了随后生成的协议脉冲，则可以防止此重叠；但是然后在该预定时间段之后，逻辑电路140与第一上升时钟边沿同步地输出后续协议脉冲。例如，紧接着在向前脉冲之后的向后协议脉冲未被触发，并且替代地向前协议脉冲继续达其指定时间段（例如，45μsec）。然后，存在用于向后指定时间段（例如，90μsec）的等待时段，并且然后方向检测电路130触发向后协议。此后协议脉冲未被磁场触发，而是替代地被由方向检测电路130发射到可选与门146的可选设定高后之后控制信号触发。此与门146被耦合在与门144与触发器148之间。与门146的第一输入被耦合到与门144的输出，第二输入经由反相器145被耦合到方向检测电路130的输出，并且该输出被耦合到触发器148的设定输入。响应于与门146接收到设定高后之后控制信号，与门146向触发器148的设定输入输出协议脉冲以被输出到ECU。协议脉冲的数目正确地结束，因为向后协议脉冲并未丢失。

在图1A的装置100A中，模拟部件是比较器112、跟踪电路114、隐藏滞后电路116、延迟电路120、异或门142、反相器143、与门144、反相器145、与门146以及触发器148。所有部件都是模拟的，除方向检测电路130之外。触发器148是未被同步到时钟的数字元件。方向检测电路130是与时钟同步的唯一元件。所述三个输出控制信号（抑制、高后之后设定以及协议长度）与时钟同步并允许来自模拟部件的异步信号触发或抑制协议脉冲。本公开不限于部件是模拟的和数字的，如在本段中所描述的。部件中的每个在适合于特定应用时可以是模拟的或数字的。

图3A是图示出根据另一示例性实施例的用于输出协议脉冲的装置300A的电路图。图3B是图示出装置100A的速度/时钟/协议脉冲/装置300A的协议脉冲对比时间的图表。

图3A的装置300A类似于图1A的装置100A，只是不存在延迟电路120。协议脉冲在速度信号的上升和下降零交叉两者上被触发。随后，诸如在两个时钟循环之后，当方向信息可用时，任何不想要的协议脉冲被中断。更具体地，例如，协议脉冲在速度信号的上升沿零交叉处被触发，具有45μsec的脉冲长度。并且另外，如图3B中所示，在这些协议脉冲之间存在脉冲，因此触发器148仍将被设定。但是在两个时钟循环之后，装置300A基于检测到的方向而认识到此脉冲不应是协议脉冲，并且该脉冲被方向检测电路130中断，其发射协议长度控制信号以将触发器148重置以终止该脉冲。在输出协议的某个转换速率（slew rate）的情况下，被中断的协议脉冲将不被解释为附加协议脉冲。

图1A的装置100A和图3A的装置300A是使用开漏极晶体管设计的，因此协议脉冲的第一边沿是下降沿且第二边沿是上升沿。替换地，可使用开源极晶体管来设计装置100A和装置300A，使得协议脉冲的第一边沿将是上升沿且第二边沿将是下降沿。当然，本公开不限于MOSFET晶体管，而是可以在适合于预定目的时用替换电路元件来设计，诸如BJT。

在图3B中，可将相应的协议脉冲边沿的上升部分同步到系统的时钟事件，例如到传感器系统的数字核的时钟。然而，本公开不限于此类同步性。此外，技术人员理解如何使协议脉冲边沿与时钟事件同步，因此为了简洁的缘故，在这里不包括详细描述。

此外，在本公开内，关于用于开漏极晶体管协议的上升协议脉冲边沿来描述同步性。在没有限制的情况下，取决于情况和应用，可在作为非限制性示例的当前接口的上下文中关于下降协议脉冲边沿来建立同步性。

在本公开内，关于用于开漏极协议的下降协议脉冲边沿来描述异步协议脉冲边沿。在没有限制的情况下，取决于情况和应用，可在作为非限制性示例的当前接口的上下文中关于上升协议脉冲边沿来建立异步协议脉冲边沿。

图3B示出了对于被中断协议脉冲而言在下降（异步）协议脉冲边沿之后与第一时钟事件同步且对于有效协议脉冲而言在下降异步协议脉冲边沿之后与第二时钟事件同步的上升协议脉冲边沿。在没有限制的情况下，取决于情况和应用，可关于在下降协议边沿之后的第二、第三、第四或更多时钟事件建立上升协议脉冲边沿与在下降协议边沿之后的时钟事件之间的同步性。选择小于有效协议脉冲的表示被中断协议脉冲的多个同步时钟循环可以是方便的。特别地，将表示被中断协议脉冲的同步时钟循环的数目选择成与一个时钟循环一样小可以是方便的。

图4是图示出根据示例性实施例的用于输出协议脉冲的方法的流程图400。

在步骤410处，零交叉电路110在对象的速度信号的零交叉处输出协议脉冲。此协议脉冲的第一边沿与时钟异步。

在步骤425处，方向检测电路130响应于接收到由零交叉电路110输出的协议脉冲而基于方向信号来检测对象的方向。同时地，在步骤420处，协议脉冲被延迟电路120延迟以允许用于检测方向的时间。

接下来，在步骤430处，逻辑电路140基于检测到的方向而输出或抑制协议脉冲。协议脉冲的第二边沿与时钟同步。

在可选步骤440处，在协议脉冲之后的预定时间段期间保持任何后续协议脉冲是可能的。并且然后，可选地在步骤450处与在该预定时间段之后的第一上升时钟边沿同步地输出后续协议脉冲。

本文所述的示例性实施例涉及到具有异步的第一边沿（被零交叉电路110触发并被延迟）以及同步的第二边沿（被方向检测电路130触发）的协议脉冲。脉冲长度指示对象方向。异步和同步切换的此组合使得可能甚至用低频率时钟来实现异步低抖动切换的益处。

虽然已结合示例性实施例描述了前述内容，但应理解的是术语“示例性”仅仅意图作为示例而不是最好的或最佳的。因此，本公开意图涵盖可被包括在本公开的范围内的替换、修改和等价物。

虽然在本文中已图示出并描述了特定实施例，但本领域的普通技术人员将认识到的是在不脱离本公开的范围的情况下多种替换和/或等价实施方式可以代替被示出并被描述的特定实施例。本公开意图涵盖在本文中讨论的特定实施例的任何修改或变化。

Claims (23)

1.一种用于基于表示对象的速度的速度信号来输出协议脉冲的装置，该装置包括：

零交叉电路，其被配置成在速度信号的零交叉或滞后交叉处输出协议脉冲；以及

延迟电路，其被耦合到零交叉电路的输出并被配置成延迟协议脉冲，

其中，协议脉冲的第一边沿与时钟异步，并且协议脉冲的第二边沿与时钟同步。

2.根据权利要求1所述的装置，

其中，所述协议脉冲还基于表示对象的方向的方向信号，以及

其中，所述装置还包括方向检测电路，其被与所述延迟电路并联地耦合并被配置成响应于接收到由零交叉电路输出的协议脉冲基于方向信号来检测对象的方向并输出至少一个相应控制信号。

3.根据权利要求2所述的装置，还包括：

逻辑电路，其被耦合到延迟电路的输出和方向检测电路的输出，并被配置成基于所述至少一个相应控制信号来进行抑制和输出协议脉冲中的一个。

4.根据权利要求3所述的装置，

其中，所述逻辑电路还被配置成当速度信号用上升沿和下降沿中的一个穿过零时抑制协议脉冲。

5.根据权利要求4所述的装置，

其中，所述逻辑电路还被配置成当速度信号用上升沿穿过零且检测方向是向后或逆时针时以及当速度信号用下降沿穿过零且检测方向是向前或顺时针时抑制协议脉冲。

6.根据权利要求3所述的装置，

其中，所述逻辑电路还被配置成基于所述至少一个相应控制信号来设定协议脉冲的长度。

7.根据权利要求6所述的装置，

其中，协议脉冲的长度取决于检测到的对象方向。

8.根据权利要求3所述的装置，

其中，所述逻辑电路还被配置成在协议脉冲之后的预定时间段内抑制任何后续协议脉冲。

9.根据权利要求8所述的装置，

其中，如果在所述预定时间段期间生成后续协议脉冲，则所述逻辑电路还被配置成与所述预定时间段之后的第一上升时钟边沿同步地输出后续协议脉冲。

10.根据权利要求1所述的装置，

其中，所述延迟大于或等于两个时钟循环。

11.根据权利要求1所述的装置，

其中，所述对象是具有齿的线性或旋转对象，其包括被配置成创建变化的磁化的软磁材料，并且使用布置成离对象一定距离处的磁场传感器来检测对象的速度。

12.根据权利要求3所述的装置，

其中，所述至少一个相应控制信号包括抑制信号，以及

其中，所述逻辑电路包括：

第一与门，其具有被耦合到延迟电路的输出的第一输入和被耦合到方向检测电路的输出的第二输入，并被配置成响应于接收到所述至少一个相应控制信号而抑制从延迟电路接收到的协议脉冲。

13.根据权利要求12所述的装置，其中，所述逻辑电路还包括：

异或门，其被耦合在延迟电路的输出和与门的第一输入之间；以及

反相器，其被耦合在方向检测电路的输出与第一与门的第二输入之间。

14.根据权利要求12所述的装置，

其中，所述至少一个相应控制信号还包括协议脉冲长度信号，以及

其中，所述逻辑电路还包括触发器，其具有被耦合到第一与门的输出的设定输入和被耦合到方向检测电路的输出的重置输入，并被配置成响应于在重置输入处接收到的协议脉冲长度信号而重置，其中，协议脉冲的长度取决于检测到的对象方向。

15.根据权利要求14所述的装置，

其中，所述至少一个相应控制信号还包括设定高后之后信号或设定低后之后信号，以及

其中，所述逻辑电路还包括第二与门，其具有被耦合到第一与门的输出的第一输入、被耦合到方向检测电路的输出的第二输入和被耦合到触发器的设定输入的输出，并被配置成响应于接收到设定高后之后信号或设定低后之后信号而与在协议脉冲的输出之后的预定时间段之后的第一上升时钟边沿同步地输出后续协议脉冲。

16.根据权利要求1所述的装置，其中，所述装置基于表示对象速度的速度信号来输出多个协议脉冲，其中所述多个协议脉冲的每个的第一边沿与时钟异步，并且所述多个协议脉冲的每个的第二边沿与时钟同步。

17.根据权利要求16所述的装置，

其中，所述协议脉冲还基于表示对象方向的方向信号，以及

所述装置还包括：

方向检测电路，其被配置成响应于接收到协议脉冲的每个而基于方向信号来检测对象的相应方向；以及

逻辑电路，其被耦合到方向检测电路的输出并被配置成基于检测到的对象方向来进行中断和输出相应协议脉冲中的每个中的一个。

18.一种用于基于表示对象速度的速度信号来输出协议脉冲的方法，该方法包括：

由零交叉电路在速度信号的零交叉或滞后交叉处输出协议脉冲；

其中，协议脉冲的第一边沿与时钟异步，并且协议脉冲的第二边沿与时钟同步。

19.根据权利要求18所述的方法，

其中，所述协议脉冲还基于表示对象方向的方向信号，以及

所述方法还包括：

由方向检测电路响应于接收到由零交叉电路输出的协议脉冲而基于方向信号来检测对象的方向；

输出对应于检测到的对象方向的至少一个控制信号；以及

由逻辑电路并且响应于所述至少一个控制信号而进行输出和抑制协议脉冲中的一个。

20.根据权利要求18所述的方法，还包括：

由延迟电路在对象方向的检测期间延迟协议脉冲。

21.根据权利要求18所述的方法，还包括：

由逻辑电路在速度信号用上升沿和下降沿中的一个穿过零时抑制协议脉冲。

22.根据权利要求19所述的方法，还包括：

由逻辑电路基于所述至少一个控制信号来设定协议脉冲的长度，其中，协议脉冲的该长度取决于检测到的对象方向。

23.根据权利要求18所述的方法，还包括：

在协议脉冲之后的预定时间段内抑制任何后续协议脉冲；以及

如果在所述预定时间段期间生成后续协议脉冲，则

保持后续协议脉冲；以及

与在该预定时间段之后的第一上升时钟边沿同步地输出后续协议脉冲。