具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步的详细说明。应当理解,此处所描述的具体实施方式仅仅用以解释本发明,并不限定本发明的保护范围。
在下述说明中,首先针对本发明的载波传输分离方法的实施例进行说明,再对本发明的载波传输分离系统的各实施例进行说明。
根据新型分布式网络覆盖要求,目前,信号覆盖采用较多的是BBU和RRU相连接的覆盖方式。在这种覆盖方式下,BBU和RRU一般采用光纤或者网线进行连接。BBU,即发送端在传输载波信号的过程中,往往需要将载波信号压缩到一个基本传输帧或者网络包中,以便于更好的在介质上传输。RRU,即接收端在进行载波信号处理的时候,首先需要将载波从介质传输帧中分离出来,同时按照系统的要求,实现载波路由、码片适配等操作,方便后续模块处理。
参见图1所示,为本发明的载波传输分离方法实施例的流程示意图。如图1所示,本实施例的载波传输分离方法包括如下步骤:
步骤S101:将介质传输帧中接收到的载波混合数据中的各载波数据按照预设写入方式存储到存储器中;
步骤S102:记录存储到所述存储器各载波数据的存储地址;
步骤S103:导入当前的载波路由配置表,根据所述载波路由配置表以及所述存储地址分别将存储到所述存储器各载波数据提取到对应的处理通道中,其中,所述载波路由配置表表征载波号与处理通道的对应关系。
据此,根据本实施例的方案,其是将介质传输帧中接收到的载波混合数据中的各载波数据按照预设写入方式存储到存储器中,记录存储到所述存储器各载波数据的存储地址,导入当前的载波路由配置表,根据所述载波路由配置表以及所述存储地址分别将存储到所述存储器各载波数据提取到对应的处理通道中,其中,所述载波路由配置表表征载波号与处理通道的对应关系,采用本发明方案,可以将发送端经过压缩打包传输的各种带宽的码片数据高效地分离出来,不依赖发送端具体的传输格式(具体的载波传输映射方式),同时支持实时分离路由,可由软件实现同步调整,无须过多的人工干预,软件配置方便,可以在一定程度上降低设备的成本。
其中,对于步骤S101,所述写入方式可以包括顺序写入或者跳序写入。所述存储器包括外部存储装置、或者内部存储装置,其中,外部存储装置可以包括SDRAM(SynchronousDynamicRandomAccessMemory,同步动态随机存储器)芯片等,内部存储装置可以包括可编程逻辑模块内部的存储装置,如BlockRam(块随机存储器)等。
可以基于时钟信号、传输帧指示信号对传输帧进行帧定界。
在其中一个实施例中,将介质传输帧中接收到的载波混合数据中的各载波数据按照预设写入方式存储到存储器中的过程可以包括步骤:为载波混合数据中的各载波数据按照预设标识顺序添加标识;根据各载波数据的标识,将标识后的各载波数据按照预设写入方式存储到存储器中。
在本实施例中,为各载波数据按照预设标识顺序添加标识,可以便于将各载波数据存储到存储器中,为各载波数据所添加的标识可以为有一定顺序的数字、字母等。例如,所添加的标识为数字,则可以依次为各载波数据添加0、1、2、3、……、m,其中,m为正整数。
其中,各载波数据在存储器中的存储地址可以与所添加的标识一致,例如,地址0存储标识为0的载波数据,地址1存储标识为1的载波数据,以此类推,但不限于这种方式。
对于步骤S103,为载波分离过程,是将存储器中的载波混合数据进行分离的过程。其中,载波路由配置表可以是不断更新的,表征的是载波码号与处理通道的对应关系,不同时段,载波码号与处理通道的对应关系可以是不同的,例如,在当前时段,载波数据C0对应处理通道2、载波数据C1对应处理通道0,等等,而下一时段,载波数据C0对应处理通道1、载波数据C1对应处理通道3,等等。在根据所述载波路由配置表以及所述存储地址分别将各载波数据提取到对应的处理通道中后,使得属于同一载波的载波数据提取到同一处理通道中,例如,地址0的载波数据C0提取到处理通道2,地址1的载波数据C1提取到处理通道0等。
在将各载波数据提取到对应的处理通道中后,可以根据系统要求,一般是根据各种不同制式的载波码片速率要求,将提取到各处理通道中的载波数据恢复到指定的码片信号,同时支持同一个码片信号内有多个载波匹配,例如,一个码片信号内有0~n个载波信号。为此,在其中一个实施例中的载波传输分离方法,如图1所示,在根据所述载波路由配置表以及所述存储地址分别将存储到所述存储器各载波数据提取到对应的处理通道中的步骤之后,还可以包括:
步骤S104:获取当前制式的载波码片速率,根据所述载波码片速率将提取到各处理通道中的载波数据恢复成码片信号。
采用上述本发明方案,有利于采用如FPGA(Field-ProgrammableGateArray,现场可编程门阵列)、CPLD(ComplexProgrammableLogicDevice,复杂可编程逻辑器件)、EPLD(ErasableProgrammableLogicDevice,可擦除可编辑逻辑器件)、SPLD(SimpleProgrammableLogicDevice,可编程逻辑器件)等可编程逻辑器件实现,也可使用专用ASIC(ApplicationSpecificIntegratedCircuit,集成电路)芯片或DSP(digitalsignalprocessing,数字信号处理)可编程芯片来实现。
具体示例
为了便于理解本发明方案,以下通过一个具体示例对本发明方案进行说明,但这并不构成对本发明的限制。
首先,将从介质传输帧中接收到的载波混合数据按照一定的顺序进行标识,以便更好存在存储器中;该介质传输帧如图2所示,包括常用的CPRI(CommonPublicRadioInterface,通用公共无线接口)基帧3.84M的速率和以太网传输包,最大包为1500字节,最小包为64字节等,但不限于上述基本帧结构。各种基本帧结构,应该根据各种通信协议制定。
接着,将标识好的数据信号,按照一定的写入方法,这种方法可以是顺序,也可以是跳序,储存到存储器中,存储器不限使用外部存储资源,如SDRAM芯片等,或者可编程逻辑模块内部的存储资源,如BlockRam等;
再将存储器中的混合数据,根据当前的载波路由配置表,将属于同一个载波的地址数据,提取到同一个通道上。例如,按照图3所示的载波路由配置表,则地址0的C0属于通道2,地址1的C1属于通道0等,将相应的数据分离到指定通道上,同时支持同一通道的多个载波数据进行分离。
最后进行码片匹配,根据系统要求,一般是根据各种不同制式的载波码片速率要求,将提取到载波恢复成指定的码片信号,同时支持同一个码片内多个载波匹配,如图4中,一个码片内有0~n个载波信号。
根据上述本发明的载波传输分离方法,本发明还提供一种载波传输分离系统,以下就本发明的载波传输分离系统的实施例进行详细说明。图5中示出了本发明的载波传输分离系统实施例的结构示意图。为了便于说明,在图5中只示出了与本发明相关的部分。
如图5所示,本实施例的载波传输分离系统包括载波存储模块201、地址记录模块202、载波分离模块203,其中:
载波存储模块201,用于将介质传输帧中接收到的载波混合数据中的各载波数据按照预设写入方式存储到存储器中;
地址记录模块202,用于记录载波存储模块201存储到所述存储器各载波数据的存储地址;
载波分离模块203,用于导入当前的载波路由配置表,根据所述载波路由配置表以及地址记录模块202记录的所述存储地址分别将存储到所述存储器各载波数据提取到对应的处理通道中,其中,所述载波路由配置表表征载波号与处理通道的对应关系。
在其中一个实施例中的载波传输分离系统,如图5所示,还可以包括:
码片匹配模块204,用于获取当前制式的载波码片速率,根据所述载波码片速率将载波分离模块203提取到各处理通道中的载波数据恢复成码片信号。
在其中一个实施例中,如图6所示,载波存储模块201包括:
添加单元301,用于为载波混合数据中的各载波数据按照预设标识顺序添加标识;
存储单元302,用于根据添加单元301添加的各载波数据的标识,将标识后的各载波数据按照预设写入方式存储到存储器中。
在其中一个实施例中,所述写入方式包括顺序写入或者跳序写入。
在其中一个实施例中,所述存储器包括外部存储装置、或者内部存储装置。
本发明的载波传输分离系统与本发明的载波传输分离方法一一对应,在上述载波传输分离方法的实施例阐述的技术特征及其有益效果均适用于载波传输分离系统的实施例中,特此声明。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。