CN105790761A - 用于高频全数字锁相环的高精度数字控制振荡器 - Google Patents

Abstract

本发明涉及一种用于高频全数字锁相环的高精度数字控制振荡器，包括电感、电容阵列以及差分耦合对管，所述电容阵列包括粗调电容阵列和精调电容阵列，所述精调电容阵列包括若干高精度电容单元，所述高精度电容单元包括三个MOM电容和两个NMOS管，其中第三MOM电容分别与第一MOM电容和第二MOM电容的一端相连接，第一MOM电容和第二MOM电容的另一端分别与差分时钟输出连接，两个NMOS管的漏极分别接在第三MOM电容两端，两个NMOS管的栅极短接且连接控制字，两个NMOS管的源极短接且接地。本发明能够达到比工艺库中最小电容更小的最小有效电容值变化的设计要求，相比传统的数字控制振荡器具有明显的优势。

Description

用于高频全数字锁相环的高精度数字控制振荡器

技术领域

本发明属于高速数据通信集成电路的技术领域，所发明的新型高精度数字控制振荡器能够应用于各类数字锁相环系统中，该高精度数字控制振荡器能提高振荡器电容精度，从而减小数控振荡器的最小增益，抑制相位噪声减小时钟抖动。

背景技术

图1为典型的全数字锁相环系统，该系统主要由鉴频鉴相器101、数字环路滤波器102、LC型数字控制振荡器103以及分频器104组成。参考时钟105与分频器104的输出信号109经由鉴频鉴相器101处理得到相位的超前/滞后信号106，该信号经由数字环路滤波器102处理后得到数字控制振荡器103的控制字107，不同的控制字107与数字控制整荡器输出108的振荡频率一一对应，信号108经过分频器104分频后得到信号109，整个全数字锁相环系统，通过改变信号108的频率来调整信号108的相位，从而实现锁相这一目的。通常，为了实现快速锁相和精确锁相这两个目的，全数字锁相环的锁相过程分为两个阶段，分别是粗调阶段和精调阶段，粗调阶段即为频率追踪阶段，精调阶段即为相位追踪阶段，在粗调阶段，为了尽快将信号108的频率锁定在目标频率，通常选择较大的环路带宽和较大的数字控振荡器的增益，而在精调阶段，为了减小时钟抖动，使信号108的频率和相位准确的稳定在目标值，选择较小的环路带宽和较小的数字控制振荡器的增益。

对于LC型数字控制振荡器的输出频率

$f=\frac{1}{2\mathrm{\π}\sqrt{LC}}$

通常在片上改变电感值是非常困难的，所以一般通过改变电容阵列的电容值来改变输出频率，当振荡频率接近目标频率后，对上式做一阶导数，得到

$\frac{df}{dC}=-\frac{1}{2}\·\frac{1}{2\mathrm{\π}\sqrt{LC}\·C}=-\frac{1}{2}\·\frac{f}{C}$

如果数控振荡器的最小有效电容为ΔC_min，那么当电容的控制字发生变化时，振荡器输出频率的变化大小可以表示为

$\left|{\mathrm{\Δf}}_{min}\right|=-\frac{1}{2}\·\frac{f}{C}\·{\mathrm{\ΔC}}_{min}$

则上式是该数控振荡器的最高调频精度，即为数控振荡器的最小增益。因此当全数字锁相环系统稳定在目标频率附近后(即进入精调阶段后)，其调频精度主要由两个因素决定：第一，当前接入LC回路的总电容大小，总电容值越大则调频精度越高；第二，数控振荡器最小有效电容值的大小，最小有效电容值越小则振荡器的调频精度越高。

随着对于高速通信系统的需求，数据传输需要的时钟频率目前已达到几个吉赫兹(GHz)或几十吉赫兹，由上述公式可以看出，为了得到较高的频率，电容电感阵列的乘积需要做到很小，这就决定了上式中f/C的比值会比较大，所以只能通过减小数控振荡器最小有效电容值ΔC_min来减小数控振荡器的最小增益。由于工艺限制，工艺库中提供的最小电容值仍不能满足需求，目前通常采用以下两种方案来解决最小电容值得问题：方案一是最小电容不使用工艺库中的电容，使用设计者自己搭建的电容；方案二是通过delta-sigma调制技术来控制可变电容器来实现更小的电容值。方案一面临的问题是设计者自己搭建的电容很容易受到工艺偏差的影响而与设计指标不符，很难控制具体电容值；方案二虽然看似解决了最小电容值问题，但是这是通过采用模拟锁相环的压控振荡器的方案来解决的，最终得到的是一个数字/电压混合控制振荡器结构，这将面临压控振荡器所面临的振荡器增益线性度问题，而纯粹的数字控制振荡器却有着极好的线性度，而且引入delta-sigma调制技术会带来额外的功耗，所以这并不是一个完美的解决方案。

发明内容

本发明针对应用于全数字锁相环系统的数字控制振荡器难以得到较小的最小电容值，提出了一种基于新型的高精度电容阵列的数字控制振荡器。

本发明的高精度数字控制振荡器，可以但不限于由电流镜提供电流，所述数字控制振荡器包括电感、电容阵列以及差分耦合对管：

所述电流镜提供电流接入所述电感共模接头，所述电感两端为差分时钟输出，所述电感两端与所述电容阵列两端连接，所述差分耦合对管由两个NMOS管组成，两个NMOS管的漏极分别连接至差分时钟输出，两个NMOS管的栅极分别连接至对方的漏极，两个NMOS管的源极短接且接地：

所述电容阵列由粗调电容阵列和精调电容阵列组成，粗调电容阵列由N个普通电容开关组成，所述普通电容开关为两个可变电容器一端短接且连接控制字，另外一端分别与差分时钟输出连接；

所述精调电容阵列即为本发明的新型的高精度电容阵列，由M个高精度电容单元组成，所述高精度电容单元由三个MOM电容和两个NMOS管组成，其中第一MOM电容与第二MOM电容一样且为电容值较小的电容，第三MOM电容为电容值较大的电容，第三电容分别与第一和第二MOM电容的一端相连接，第一和第二MOM电容的另一端分别与差分时钟输出连接，第一和第二NMOS管的漏极分别接在第三MOM电容两端，第一和第二NMOS管的栅极短接且连接控制字，第一和第二NMOS管的源极短接且接地。

本发明的有益效果是：本发明的新型高精度电容阵列，能够达到比工艺库中最小电容更小的最小有效电容值变化的设计要求，可以达到更高的调频精度，实现更小的量化噪声，以减小输出相位噪声，同时不会增加额外的功耗，并且电容不会占用太多额外的面积，相比传统的数字控制振荡器具有明显的优势。

附图说明

图1为典型的全数字锁相环系统结构框图。

图2(a)为数字控制振荡器经典结构图。

图2(b)为另一种数字控制振荡器经典结构图。

图3为本发明的用于数字控制振荡器的新型高精度电容单元的结构图。

图4为新型高精度电容单元与传统电容单元结构电容值对比仿真图。

图5为通过改变图4中的C₂达到更小的最小有效电容值的示意图。

具体实施方式

下面通过具体实施例和附图，对本发明做进一步说明。

图2(a)和图2(b)为LC型数字控制振荡器103的两种典型结构，图2(a)中由电流镜110为数字控制振荡器提供电流，电流接入电感111的共模接头，电感111的两端分别接到差分时钟输出114a和114b，粗调电容阵列112a和精调电容阵列112b的两端分别接到差分时钟输出114a和114b，差分耦合对管113a和113b的漏极分别接到114a和114b，NMOS管113a的栅极接到114b，NMOS管113b的栅极接到114a，差分耦合对管113a和113b的源极短接且接地。图2(b)中的结构直接由电源提供电流，该结构包括两对差分耦合对管，分别是PMOS管115a和115b以及116a和116b，PMOS管115a的栅极接到119b，PMOS管115b的栅极接到119a，PMOS差分耦合对管115a和115b的漏极分别接到差分时钟输出119a和119b，PMOS差分耦合对管115a和115b的源极短接且接到电源，图2(b)中的其他结构连接方式与图2(a)中类似。

图3为本发明的高精度数字控制振荡器结构图，包括电感111、粗调电容阵列112a、精调电容阵列112b以及差分耦合对管113a和113b。该数字控制振荡器可以但不限于由电流镜提供电流。电流接入所述电感的共模接头，电感与电容阵列以及两个差分耦合对管的连接方式与图2(a)中类似。

如图3所示，粗调电容阵列112a由N个普通电容开关组成，所述普通电容开关为两个可变电容器一端短接且连接控制字，另外一端分别与差分时钟输出连接。

如图3所示，精调电容阵列112b即为本发明的新型的高精度电容阵列，由Fi1～FiM共M个高精度电容单元组成，所述高精度电容单元由三个MOM电容和两个NMOS管组成，如图3中右上角所示。MOM电容121的两端分别与MOM电容120a和120b的一端相连，MOM电容120a和120b的另一端分别接到差分时钟输出114a和114b，开关管NMOS管122a和122b的漏极分别接到MOM电容121两端，开关管NMOS管122a和122b的栅极短接且接到控制字，开关管NMOS管122a和122b的源极短接且接地。其中MOM电容120a和120b的电容一样且为电容值较小的电容，MOM电容121为电容值较大的电容。所述电容值较小的电容，一般为工艺库中可以提供的最小电容，根据工艺库的不同电容值一般为0.5fF～5fF，所述电容值较大的电容，一般根据需要可以选取较小电容值的几十倍甚至更高。

如图4所示，假设MOM电容120a和120b电容值相等且为C₁(此处仅是举例说明，电容120a和120b电容值也可以不相等)，MOM电容121电容值为C₂，当控制字123为1时，开关管122a和122b将MOM电容121短路，接入差分时钟输出114a和114b的电容值为C₁/2；当控制字123为0时，接入差分时钟输出114a和114b的电容值为MOM电容120a、120b和121的串联电容值则控制字在0和1之间跳变时，最小有效电容值变化为 $\mathrm{\Δ}C=\frac{C_1}{2}-\frac{C_1}{2}\·\frac{2C_2}{C_1+2C_2}=\frac{C_1}{2}\·\frac{C_1}{C_1+2C_2}.$

对于传统的数字控制振荡器中的电容单元，最小有效电容变化为C₁/2，由于振荡器极高的频率和工艺库最小电容的限制，C₁最小只能取到工艺库中最小电容，此时对于更小的电容值需求，传统的数字控制振荡器中的电容单元就显示出缺点，而对于本发明的新型高精度电容阵列，当C₁无法再变小时，根据上式，只需改变C₂的大小，即可达到对于更小的最小有效电容值变化的设计要求，如图5所示，例如，C₂＝10C₁时，这就只有传统结构的约4.76％，还不会增加额外的功耗，同时由于C₁面积非常小，因此C₂并不会占用太多额外的面积，相比传统结构优势明显。

以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求书所述为准。

Claims (6)

1.一种高精度数字控制振荡器，包括电感、电容阵列以及差分耦合对管，通过所述电感的共模接头接入电流，所述电感两端为差分时钟输出，所述电感两端与所述电容阵列两端及所述差分耦合对管两端连接，所述电容阵列包括粗调电容阵列和精调电容阵列，其特征在于，所述精调电容阵列包括若干高精度电容单元，所述高精度电容单元包括三个MOM电容和两个NMOS管，其中第三MOM电容分别与第一MOM电容和第二MOM电容的一端相连接，第一MOM电容和第二MOM电容的另一端分别与差分时钟输出连接，两个NMOS管的漏极分别接在第三MOM电容两端，两个NMOS管的栅极短接且连接控制字，两个NMOS管的源极短接且接地。

2.如权利要求1所述的高精度数字控制振荡器，其特征在于：所述高精度电容单元中，第一MOM电容与第二MOM电容相同且为电容值较小的电容，第三MOM电容为电容值较大的电容。

3.如权利要求1所述的高精度数字控制振荡器，其特征在于：所述差分耦合对管包括两个NMOS管，两个NMOS管的漏极分别连接至差分时钟输出，两个NMOS管的栅极分别连接至对方的漏极，两个NMOS管的源极短接且接地。

4.如权利要求1所述的高精度数字控制振荡器，其特征在于：所述粗调电容阵列由N个普通电容开关组成，所述普通电容开关为两个可变电容器一端短接且连接控制字，另外一端分别与差分时钟输出连接。

5.一种高频全数字锁相环，包括鉴频鉴相器、数字环路滤波器、数字控制振荡器以及分频器，其特征在于，所述数字控制振荡器为权利要求1～4中任一项所述的高精度数字控制振荡器。

6.一种采用权利要求1所述高精度数字控制振荡器调节最小有效电容值的方法，其特征在于，包括如下步骤：

1)第一MOM电容和第二MOM电容的电容值相等且为C₁，第三MOM电容的电容值为C₂，当控制字为1时，高精度电容单元的两个NMOS管将第三MOM电容短路，接入差分时钟输出的电容值为C1/2；当控制字为0时，接入差分时钟输出的电容值为三个MOM电容的串联电容值则控制字在0和1之间跳变时，最小有效电容值变化为 $\mathrm{\Δ}C=\frac{C_1}{2}-\frac{C_1}{2}\·\frac{2C_2}{C_1+2C_2}=\frac{C_1}{2}\·\frac{C_1}{C_1+2C_2};$

2)C₁最小能取到工艺库中最小电容，当C₁无法再变小时，根据上式，只需改变C2的大小，即可达到对于更小的最小有效电容值变化的需求。