CN105789402B - 倒装led芯片的制作方法 - Google Patents

倒装led芯片的制作方法 Download PDF

Info

Publication number
CN105789402B
CN105789402B CN201610325068.6A CN201610325068A CN105789402B CN 105789402 B CN105789402 B CN 105789402B CN 201610325068 A CN201610325068 A CN 201610325068A CN 105789402 B CN105789402 B CN 105789402B
Authority
CN
China
Prior art keywords
layer
ito
film layer
etching
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610325068.6A
Other languages
English (en)
Other versions
CN105789402A (zh
Inventor
臧雅姝
林素慧
何安和
刘小亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201610325068.6A priority Critical patent/CN105789402B/zh
Publication of CN105789402A publication Critical patent/CN105789402A/zh
Application granted granted Critical
Publication of CN105789402B publication Critical patent/CN105789402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了倒装LED芯片的制作方法,LED芯片包括:基板;发光外延层,位于基板之上;ITO层,位于发光外延层之上;通过对ITO进行蚀刻处理后,实现对ITO表面粗化和氟化的改善处理,在ITO层上沉积金属反射层;短时间的蚀刻起到增强金属反射层在ITO表面的附着性的效果,同时,由于ITO表面的氟化处理,有效提升由外延层表面膜层、透明导电膜层、金属反射层组成的全方位反射镜(ODR)结构的反射率,实现LED光萃取效率的提升。

Description

倒装LED芯片的制作方法
技术领域
本发明属于光电技术领域,具体涉及倒装LED芯片的制作方法。
背景技术
发光二极管(LED)具有寿命长、节能环保等显著优点,被认为是继白炽灯、荧光灯之后又一次照明技术的革命,是目前国际上半导体和照明领域研发和产业关注的焦点,拥有巨大的应用前景。以蓝宝石、AlN等作为绝缘衬底的LED芯片,由于衬底导热率比较低,因此横向结构LED的PN结温度比较高。为了解决散热的问题,芯片的倒装焊结构(FC-LED)被提出,发光效率和散热效果都有了改进。
倒装式芯片通过将二极管外延结构倒置,利用金属材料封装在导热性能较好的基板上,可有效率的将发光二极管内的热量排除,所以更适用于交通信号灯、照明等大电流、大功率型元件。ITO、GTO、ZTO等透明导电层易与P-GaN形成良好的欧姆接触,且具有较高透射率,而被广泛用于发光二极管中。且可通过GaN(折射率n=2.5)层、ITO层(n=2)与金属反射层形成全角反射镜(ODR)的复合叠层,对光具有较佳的反射效果,从而增强LED芯片的发光强度。然而常用的反射层金属Ag,Al等金属材料在ITO表面的浸润性很差,导致Ag在ITO表面的接触性差,很难形成稳定的接触膜层,导致器件稳定性能差。
发明内容
本发明的目的在于:提供一种倒装LED芯片的制作方法,解决习知倒装LED芯片结构反射层金属与ITO层接触性差的问题,同时提高LED芯片的出光效率。
倒装LED芯片的制作方法,包括步骤:
S1、提供在基板上形成外延层的发光外延片;
S2、在所述外延层表面沉积ITO膜层;
S3、通过蚀刻流体对所述ITO膜层进行干法蚀刻处理,蚀刻时间为10~30s形成波动的粗化面,实现ITO膜层的表面清洁与氟化改善;
S4、在ITO膜层粗化面上沉积金属反射层薄膜,金属反射层薄膜、外延层表面膜层、ITO膜层形成全角度反射镜。
优选的,所述干法蚀刻采用的蚀刻流体为CF4、 SF6或二者组合。
优选的,ICP功率为100~200W,气体流量为100~500 mL/min。
优选的,所述金属反射层材料为Ag、Al、Rh或任意组合。
优选的,所述ITO膜层的厚度为20~60nm。
优选的,所述金属反射层的厚度为100~800nm。
另一方面,本发明还提供了另一种倒装LED芯片的制作方法,包括步骤:
S1、提供在基板上形成外延层的发光外延片;
S2、在所述外延层表面沉积ITO膜层;
S3、通过蚀刻流体对所述ITO膜层进行湿法蚀刻处理,蚀刻时间为15~60s形成波动的粗化面,实现ITO膜层的表面清洁与氟化改善;
S4、在ITO膜层粗化面上沉积金属反射层薄膜,金属反射层薄膜、外延层表面膜层、ITO膜层形成全角度反射镜。
优选的,所述湿法蚀刻采用的蚀刻流体包括NH4F、HF 蚀刻液。
优选的,所述NH4F、HF 蚀刻液中NH4F为24~32份、HF为6~8份。
优选的,所述金属反射层材料为Ag、Al、Rh或任意组合。
优选的,所述ITO膜层的厚度为20~60nm。
优选的,所述金属反射层的厚度为100~800nm。
与现有技术相比,本发明的倒装LED芯片的制作方法,至少包括以下技术效果:本发明提出一种基于干法蚀刻或湿法蚀刻的方法针对ITO膜层表面做短时间的改善处理,其中干法蚀刻时间为10~30s、湿法蚀刻时间为15~60s,从而通过短时间的蚀刻,改善金属材料在ITO表面的浸润性,增强金属反射层与ITO之间的附着性,提升由金属反射层薄膜、外延层表面膜层、ITO膜层组成的ODR叠层的反射率,同时通过对ITO膜层表面态的氟化处理,有效改善以GaN/ITO/Ag形成的ODR叠层的反射率,从而提升LED芯片的光萃取特性,该方法操作简单,成本低廉,可广泛应用于生产。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图1:实施例1~3制作到步骤1的剖面示意图;
图2:实施例1~3制作到步骤2的剖面示意图;
图3:实施例1~3制作到步骤3的剖面示意图;
图4:实施例1~3制作到步骤4的剖面示意图;
图5:实施例1~3制作到步骤5的剖面示意图。
图中各标号表示:1:基板,2:N型层,3:发光层,4:P型层,5:ITO薄膜,6:金属反射层,7a:P电极,7b:N电极。
具体实施方式
为了能彻底地了解本发明,将在下列的描述中提出详尽的步骤及其组成,另外,众所皆知的组成或步骤并未描述于细节中,以避免造成本发明不必要之限制。本发明的较佳实施例会详细描述如下,然而除了这些详细描述之外,本发明还可以广泛地施行在其它的实施例中,且本发明的范围不受限定,以专利权利范围为准。
本发明提出一适用于倒装LED芯片的制作方法,增加倒装LED芯片金属反射层与ITO之间的附着性、提升LED芯片的光萃取特性。
实施例1
本实施例所提出的倒装LED芯片的制作方法,包括步骤:
S1、参看图1,提供一在基板1上形成外延层的发光外延片,外延层包含N型层2、发光层3和P型层4,并对外延层表面做清洁处理;
S2、参看图2,用磁控溅射的方法在清洁后的P型层4表面沉积一ITO膜层5,其中ITO膜层5的厚度为20~60nm;
S3、参看图3,通过对ITO膜层5进行蚀刻处理,形成波动的粗化面,并且实现ITO膜层5表面的清洁与氟化改善;
S4、参看图4,在ITO膜层5粗化面上沉积100~800nm厚度的金属反射层6薄膜,金属反射层6材料采用Ag或Al或Rh或任意组合,本实施例采用Ag,金属反射层6、外延层表面膜层、ITO膜层5形成全角度反射镜;
S5、参看图5,在金属反射层6薄膜上制作以Ni、Au为金属组合的P电极7a,同时在N型层2制作Cr、Al、Au等金属组合的N电极7b,形成P、N接触。
步骤3的蚀刻处理为干法蚀刻,优选采用CF4或SF6或二者组合的蚀刻气体,干蚀刻ICP的功率为100~200W, 气体流量为100~500 mL/min,,干法蚀刻的时间为10~30s,相比常规干法蚀刻,蚀刻时间短、改善金属材料在ITO表面的浸润性,增强金属反射层与ITO之间的附着性。
实施例2
本实施例所提出的倒装LED芯片的制作方法,包括步骤:
S1、参看图1,提供一在基板1上形成外延层的发光外延片,外延层包含N型层2、发光层3和P型层4,并对外延层表面做清洁处理;
S2、参看图2,用磁控溅射的方法在清洁后的P型层表面沉积一ITO膜层5,其中ITO膜层5的厚度为20~60nm;
S3、参看图3,通过对ITO膜层5进行蚀刻处理,形成波动的粗化面,并且实现ITO膜层5表面的清洁与氟化改善;
S4、参看图4,在ITO膜层5粗化面上沉积100~800nm厚度的金属反射层6薄膜,金属反射层6材料采用Ag或Al或Rh或任意组合,本实施例采用Ag,金属反射层6、外延层表面膜层、ITO膜层5形成全角度反射镜;
S5、参看图5,在金属反射层6薄膜上制作以Ni、Au为金属组合的P电极7a,同时在N型层2制作Cr、Al、Au等金属组合的N电极7b,形成P、N接触。
步骤3的蚀刻处理为湿法蚀刻。湿法蚀刻的蚀刻流体为可与ITO发生缓慢反应的蚀刻液,优选为HNO3、HCL和H2O的混合液,其中HNO3为15~25份、HCL为8~12份、H2O为8~12份,本实施例优选的HNO3:HCL:H2O成分含量为2:1:1。湿法蚀刻的蚀刻流体也可以选择NH4F和HF的混合液,其中NH4F为24~32份、HF为6~8份,本实施例优选的NH4F:HF的成分含量为4:1,该比例下蚀刻溶液得到最佳的ITO膜层氟化效果,有效改善以GaN/ITO/Ag形成的ODR叠层的反射率,从而提升LED芯片的光萃取特性。湿法蚀刻的时间为15~60s,相比常规湿法蚀刻,本实施例的蚀刻时间短、改善金属材料在ITO表面的浸润性,增强金属反射层与ITO之间的附着性,同时避免过度蚀刻导致的性能下降。
实施例3
本实施例所提出的倒装LED芯片的制作方法,包括步骤:
S1、参看图1,提供一在基板1上形成外延层的发光外延片,外延层包含N型层2、发光层3和P型层4,并对外延层表面做清洁处理;
S2、参看图2,用磁控溅射的方法在清洁后的P型层4表面沉积一ITO膜层5,其中ITO膜层5的厚度为20~60nm;
S3、参看图3,通过对ITO膜层5进行蚀刻处理,形成波动的粗化面,并且实现ITO膜层5表面的清洁与氟化改善;
S4、参看图4,在ITO膜层5粗化面上沉积100~800nm厚度的金属反射层6薄膜,金属反射层6材料采用Ag或Al或Rh或任意组合,本实施例采用Ag,金属反射层6、外延层表面膜层、ITO膜层5形成全角度反射镜;
S5、参看图5,在金属反射层6薄膜上制作以Ni、Au为金属组合的P电极7a,同时在N型层2制作Cr、Al、Au等金属组合的N电极7b,形成P、N接触。
步骤3采用蚀刻流体对ITO膜层5进行粗化蚀刻,蚀刻依次包括前段蚀刻和后段蚀刻,其中前段蚀刻为湿法蚀刻,后段蚀刻为干法蚀刻,可实现与ITO发生缓慢的反应与氟化反应。
湿法蚀刻的蚀刻流体,蚀刻流体为可与ITO发生缓慢反应的蚀刻液,优选为HNO3、HCL和H2O的混合液,其中HNO3为15~25份、HCL为8~12份、H2O为8~12份,本实施例优选的HNO3:HCL:H2O成分含量为2:1:1。湿法蚀刻的蚀刻流体也可以选择NH4F和HF的混合液,其中NH4F为24~32份、HF为6~8份,本实施例优选的NH4F:HF的成分含量为4:1,湿法蚀刻的时间为15~60s。
干法蚀刻的蚀刻流体,优选采用CF4或SF6或二者组合的蚀刻气体,干蚀刻ICP的功率为100~200W, 气体流量为100~500 mL/min,,干法蚀刻的时间为10~30s。

Claims (9)

1.倒装LED芯片的制作方法,包括步骤:
S1、提供在基板上形成外延层的发光外延片;
S2、在所述外延层表面沉积ITO膜层;
S3、通过蚀刻流体对所述ITO膜层进行干法蚀刻处理,蚀刻时间为10~30s形成波动的粗化面,实现ITO膜层的表面清洁与氟化改善;
S4、在ITO膜层粗化面上沉积金属反射层薄膜,金属反射层薄膜、外延层表面膜层、ITO膜层形成全角度反射镜。
2.根据权利要求1所述的倒装LED芯片的制作方法,其特征在于:所述干法蚀刻采用的蚀刻流体为CF4、 SF6或二者组合。
3.根据权利要求1所述的倒装LED芯片的制作方法,其特征在于:ICP功率为100~200W,气体流量为100~500 mL/min。
4.倒装LED芯片的制作方法,包括步骤:
S1、提供在基板上形成外延层的发光外延片;
S2、在所述外延层表面沉积ITO膜层;
S3、通过蚀刻流体对所述ITO膜层进行湿法蚀刻处理,蚀刻时间为15~60s形成波动的粗化面,实现ITO膜层的表面清洁与氟化改善;
S4、在ITO膜层粗化面上沉积金属反射层薄膜,金属反射层薄膜、外延层表面膜层、ITO膜层形成全角度反射镜。
5.根据权利要求4所述的倒装LED芯片的制作方法,其特征在于:所述湿法蚀刻采用的蚀刻流体包括NH4F、HF 蚀刻液。
6.根据权利要求5所述的倒装LED芯片的制作方法,其特征在于:所述NH4F、HF 蚀刻液中NH4F为24~32份、HF为6~8份。
7.根据权利要求1或4所述的倒装LED芯片的制作方法,其特征在于:所述金属反射层材料为Ag、Al、Rh或以上材料任意组合。
8.根据权利要求1或4所述的倒装LED芯片的制作方法,其特征在于:所述ITO膜层的厚度为20~60nm。
9.根据权利要求1或4所述的倒装LED芯片的制作方法,其特征在于:所述金属反射层的厚度为100~800nm。
CN201610325068.6A 2016-05-17 2016-05-17 倒装led芯片的制作方法 Active CN105789402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610325068.6A CN105789402B (zh) 2016-05-17 2016-05-17 倒装led芯片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610325068.6A CN105789402B (zh) 2016-05-17 2016-05-17 倒装led芯片的制作方法

Publications (2)

Publication Number Publication Date
CN105789402A CN105789402A (zh) 2016-07-20
CN105789402B true CN105789402B (zh) 2019-02-19

Family

ID=56378898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610325068.6A Active CN105789402B (zh) 2016-05-17 2016-05-17 倒装led芯片的制作方法

Country Status (1)

Country Link
CN (1) CN105789402B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110094A (zh) * 2017-12-22 2018-06-01 湘能华磊光电股份有限公司 一种氧化硅全包封led芯片及其制备方法
CN109545936A (zh) * 2018-11-30 2019-03-29 武汉华星光电技术有限公司 一种面光源芯片及其发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734798A (zh) * 2004-08-02 2006-02-15 晶元光电股份有限公司 具透明导电层的全方位反射器发光二极管
CN102185061A (zh) * 2011-04-06 2011-09-14 北京大学 一种led结构及其制备方法
CN103474343A (zh) * 2013-09-12 2013-12-25 昆山奥德鲁自动化技术有限公司 一种ito表面微纳米结构处理方法
CN103789751A (zh) * 2012-11-01 2014-05-14 南京华显高科有限公司 Ito表面化学镀镍镀金前表面清洁的方法
CN105428485A (zh) * 2015-12-21 2016-03-23 扬州乾照光电有限公司 GaP表面粗化的AlGaInP基LED及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734798A (zh) * 2004-08-02 2006-02-15 晶元光电股份有限公司 具透明导电层的全方位反射器发光二极管
CN102185061A (zh) * 2011-04-06 2011-09-14 北京大学 一种led结构及其制备方法
CN103789751A (zh) * 2012-11-01 2014-05-14 南京华显高科有限公司 Ito表面化学镀镍镀金前表面清洁的方法
CN103474343A (zh) * 2013-09-12 2013-12-25 昆山奥德鲁自动化技术有限公司 一种ito表面微纳米结构处理方法
CN105428485A (zh) * 2015-12-21 2016-03-23 扬州乾照光电有限公司 GaP表面粗化的AlGaInP基LED及其制造方法

Also Published As

Publication number Publication date
CN105789402A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
TWM255518U (en) Vertical electrode structure of Gallium Nitride based LED
CN102881797B (zh) 具有电流扩展结构的氮化镓基发光二极管
CN108933187B (zh) 一种发光面为特定平面几何图形的led芯片及其制备方法
CN103378244A (zh) 发光二极管器件及其制造方法
CN104064642B (zh) 垂直型led的制作方法
CN105720140A (zh) GaN基LED垂直芯片结构及制备方法
CN102969422A (zh) 高出光率倒装结构led的制作方法
CN104916771A (zh) 一种换衬底的正装GaN基发光二极管及其制备方法
WO2015003564A1 (zh) 一种氮化镓基发光二极管及其制作方法
CN103346225A (zh) 垂直型石墨烯led芯片
CN208284493U (zh) 一种具有改善电极电迁移能力的发光二极管芯片
CN105789402B (zh) 倒装led芯片的制作方法
CN103887384A (zh) 一种具有反射和电流阻挡特性的发光元件及其制造方法
CN101286540A (zh) GaN基功率型LED的P、N双透明接触电极及制备方法
CN105810791A (zh) 倒装led芯片的制作方法
CN102569573A (zh) 改善热传导的led芯片
CN100508231C (zh) 一种发光二极管及其制造方法
CN102214746A (zh) 一种氮化镓基功率型led芯片制作方法
CN201450017U (zh) 一种单电极led芯片结构
CN2922135Y (zh) 高亮度、高可靠性的蓝宝石衬底基发光二极管
CN106935688A (zh) 发光二极管组件及覆晶式发光二极管封装元件
CN202601714U (zh) 适用于大功率GaN基LED芯片的复合电极
CN203674249U (zh) 一种提高倒装薄膜led侧面出光的结构
CN105428475B (zh) 垂直led芯片结构及其制备方法
Wang et al. The use of transparent conducting indium-zinc oxide film as a current spreading layer for vertical-structured high-power GaN-based light-emitting diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231013

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right