CN1057892C - 利用个人计算机操作的电视音频码流发生器及其控制方法 - Google Patents

利用个人计算机操作的电视音频码流发生器及其控制方法 Download PDF

Info

Publication number
CN1057892C
CN1057892C CN95102121A CN95102121A CN1057892C CN 1057892 C CN1057892 C CN 1057892C CN 95102121 A CN95102121 A CN 95102121A CN 95102121 A CN95102121 A CN 95102121A CN 1057892 C CN1057892 C CN 1057892C
Authority
CN
China
Prior art keywords
signal
memory
fifo
clock pulse
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95102121A
Other languages
English (en)
Other versions
CN1130842A (zh
Inventor
高龙哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1130842A publication Critical patent/CN1130842A/zh
Application granted granted Critical
Publication of CN1057892C publication Critical patent/CN1057892C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/418—External card to be used in combination with the client device, e.g. for conditional access
    • H04N21/4183—External card to be used in combination with the client device, e.g. for conditional access providing its own processing capabilities, e.g. external module for video decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42661—Internal components of the client ; Characteristics thereof for reading from or writing on a magnetic storage medium, e.g. hard disk drive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/04—Systems for the transmission of one television signal, i.e. both picture and sound, by a single carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Receiver Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

本发明涉及一种利用个人计算机操作的高清晰度电视音频码流发生器及其控制方法。在本发明中，通过使用PC形成码流，该码流通过基于数据压缩算法的计算机模拟而被解码，然后将码流储存于硬盘中，再将它们以一定传输速率输出。本音频码流发生器适用于在高清晰度电视的音频领域内发展音频解码，而不需制造音频解码器。

Description

利用个人计算机操作的电视音频码流发生器及其控制方法
本发明涉及一种利用个人计算机(以下称为PC)操作的高清晰度电视的音频码流发生器及其控制方法。该音频码流发生器适用于在高清晰度电视(HDTV，属于下一代TV)的音频领域内开发音频解码而无需制造音频解码器，并且它用于多媒体，卫星广播设备以及使用数据压缩算法的数据传输装置。特别是，在本发明中，通过使用PC产生码流，该码流通过基于数据压缩算法的计算机模拟而被解码，然后将码流储存于硬盘中，然后将它们以一特定传输速率输出。
美国专利US5,200,811属于现有技术。现将该发明的结构简述如下。
该发明包括：用于将射频信号转换为第一中频信号的接收处理装置；用于产生窄带中频信号的第一滤波器；用于分离第二中频信号的第二滤波器；用于解调第二中频信号的频率锁相回路装置；用于低通滤波的第一低通滤波器和第二低通滤波器；用于转换低频段信号和高频段信号的第一模拟-数字转换器和第二模拟-数字转换器；用于分离来自第一和第二模拟-数字转换器的低频段信号和高频段信号的分离器；用于对音频信号解码的音频解码器；用于内插第一数字信号的高频带信号处理器装置；用于延迟第二数字信号的延迟装置；用于使从高频带处理器输出的信号相加的加法器；用于将从加法器输出的信号转换为亮度信号和色度信号的时间压缩亮度和色度的反向积分装置；以及用于将亮度信号和色度信号转换为各自的模拟信号的数字-模拟转换器。
以上所述发明还缺乏一种用于高清晰度电视接收机的音频码流发生技术。
本发明目的在于为克服上述现有技术中的缺点，而提供一种利用个人计算机操作的高清晰度电视的音频码流发生器及其控制方法，其中，利用带有接口卡的PC机，产生音频码硫，在制造和检测中，检测高清晰度电视的音频解码器。
本发明的目的是这样达到的：所述利用个人计算机操作的高清晰度电视的音频码流发生器包括：一个硬盘，该硬盘用于存储通过计算机模拟编码和编制的高清晰度电视音频数据；一个PC的主存储器，它用于读出的音频数据，以便将其输出到输入/输出总线；一个地址解码器部分，它用于分析输入/输出总线的输出地址以及用于控制先入先出(FIFO)存储器和状态寄存器部分；先入先出(FIFO)存储器用于存储来自PC的输出/输入总线的输出数据；一个存储器读/写控制部分，它用于控制先入先出(FIFO)存储器的读/写操作；一个状态寄存器部分，它用于控制PC的输入/输出总线；一个开关，它用于在存储器读/写控制部分的控制下，控制先入先出(FIFO)存储器的读出操作；以及一个接口卡部分，它包括用于输出传输时钟脉冲的时钟脉冲发生部分以及用于将8-位数据转换为1-位串行数据的并行/串行转换器。
本发明具有良好的效果，按照本发明当开发高清晰度电视音频解码系统时，可解决制造音频解码器的昂贵费用及时间问题。在实际应用中，该系统可以提供简单形式。在技术上说：使用和控制PC中断的方法，控制硬盘的方法，控制接口的方法，利用先入先出(FIFO)存储器形成简单硬件的方法等都已开发出来。因此，甚至当用于高清晰度电视的音频频谱改变时，本发明方法仍然可方便地使用。而且，本发明可用于使用其它数据压缩方法的数字装置。
通过参照附图对最佳实施例的详细描述，本发明上述目的和优点将会更加清楚。
图1示出本发明用于PC的音频码流发生器的全部结构；
图2示出图1的地址解码器部分的结构；
图3示出图1的状态寄存器部分的结构；
图4示出图1的时钟脉冲发生部分的结构；
图5示出图1的并行/串行转换器部分的结构；
图6示出用于操作图2的地址解码器部分的波型；
图7示出用于操作图1的先入先出(FIFO)存储器的读/写时钟脉冲的波型；
图8A示出在完成写入操作后先入先出(FIFO)存储器全标志信号的波型；
图8B示出在完成读出操作后先入先出(FIFO)存储器空标志信号的波型；
图9示出用于操作图5并行/串行转换部分的波型；
图10是本发明用于音频码流发生器的软件的主要程序流程图；
图11是本发明用于控制音频码流发生器的软件的中断程序流程图。
图1示出按照本发明用于PC的音频码流发生器的全部结构。本发明利用个人计算机高清晰度电视的音频码流发生器包括：一个硬盘10，该硬盘用于存储通过计算机摸拟编码和编制的高清晰度电视音频数据；一个个人计算机(PC)20的主存储器20A，它用于读出音频数据，以便将其输出到输入/输出总线20B；一个地址解码器部分1，它用于分析输入/输出总线的20B输出地址A0-A11以及用于控制先入先出(FIFO)存储器2和3和状态寄存器部分6；先入先出(FIFO)存储器2和3用于存储来自个人计算机(PC)20的输入/输出总线20B的输出数据；一个存储读/写控制部分4，它用于控制先入先出(FIFO)存储器2和3的读/写操作；一个状态寄存器部分6，它用于控制个人计算机(PC)20输入/输出总线20B；一个开关5，它用于在存储器读/写控制部分4控制下，控制先入先出(FIFO)存储器2和3的读出操作；以及一个接口卡部分30，它包括用于输出传输时钟脉冲的时钟脉冲发生部分7以及用于将8-位数据转换为1-位串行数据的并行/串行转换部分8。
图2示出图1的地址解码器部分1的结构。
地址解码器部分1包括：第一地址寻址部分(1A)、第二地址寻址部分(1B)和第三地址寻址部分(1C)以及第一逻辑“与”部分(1D)，第二逻辑“与”部分(1E)、第三逻辑“与”部分(1F)；按照地址将地址A0-A1 1从个人计算机(PC)20的输入/输出总线20B输入第一地址寻址部分(1A)、第二地址寻址部分(1B)和第三地址寻址部分(1C)；并使第一地址寻址部分(1A)、第二地址寻址部分(1B)和第三地址寻址部分(1C)的输出信号S1、S2和S3和个人计算机(PC)20的输入/输出总线20B的写入时钟脉冲WR进行“与”操作，以便使各个输出WRST、WR1和WR2输出到状态寄存器部分6和先入先出(FIFO)存储器2和3。
图3示出图1的状态寄存器部分的结构。
状态寄存器部分6包括一个状态寄存器6A、一个“异或”部分6B和一个逻辑“或”部分6C；在此状态寄存部分6中，由地址解码器部分1所产生和由时钟信号WRST所锁存的、在状态寄存器6A的8数据位b0-b7中的高位b7和b6由逻辑控制部分6C在音频系统方式下作为时钟控制信号CK3而被输出；位b5作为时钟脉冲发生部分7的复位或置位信号RST而起作用，以便控制时钟脉冲发生部分7；位b4用作复位或置位先入先出(FIFO)存储器2和3的复位信号；位b0到b3显示音频码流的传输速率并且被“异或”部分6B所解码，以便输出时钟控制信号CK1和CK2，因此，控制时钟脉冲发生部分7以及时钟控制信号CK3的分频比。
图4示出图1的时钟脉冲发生部分7的结构。
时钟脉冲发生部7包括：分频器7A-7F和7H、一个选择器7G，一个数据加载信号发生器7I；各个分频器7A-7F通过从状态寄存器部分6输出的复位信号或置位信号RST而被复位；各个分频器7A-7F在完成先入先出(FIFO)存储器2和3的写入态时，被置于操作态，从而使12.288MHz的晶体振荡器8产生时钟脉冲，该时钟脉冲有8种；在基于各个分频比进行分频的信号中，按照状态寄存器部分6输出的时钟控制信号CK1、CK2和CK3，由选择器7G选择一个信号；被选择的信号按照传输时钟信号F输出到并行/串行转换部分9、8分频器7H和数据加载信号发生器7I；经8分频的信号F/8从8分频器7H输出到开关5，以便使先入先出(FIFO)存储器2和3输出读出时钟RD1和RD2；一数据加载信号S/L作为数据加载信号发生器7I的输出信号变为对并行/串行转换部分9的输入数据加载信号，信号S/L具有与8分频的信号F/8(8 frequency-divided signal F/8)相同的频率。
图5示出图1的并行/串行转换器部分8的结构。
在此并行/串行转换器部分8中，来自时钟脉冲发生器7的、8分频的信号F/8作为输入时钟脉冲而被接收；输出时钟脉冲是从时钟脉冲发生器7输出的传输时钟信号F；从先入先出(FIFO)储存器2和3输出的8位输入数据Q0-Q7由时钟脉冲发生器7的数据加载信号S/L所锁存，以便作为1-位串行数据输出。
参照图6到9对本发明的电路按照其操作加以说明。
通过使用高清晰度电视音频数据压缩算法，音频码流通过计算机模拟而被编制，并且它被储存入硬盘10中。个人计算机(PC)20在16K字节的插入程序纠错下读出数据，以便将它们存储于个人计算机(PC)20的存储器20A中。然后，用于控制音频码流发生器的软件向输入/输出总线20B输出地址A和数据D。然后将12-位地址A0-A11、8-位数据D0-D7和写入时钟脉冲信号WR输出到接口卡部分30。
接口卡30的地址解码器1对12-位地址A0-A11进行解码，该12-位地址被加载在个人计算机(PC)20的输入/输出总线20B中，因此，编制先入先出(FIFO)存储器2和3的写入时钟WR1和WR2以及状态寄存器7的写入时钟WRST。在此条件下，输入/输出总线20B的地址A0-A11具有如图6波型所示的存储图形6。这就是说，如果地址是360h，则输出/输入总线20B的数据被写入状态寄存器7；如果地址是361h，它就被写入先入先出(FIFO)存储器2；而如果地址是362h，则它被写入存储器3。也即，被输入地址解码器1的地址A0-A11在第一地址寻址部分(1A)、第二地址寻址部分(1B)和第三地址寻址部分(1C)中比较输入/输出地址360h、361h和362h。该比较值在这样方式下操作，当输入/输出地址360h、361h或362h被输入到第一地址寻址部分(1A)、第二地址寻址部分(1B)或第三地址寻址部分(1C)中时，第一地址寻址部分(1A)、第二地址寻址部分(1B)或第三地址寻址部分(1C)输出逻辑“0”。其间，未接收到输入/输出地址360h、361h或362h的第一地址寻址部分(1A)、第二地址寻址部分(1B)或第三地址寻址部分(1C)则输出逻辑“1”。
按照写入时钟WR1和WR2，加载在个人计算机(PC)20的输入/输出总线20B中的8-位数据D0-D7被写入先入先出(FIFO)存储器2和3。在此情况下，先入先出(FIFO)存储器2和3按如下方式操作。那就是，如果先入先出(FIFO)存储器2正在进行写入操作，先入先出(FIFO)存储器3则执行读出操作。另一方面，如果先入先出(FIFO)存储器3正在进行写操作，先入先出(FIFO)存储器2则执行读出操作。
开关操作按下列方式进行。那就是，存储器写/读控制部分4分析空标志FF，该标志是在先入先出(FIFO)存储器2和3完成该操作之后产生的。然后，将该标志的控制信号RDCNTL送往开关5，以便转换到读出时钟RD1和RD2，该读出时钟RD1和RD2由时钟脉冲发生部分7的8分频信号F/8所产生。然后，将其送往先入先出(FIFO)存储器2或先入先出(FIFO)存储器3。
从地址解码器1输出的写入时钟WRST被输送到状态寄存器部分6的状态寄存器6A中，状态寄存器6A的逻辑如表1所示。
当地址数据360h从输入/输出总线20B输出时，写入时钟WRST通过地址解码器部分1的第一地址寻址部分(1A)被输出。在此情况下，状态寄存器6A输出用于控制音频码流发生器的控制信号数据CK1和CK2。由状态寄存器6A输入的8-位数据D0-D7被写入时钟WRST锁存，该控制操作示于表1。
                    表1  状态寄存器的逻辑表
    种类     b3-b0     b7-b6     备  注
  音频码流的传输速率     010010001010 ××     64kbps128kbps192kbps
音频系统方式     ××××     00011011     立体声联合立体声双通道4通道方式
时钟控制信号1、2   时钟控制信号3     备注
    00     031  64kbps，2通道64kbps，4通道
    01     01  128kbps，2通道128kbps，4通道
    11     01  192kbps，2通道192kbps，4通道
    信号    b5    b4     备注
复位(RST)信号复位(Reset)信号 10×× ××10     系统时钟信号发生器复位正常操作状态正常操作状态先入先出(FIFO)存储器复位，初始状态
这就是说，在8数据位中的二个高位b7和b6相应于音频系统方式，其详细情况示于表1。b7和b6作为时钟控制信号CK3由状态寄存器部分6的逻辑“或”部分6C输出。时钟信号CK3在立体声或2通道方式下输出一个逻辑“0”，在4通道方式下输出一个逻辑“1”。状态寄存器6A的位b3和b0代表音频码流的传输速率，并且它们的输出变成时钟控制信号CK1、CK2和CK3，从而信号CK1、CK2和CK3将控制时钟脉冲发生部分7的分频器7A-7F的分频比。b3-b0位由状态寄存器部分6的“异或”部分6B解码，以便产生时钟控制信号CK1和CK2。
状态寄存器6A的位b5输出一个复位信号RST，以便使时钟脉冲发生部分7复位或置位，也就是说，当逻辑是“0”时，时钟脉冲发生部分7被接通，从而它能完成正常操作。
如果在初始化阶段，末位音频码流输出被阻止，则复位信号RST的逻辑变为“1”。
状态寄存器6A的位b4输出一个复位信号RESET，以便使先入先出(FIFO)存储器2和3复位或置位。也即，如果逻辑是“1”，则先入先出(FIFO)存储器2和3执行正常操作，而如果逻辑是“0”，则先入先出(FIFO)存储器2和3被复位以便置于初始状态。
时钟脉冲发生部分7接收来自状态寄存器6的复位信号RST和时钟控制信号CK1、CK2和CK3，以便产生音频传输时钟信号F和用于先入先出(FIFO)存储器2和3的读出时钟RD1和RD2。此时钟脉冲发生部分7具有如以下表2所示的逻辑表，并且具有按照12.288MHz的晶体振荡器，在状态寄存部分6的时钟控制信号CK1、CK2和CK3控制下，产生所需时钟脉冲的功能。
          表2时钟脉冲发生部分的逻辑表F(MHz)    N1       N2        N3      F位速率(kbps)           备注12.288    12       8         8或          128            64kbps(2通道)
               4          1           256            64kbps(4通道)
      12       4         8或          256            128kbps(2通道)
               2          1           512            128kbps(4通道)
      16       2         8或          384            196kbps(2通道)
               1          1           768            196kbps(4通道)
首先，在初始化方式，时钟脉冲发生部分7的各分频器7A-7F由从状态寄存器输出的复位信号RST而被复位。当FIFO存储器2和3完成写入操作，所有的分频器7A-7F被置于操作状态，以便产生时钟脉冲。在此情况下，有8种时钟脉冲，这些被状态寄存器部分6的时钟控制信号CK1、CK2和CK3所分频的时钟脉冲中只有一个被选择。作为输出信号之一的传输时钟信号F被输入并行/串行转换部分8，并且在内部，由8分频器7H将8分频的信号F/8输出到开关5，结果，先入先出(FIFO)存储器2和3的读出时钟RD1和RD2被输出。数据加载信号发生部分7I向并行/串行转换部分9输出一个与8分频的信号F/8相同频率的数据加载信号S/L。
图7示出用于操作图1的先入先出(FIFO)存储器2和3的读/写时钟的波型。
先入先出(FIFO)存储器2和3的数据总线被加载具有与D0-D7相同波型的数据，然后，先入先出(FIFO)存储器2和3通过具有与WR1和WR2相同波型的写入时钟而执行写入操作。在此情况下，当每一次写入时钟WR1和WR2被输入时，在先入先出(FIFO)存储器2和3中的地址就增加1，上述操作在写入时钟WR1或WR2的脉冲上升前沿执行。更且，先入先出(FIFO)存储器2和3按照具有与读出时钟RD相同波型的读出时钟，首选输出首先输入的数据。
在图7中，tRC和tWC分别代表读/写操作的循环时间，tA代表存取时间，tRR和tWR分别代表读/写操作的恢复时间，tPR和tPW分别代表读/写信号的脉冲宽度，tDVR代表在读出操作中的最高数据有效时间，tSD表示一个数据准备时间，tHD代表一个数据占用时间。
图8A示出在完成写入操作后，先入先出(FIFO)存储器2和3的全标志信号FF的波型。当写入操作完成到先入先出(FIFO)存储器2和3的容量16K字节那么多时则通过先入先出(FIFO)存储器2和3的内部操作给出一个信息；存储已全满。
图8B表示在完成读出操作后，先入先出(FIFO)存储器2和3的空标志信号EF的波型。当读出操作被先入先出(FIFO)存储器2和3完成时，在读出最后一个数据，通过一个信号通知先入先出(FIFO)存储器2和3已空缺后，则空标志信号EF逻辑变为“0”。
图9示出用于图5并行/串行转换部分8操作的波型，并行/串行转换部分8将时钟脉冲发生器7的8分频的信号F/8作为输入时钟而接收，并且输出时钟脉冲发生器7的传输时钟信号F。从先入先出(FIFO)存储器2和3输出的8-位输出数据Q0-Q7在时钟脉冲发生器7的数据加载信号S/L的脉冲下降沿被锁存，从而输出1-位串行数据。
参照图10和11对用于控制上述操作的软件进行如下描述：
图10是用于本发明音频码流发生器的软件的主要程序流程图。如果程序被启动，首先硬盘10的文件被读出，以便将主存储器20A设定成临时存储，然后确定一数据以便使接口卡部分30(步骤X1)复位。然后，如果接口卡部分30需要中断，则将需要中断的值置入中断寄存器(步骤X2)，因此，实现了中断程序。在此情况下，该中断是IRQ10，该IRQ10并不用于PC中的辅助硬盘。步骤X2之后，作为准备工作，打开一个文件，以读出编码的音频码流文件，该文件是存储于硬盘内，并且通过计算机模拟而编制的(步骤X3)。然后，将置于接口卡部分10的先入先出(FIFO)存储器2和3复位，输出时钟控制信号CK1、CK2和CK3，从而，从时钟脉冲发生器部分7将没有时钟脉冲被输出(步骤X4)。如果接口卡部分30需要中断，则启动IRQ10，从而程序将跳到中断程序(步骤X5)。在步骤X5后，数据从插入程序认码16K字节的硬盘10读出，以便将其存储入主存储器20A中(步骤X6)，并且该存储的数据被写入接口卡部分30的先入先出(FIFO)存储器2和3(步骤X7)。然后，检验中断是否产生，以及中断是否正在执行中(步骤X8)。如果中断尚未产生，则系统等待，并且当中断发生，则检验ESC键是否通过键盘已被输入(步骤X9)。如果ESC键已输入，则程序终止。反之，则检验被读出的文件是否存在于硬盘10之中(步骤10)。如果没有数据读出，则程序终止。反之，数据从硬盘10中被读出(步骤X11)，便将其输出到接口卡部分30(步骤X12)，当步骤12完成时，系统回到步骤X8。
图11是用于控制本发明音频码流发生器的软件的中断程序流程图。如果中断从主程序中产生，所述软件启动。然后再一次检验产生中断的是否是IRQ10(步骤Y1)。当中断被肯定时，则现在所用的接口卡部分30的先入先出(FIFO)存储器2和3之一由监视器进行显示(步骤Y2)。然后，为了通知中断已从主程序中产生，将测试中断信号(test-int Signal)设定为“1”(步骤Y3)。

Claims (9)

1.一种利用个人计算机操作的、高清晰度电视音频码流发生器，其特征在于包括：
一个硬盘(10)，该硬盘用于存储通过计算机模拟编码和制定的高清晰度电视音频数据；
一个个人计算机(PC，20)的主存储器(20A)，它用于读出音频数据，以便将其输出到输入/输出总线(20B)上；
一个地址解码器部分(1)，它用于分析输入/输出总线(20B)的输出地址A0-A11以及用于控制先入先出(FIFO)存储器(2，3)和状态寄存器部分(6)；所述先入先出(FIFO)存储器(2，3)用于存储来自个人计算机(PC，20)的输入/输出总线(20B)的输出数据；
一个存储读/写控制部分(4)，它用于控制先入先出(FIFO)存储器(2，3)的读/写操作；
一个状态寄存器部分(6)，它用于控制个人计算机(PC，20)输入/输出总线(20B)；
一个开关(5)，它用于在存储器读/写控制部分(4)控制下，控制先入先出(FIFO)存储器(2，3)的读出操作；以及
一个接口卡部分(30)，它包括用于输出传输时钟脉冲的时钟脉冲发生部分(7)以及用于将8-位数据转换为1-位串行数据的并行/串行转换部分(8)。
2.按照权利要求1所述的音频码流发生器，其特征在于：所述地址解码器部分(1)包括：第一地址寻址部分(1A)、第二地址寻址部分(1B)和第三地址寻址部分(1C)以及第一逻辑“与”部分(1D)、第二逻辑“与”部分(1E)和第三逻辑“与”部分(1F)；按照地址将地址A0-A11从个人计算机(PC，20)的输入/输出总线(20B)输入第一地址寻址部分(1A)、第二地址寻址部分(1B)和第三地址寻址部分(1C)；并使第一地址寻址部分(1A)、第二地址寻址部分(1B)和第三地址寻址部分(1C)的输出信号S1、S2和S3和个人计算机(PC，20)的输入/输出总线(20B)的写入时钟脉冲WR进行“与”操作，以便使各个输出WRST、WR1和WR2输出到状态寄存器部分(6)和先入先出(FIFO)存储器(2，3)。
3.按照权利要求1所述的音频码流发生器，其特征在于：所述存储读/写控制部分(4)按照下述控制所述先入先出(FIFO)存储器(2，3)：当写入操作完成如所述先入先出(FIFO)存储器(2，3)的容量16K字节那么多时，从所述先入先出(FIFO)存储器(2，3)输出的全标志信号(FF)通过其内部操作通知所述先入先出(FIFO)存储器(2，3)已完全充满；并且当读出操作由所述先入先出(FIFO)存储器(2，3)完成时，从所述先入先出(FIFO)存储器(2，3)输出的空信号报告所述存储器(2，3)的空位。
4.按照权利要求1所述的音频码流发生器，其特征在于：所述开关(5)转换到所述先入先出(FIFO)存储器(2，3)以及按照所述时钟脉冲发生部分(7)的8分频的信号F/8和按照所述存储器读/写控制部分的读出控制信号RDCNTL产生读出时钟RD1和RD2。
5.按照权利要求1所述的音频码流发生器，其特征在于：所述状态寄存器部分(6)包括：一个状态寄存器(6A)、一个“异或”部分(6B)和一个逻辑“或”部分(6C)；在此状态寄存部分(6)中，由地址解码器部分(1)所发生和由时钟信号WRST所锁存的、在状态寄存器6A的8数据位b0-b7中的两个高位b7和b6由逻辑“或”部分6C在声学系统方式下作为时钟控制信号CK3而被输出；位b5作为时钟脉冲发生部分(7)的复位或置位信号RST而起作用，以便控制时钟脉冲发生部分(7)；位b4用作复位或置位先入先出(FIFO)存储器(2，3)的复位信号；位b0到b3显示音频码流的传输速率并且被“异或”部分(6B)所解码，以便输出时钟控制信号CK1和CK2，因此，控制时钟脉冲发生部分(7)和时钟控制信号CK3的分频比。
6.按照权利要求1所述的音频码流发生器，其特征在于：所述时钟脉冲发生器部分包括分频器(7A-7F，7H)、一个选择器(7G)、一个数据加载信号发生器(7I)；各个分频器(7A-7F)通过从状态寄存器部分(6)输出的复位信号或置位信号RST而被复位；各个分频器(7A-7F)在完成先入先出(FIFO)存储器(2，3)的写入态时，被置于操作状态，从而使12.288MHz的晶体振荡器(8)产生时钟脉冲，该时钟脉冲有8种；基于各个分频比，在被分频的信号中，按照状态寄存器部分(6)输出的时钟控制信号CK1、CK2和CK3，由选择器(7G)选择一个信号；被选择的信号按照传输时钟信号F输出到并行/串行转换部分(8)、8分频分频器(7H)和数据加载信号发生器(7I)；经8分频的信号F/8从8分频分频器(7H)输出到开关(5)，以便使先入先出(FIFO)存储器(2，3)输出读出时钟RD1和RD2；以及数据加载信号S/L作为数据加载信号发生器(7I)的输出变为对并行/串行转换部分(9)的输入数据加载信号，信号S/L具有与8分频的信号F/8(8 frequency-divided signal F/8)相同的频率。
7.按照权利要求1所述的音频码流发生器，其特征在于：所述并行/串行转换部分(8)接收来自时钟脉冲发生器(7)的8分频信号F/8作为输入时钟脉冲，并基于时钟脉冲发生器(7)的传输时钟信号F输出一输出时钟脉冲；从先入先出(FIFO)存储器(2，3)输出的8位输入数据Q0-Q7由时钟脉冲发生器(7)的数据加载信号S/L所锁存，以便作为1-位串行数据输出。
8.一种利用个人计算机操作的控制音频码流发生器的方法，其特征在于它包括下列步骤：
设置一用于存储来自硬盘(10)的文件的主存储器(20A)，以便在程序启动时临时存储所述文件，并且确定一数据以便使接口卡部分(30)复位(X1)；
设置一为中断寄存器的中断所需的IRQ10值，而不用于所述个人计算机的硬盘，以便当接口卡部分(30)要求中断时执行中断程序(X2)；
作为准备工作，打开一用于读出编码音频码流的文件，该文件通过计算机模拟而编制并储存于所述硬盘(10)中(X3)；
使在所述接口卡部分(30)内所设先入先出(FIFO)存储器(2，3)复位，并输出时钟脉冲使时钟脉冲发生器(7)不输出时钟脉冲(X4)；
根据从所述接口卡部分(30)来的要求，使所述IRQ10跳到程序中的中断程序操作(X5)；
以16K字节的插入程序从硬盘(10)读出数据，并将它们存储于主存储器(20A)之中(X6)；
开始将上步骤(X6)的数据写入接口卡部分(30)的先入先出(FIFO)存储器(2，3)中(X7)；
当发生中断后，检验中断程序是否已被执行(X8)；
在中断发生后，检验ESC键是否通过键盘被输入(X9)；
当发现ESC键未被输入时，检验在所述硬盘(10)的文件内是否还存在有被读出的数据(X10)；
当发现有要读出的数据存在时，从所述硬盘(10)读出该数据(X11)；
将上步骤(X11)的数据输出到接口卡部分(X12)，以上诸步骤按上述次序执行。
9.按照权利要求8所述控制音频码流发生器的方法，其特征在于它还包括如下步骤：
再检验是否对所述中断程序已输入所述中断IRQ10(Y1)；
当肯定中断发生后，在监视器中显示所述接口卡部分(30)的所述先入先出(FIFO)存储器(2，3)中哪一个正在使用中(Y2)；
以及将测试中断信号(test-int Signal)设定为“1”，以便通知在主程序中已发生中断(Y3)。
CN95102121A 1994-03-07 1995-03-07 利用个人计算机操作的电视音频码流发生器及其控制方法 Expired - Fee Related CN1057892C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR94-4376 1994-03-07
KR944376 1994-03-07
KR94004376A KR970000768B1 (en) 1994-03-07 1994-03-07 Hdtv audio bitstream generating apparatus and method using pc

Publications (2)

Publication Number Publication Date
CN1130842A CN1130842A (zh) 1996-09-11
CN1057892C true CN1057892C (zh) 2000-10-25

Family

ID=19378465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95102121A Expired - Fee Related CN1057892C (zh) 1994-03-07 1995-03-07 利用个人计算机操作的电视音频码流发生器及其控制方法

Country Status (4)

Country Link
US (1) US5689438A (zh)
KR (1) KR970000768B1 (zh)
CN (1) CN1057892C (zh)
GB (1) GB2288043B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269338B1 (en) * 1996-10-10 2001-07-31 U.S. Philips Corporation Data compression and expansion of an audio signal
EP0879465B1 (en) * 1996-11-07 2005-11-16 Koninklijke Philips Electronics N.V. Data processing of a bitstream signal
JPH10210500A (ja) * 1997-01-22 1998-08-07 Sony Corp メモリ装置
US7317957B1 (en) * 1997-09-24 2008-01-08 Sony Corporation Memory allocation for real-time audio processing
US6314485B1 (en) * 1997-11-14 2001-11-06 Agere Systems Guardian Corp. Automatic status register
US7312062B2 (en) * 1998-11-27 2007-12-25 Novozymes A/S Lipolytic enzyme variants
EP1146749A1 (en) * 2000-04-07 2001-10-17 Canal+ Technologies Société Anonyme Apparatus and method for testing applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990009639A1 (en) * 1989-02-10 1990-08-23 Plessey Overseas Limited Machine for circuit design
US5200811A (en) * 1990-05-11 1993-04-06 Samsung Electronics Co., Ltd. High definition television video signal receiver and processing method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255185A (en) * 1988-04-18 1993-10-19 Brunswick Bowling & Billiards Corp. Bowling center video display system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990009639A1 (en) * 1989-02-10 1990-08-23 Plessey Overseas Limited Machine for circuit design
US5200811A (en) * 1990-05-11 1993-04-06 Samsung Electronics Co., Ltd. High definition television video signal receiver and processing method therefor

Also Published As

Publication number Publication date
GB9504224D0 (en) 1995-04-19
CN1130842A (zh) 1996-09-11
GB2288043A (en) 1995-10-04
KR970000768B1 (en) 1997-01-18
GB2288043B (en) 1998-07-22
KR950028515A (ko) 1995-10-18
US5689438A (en) 1997-11-18

Similar Documents

Publication Publication Date Title
US6819271B2 (en) Parallel compression and decompression system and method having multiple parallel compression and decompression engines
CN1154918C (zh) 具有嵌入式可编程控制器的非易失存储器
JP2001507555A (ja) 普遍的にプログラム可能の可変長デコーダ
JP4482237B2 (ja) 無損失エンコーダにおけるサイド情報の効率的な符号化
US20130262809A1 (en) Processing system and method including data compression api
EP1237123B1 (en) Decoding apparatus and method
EP0702457A2 (en) Method and apparatus for compressing and decompressing data
EP0947051A2 (en) Controller for a variable length decoder
JP3341962B2 (ja) 可変長復号器及び可変長符号値を復号化する方法
JPH05276052A (ja) ハフマンコードワードをデコードする方法及び装置
CN1057892C (zh) 利用个人计算机操作的电视音频码流发生器及其控制方法
CN101272442A (zh) 数字图像无损压缩方法和装置、解析方法及图像译码器
EP0788282B1 (en) Quantization method
CN1716312A (zh) 适用于视频处理的分级处理器架构
US20140006036A1 (en) Method and apparatus for coding and decoding
US5781134A (en) System for variable length code data stream position arrangement
GB2175769A (en) Processing image data
EP1354472A2 (en) Graphic image coding
CN1182488C (zh) 数据压缩/解压缩方法与影像数据压缩/解压缩装置
KR20030062229A (ko) 비디오 데이터를 런-렝스 인코딩하는 방법 및 장치
US7340101B2 (en) Device and method for compressing and decompressing data for graphics display
WO1999052294A1 (en) Method and apparatus for encoding/decoding a data stream using inferential techniques
CN1214350C (zh) 画面编码方法和构造子画面数据单元的方法及电子装置
CN1067833C (zh) 数字影像数据的压缩/解压缩方法
CN1297145C (zh) 可预防错误传递的可变长度解码器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Denomination of Invention

Correct: "The use of personal computer operation ... ... method"

False: "For personal computer operation ... method"

Number: 43

Page: 177

Volume: 16

CI03 Correction of invention patent

Correction item: Denomination of Invention

Correct: "The use of personal computer operation ... ... method"

False: "For personal computer operation ... method"

Number: 43

Page: The title page

Volume: 16

COR Change of bibliographic data

Free format text: CORRECT: INVENTION NAME; FROM: OPERATION OF PERSONAL COMPUTERS FANG FA TO: UTILIZE PERSONAL COMPUTING SERVICE FANG FA

ERR Gazette correction

Free format text: CORRECT: INVENTION NAME; FROM: OPERATION OF PERSONAL COMPUTERS FANG FA TO: UTILIZE PERSONAL COMPUTING SERVICE FANG FA

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee