CN105788293A - 一种实时取证的机动车雷达测速控制装置及控制方法 - Google Patents

Abstract

本发明提供了一种实时取证的机动车雷达测速控制装置，包括：雷达测速单元、图像采集单元、图像处理单元、核心控制单元和一时序信号发生单元，其中，雷达测速单元具有串行数据接口和图像采集触发端口，分别连接至核心控制单元和图像采集单元；图像采集单元、图像处理单元与核心控制单元之间通过共享内存进行图像数据传输，核心控制单元通过I2C总线对图像采集单元、图像处理单元进行信令控制；所述时序信号发生单元通过串口分别连接至雷达测速单元、图像采集单元、核心控制单元。该装置能够有效降低测速与抓拍取证的延迟，在保证实时取证的同时，提高图像质量并降低装置功耗。

Description

一种实时取证的机动车雷达测速控制装置及控制方法

技术领域

本发明涉及道路交通控制领域，具体涉及一种道路交通车辆测速控制装置及控制方法。

背景技术

随着机动车数量的增加，道路交通控制变得越来越复杂，交通管理部门往往需要对超速违法的机动车进行实时拍照取证。目前现有的机动车雷达测速装置均采用模块化设计，雷达测速单元和图像采集单元分别独立控制，当雷达检测到超速情况，发送超速信息至核心控制单元，再由核心控制单元启动图像采集单元抓拍图像，然后再进行后续的图像处理。然而，这种方法存在明显的延迟，导致抓拍取证时车辆不处于正常的图像处理区域而取证困难，主要原因在于：1)图像采集单元需要等到核心控制单元的信号到来时才能启动抓拍；2)由于现有图像采集单元为节省存储空间在采集图像时都会对图像进行压缩编码；3)而在图像采集单元在装置开启时就一直保持图像采集，当接收到启动抓拍命令时，需要等到一个完整的帧开始才能进行视频编码；4)抓拍图像时有可能抓拍到的图像是P帧或B帧图像，而不是I帧图像，需要参考前后帧图像才能解码生成一张完整的图片，而且图像质量也有所降低。

发明内容

为解决上述问题，本发明提出一种实时取证的机动车雷达测速控制装置及控制方法，该装置能够有效降低测速与抓拍取证的延迟，从而能够保证实时取证。

本发明解决上述技术问题的方案如下：

一种实时取证的机动车雷达测速控制装置，包括：雷达测速单元、图像采集单元、图像处理单元、核心控制单元，其特征在于，还包括一时序信号发生单元，其中，

雷达测速单元具有串行数据接口和图像采集触发端口，分别连接至核心控制单元和图像采集单元；图像采集单元通过专用图像数据接口与图像处理单元连接；图像处理单元与核心控制单元之间通过共享内存进行图像数据传输，核心控制单元通过I2C总线分别对图像采集单元、图像处理单元进行信令控制；所述时序信号发生单元通过串口分别连接至雷达测速单元、图像采集单元、核心控制单元。

为提高控制装置的对于超速信息处理的实时性，所述的雷达测速单元和图像采集单元采用FPGA分别对雷达信号、抓拍图像信号进行处理。

为雷达测速信号与抓拍图像的时间一致性，所述的时序信号发生单元为一高精度计数器或高精度时基发生器。

为减少图像压缩造成的延迟并提高图像质量，所述的图像采集单元内置硬件YUV专用图像数据转换器。

当雷达测速单元检测到有超速信号的雷达信息时，所述实时取证的机动车雷达测速控制装置的控制方法如下：

1)1)雷达测速单元根据超速信号，将生成的车速、车型、行车方向等信息以及当前时刻通过串口从时序信号发生单元获取的时基信号作为超速雷达数据信息通过串行数据接口发送至核心控制单元，同时，雷达测速单元还通过图像采集触发端口发送信号至图像采集单元；

2)当图像采集单元接收到触发信号时，立即启动CCD传感器进行曝光采集得到抓拍图像，并通过硬件YUV专用图像数据转换器将抓拍图像数据直接转换为YUV图像数据，同时图像采集单元通过串口获取当前时刻时序信号发生单元提供的时基信号，然后将时基信号作为一数据信息头与此时转换得到的YUV图像数据通过专用图像数据接口发送至图像处理单元；

3)图像处理单元通过以多级流水线方式，依次对每一个包含时基信号数据信息头的YUV图像数据进行图像识别处理，得到超速图像数据信息；

4)核心处理单元比对超速雷达数据信息与当前共享内存超速图像数据信息中的时基信号，若两者时基信号的时间差小于阈值，则取证留存，否则即作为无效信息丢弃，所述阈值最大值不大于当前道路的最小车头间距与理论最大车速之比。

相较于现有技术，本发明具有以下优点和效果：

A)该装置的雷达测速单元具有图像采集触发端口，能够在产生超速雷达信号时直接触发开启图像采集单元进行图像抓拍，不仅大大减少了由核心控制单元启动抓拍以及帧间时间间隔产生的延迟，避免了抓拍取证时车辆不处于正常的图像处理区域导致的取证困难，而且图像采集单元不必一直开启也降低了装置的功耗；

B)该装置还设有时序信号发生单元，通过该单元提供的统一的时间基准时基信号，有效地将超速雷达数据与超速图像数据匹配一致，有效避免各种延迟导致超速雷达信息与超速图像信息不一致的情况；

C)该装置采用共享内存的方式实现图像采集单元、图像处理单元与核心控制单元之间的高效图像数据传输，同时，图像处理单元采用多级流水线方式依次对每一个包含时基信号数据信息头的YUV图像数据进行图像识别处理，更进一步减少了图像采集和处理时造成的延迟；

D)图像采集单元内置硬件YUV专用图像数据转换器，图像无需压缩，直接将抓拍图像转换为YUV图像数据，并通过专用图像数据接口发送至图像处理单元，大大提高了图像质量的同时也降低了数据传输带宽需求，同时避免了因图像压缩导致的延迟。

附图说明

图1为本发明所述一种实时取证的机动车雷达测速控制装置的一个具体实施方式硬件结构框图；

图2为本发明所述一种实时取证的机动车雷达测速控制装置控制方法流程图；

图3为本发明所述一种实时取证的机动车雷达测速控制装置采用的超速雷达数据信息的数据结构示意图；

图4为本发明所述一种实时取证的机动车雷达测速控制装置采用的超速图像数据信息数据结构示意图；

图5为图像处理单元通过共享内存对图像进行多级流水线处理结构示意图。

具体实施方式

以下结合附图详细介绍本发明所述一种实时取证的机动车雷达测速控制装置及其控制方法。参见图1，本例提供的实时取证的机动车雷达测速控制装置，包括：雷达测速单元、图像采集单元、图像处理单元、核心控制单元和还包括一时序信号发生单元，其中，

雷达测速单元采用高精度数字平板窄波测速雷达，定位精度高，具有串行数据接口和图像采集触发端口，主要根据来自核心控制单元提供的限速信息进行车速检测，当发现超速后，立即产生脉冲图像采集信号，并通过图像采集触发端口发送至图像采集单元，同时，雷达测速单元通过串口从时序信号发生单元获取当前的时基序列，并将生成的车速、车型、行车方向等信息连同时基序列以图3所示数据格式通过串行数据接口发送至核心控制单元；

图像采集单元包括一高清晰度CCD图像传感器，其曝光时间、白平衡、采集控制等参数信息由核心控制单元通过I2C总线提供，该单元还包括一硬件YUV专用图像数据转换器，用于抓拍图像数据直接转换为YUV图像数据，并通过专用图像数据接口将YUV图像数据发送至图像处理单元；图像处理单元与核心控制单元之间通过共享内存实现图像数据的交互，同时，每次抓拍图像数据均对应的包含图像采集单元通过串口从时序信号发生单元获取的时基序列，作为一数据信息头；

为保证图像处理的性能，图像处理单元采用DSP处理系统，用于实现对于共享缓存中YUV图像数据的处理，例如车牌提取，OSD信号叠加等，其参数配置及处理控制通过I2C总线由核心控制单元提供，处理完成的超速图像信息数据其数据结构图4所示；

为兼顾性能和功耗，核心控制单元采用ARM架构嵌入式系统实现，用于实现对雷达测速单元、图像采集单元、图像处理单元的参数配置及控制，同时根据超速抓拍取证判断条件对超速雷达数据信息和超速图像数据进行配对和取证留存；

为避免各个信号之间的时基误差，提高控制装置的对于超速信息处理的实时性，所述的雷达测速单元和图像采集单元采用FPGA分别对雷达信号、图像信号进行处理，所述的时序信号发生单元为基于FPGA设计的高精度计数器，如能克服时基误差，时序信号发生单元亦可采用专用的高精度时间发生器。

参见图2，采用上述机动车雷达测速控制装置进行超速执法取证，当雷达测速单元检测到有超速信号的雷达信息时，所述实时取证的机动车雷达测速控制装置的控制方法如下：

1)雷达测速单元根据超速信号，将生成的车速、车型、行车方向等信息以及当前时刻通过串口从时序信号发生单元获取的时基信号，作为超速雷达数据信息通过串行数据接口发送至核心控制单元，同时，雷达测速单元还通过图像采集触发端口发送信号至图像采集单元；

2)当图像采集单元接收到触发信号时，立即启动CCD图像传感器进行曝光采集得到抓拍图像，并通过图像采集单元内置的硬件YUV专用图像数据转换器将抓拍图像数据直接转换为YUV图像数据，同时图像采集单元通过串口获取当前时刻时序信号发生单元提供的时基信号，然后将时基信号作为一数据信息头与此时转换得到的YUV图像数据通过专用图像数据接口发送至图像处理单元；

3)图像处理单元通过以多级流水线方式，依次对每一个包含时基信号数据信息头的YUV图像数据进行逐级图像识别处理，得到超速图像数据信息，其中流水线结构如图5所示：

图像处理单元将共享内存划分为2部分，即共享缓冲区1和共享缓冲区2，其中，共享缓冲区1用于将依次存放的YUV图像数据进行逐级图像处理，本例中，流水线1用于对依次存放的YUV图像数据进行车牌识别，流水线2用于对依次进行车牌识别后的图像进行OSD信息叠加,流水线n用于对依次进行OSD信息叠加后的图像进行图像增强处理，并且将处理完成的数据作为超速图像数据信息依次放入共享缓冲区2，且每次处理完的超速图像信息数据其数据结构图4所示；

4)核心处理单元比对超速雷达数据信息与当前共享内存超速图像数据信息中的时基信号，若两者时基信号的时间差小于阈值，则取证留存，否则即作为无效信息丢弃，所述阈值最大值不大于当前道路的理论最小车头间距与理论最大车速之比，例如当前道路的理论最大车速为300公里/小时，最小车头间距为15米，则阈值最大值为0.18秒。

Claims (5)

1.一种实时取证的机动车雷达测速控制装置，包括：雷达测速单元、图像采集单元、图像处理单元、核心控制单元，其特征在于，还包括一时序信号发生单元，其中，

雷达测速单元具有串行数据接口和图像采集触发端口，分别连接至核心控制单元和图像采集单元；图像采集单元通过专用图像数据接口与图像处理单元连接；图像处理单元与核心控制单元之间通过共享内存进行图像数据传输，核心控制单元通过I2C总线分别对图像采集单元、图像处理单元进行信令控制；所述时序信号发生单元通过串口分别连接至雷达测速单元、图像采集单元、核心控制单元。

2.如权利要求1所述的一种实时取证的机动车雷达测速控制装置，其特征在于，所述的雷达测速单元和图像采集单元采用FPGA分别对雷达信号、抓拍图像信号进行处理。

3.如权利要求1所述的一种实时取证的机动车雷达测速控制装置，其特征在于，所述的时序信号发生单元为一高精度计数器或高精度时基发生器。

4.如权利要求1所述的一种实时取证的机动车雷达测速控制装置，其特征在于，所述的图像采集单元内置硬件YUV专用图像数据转换器。

5.如权利要求1～4之一所述的一种实时取证的机动车雷达测速控制装置，所述实时取证的机动车雷达测速控制装置的控制方法如下：

1)雷达测速单元根据超速信号，将生成的车速、车型、行车方向等信息以及当前时刻通过串口从时序信号发生单元获取的时基信号作为超速雷达数据信息通过串行数据接口发送至核心控制单元，同时，雷达测速单元还通过图像采集触发端口发送信号至图像采集单元；

2)当图像采集单元接收到触发信号时，立即启动CCD传感器进行曝光采集得到抓拍图像，并通过硬件YUV专用图像数据转换器将抓拍图像数据直接转换为YUV图像数据，同时图像采集单元通过串口获取当前时刻时序信号发生单元提供的时基信号，然后将时基信号作为一数据信息头与此时转换得到的YUV图像数据通过专用图像数据接口发送至图像处理单元；

3)图像处理单元通过以多级流水线方式，依次对每一个包含时基信号数据信息头的YUV图像数据进行图像识别处理，得到超速图像数据信息；

4)核心处理单元比对超速雷达数据信息与当前共享内存超速图像数据信息中的时基信号，若两者时基信号的时间差小于阈值，则取证留存，否则即作为无效信息丢弃，所述阈值最大值不大于当前道路的最小车头间距与理论最大车速之比。