CN101976506A - 一种机动车超速图像取证及无线传输装置 - Google Patents

Abstract

本发明的目的在于公开一种机动车超速图像取证及无线传输装置，可对机动车超速时的交通违章图像实时纪录传输，一旦外围测速单元测到超速车辆，通过视频传感器把当前帧图像抓取到FPGA大规模逻辑处理器件，图像经过JPEG压缩程序处理后通过高速IO口传输到DSP数字信号处理器芯片，DSP数字信号处理器芯片把图像存到数据存储单元上，图像上叠加有外围测速单元送来的速度、距离、时间、日期和设定的地点、警号、限速、照片编号及机号等信息，同时通过无线网络实时地把图像传输到终端服务器，服务器端建立以牌照识别为基础的专用数据库系统提供各类服务，同时在夜间执法时配以专用闪光灯抓拍超速车辆，实现本发明的目的。

Description

一种机动车超速图像取证及无线传输装置

技术领域

本发明涉及一种机动车超速图像取证及无线传输装置，特别涉及一种采用DSP和CDMA技术把机动车超速时的图像进行取证并通过CDMA的3G网络实时无线传输的机动车超速图像取证及无线传输装置。

背景技术

随着现代交通的日益发展，形形色色的道路交通监管设备已经成为交通管理的必备设施，而超速监测设备又在其中占有很大份额，其市场经过前几年的快速发展，已相对成熟。现今监测车辆速度的专用测速设备主要有线圈、雷达和激光三种，其他如视频检测等方式使用范围很小。根据公开的产品和文献资料，在上世纪90年代初，我国交警部门大量使用的是不含取证设备的雷达测速仪；公安部第三研究所在1998年底研制出了我国第一个由激光测速仪、SH-8摄像机、笔记本电脑、字符叠加卡和视频截取卡等设备组成的激光测速取证设备。2000年来，市场上生产测速仪的厂家也仿造激光测速的取证设备，用笔记本电脑或工控机与雷达测速仪组成取证系统，没什么技术上优势，仿造很容易。

鉴于近几年来，以数字图像处理为对象的数字信号处理芯片的不断涌现，为高速图像处理的硬件实现奠定了较好的物质基础，在一些专业领域，正在尝试用嵌入式DSP芯片作为数字图像的主处理芯片，特别在一些专业仪器中，开始进行了嵌入式DSP芯片进行数字图像的采集、预处理、压缩解压缩等方面的应用研究。

利用CDMA技术实时无线传输图像是结合无线网络、图像处理、传感器、以及微电子学等多学科门类的一门前沿技术，在3G网络迅猛发展的推动下，图像实时线传输成为了可能。利用现阶段成熟的CDMA 3G无线网络，把取证图像无线实时传输到远程数据库或现场执法地点，交警可利用无线传输功能主要完成以下功能：任何时间，任何地点实现取证图像的实时传输，不受地域条件限制，通过后台服务器在卡口间传输，确保违章车辆在自己的管辖范围内能得到及时处理，集中数据库管理，能将违章车辆的信息及时的汇总，统一管理。技术关键是解决在测速仪和图像采集存储工作同时，实时完整的传输取证图像，涉及到底层无线硬件单元的电路设计，软件驱动的编写，TCP/IP协议在专用嵌入式系统上的实现，在无线网络协议上自动拨号，断点续传等关键技术的研究。

综上所述，针对现有技术的缺陷，特别需要一种机动车超速图像取证及无线传输装置，使用DSP和3G技术实现对机动车超速时的图像进行取证并通过3G网络实时无线传输，以解决以上提到的问题。

发明内容

本发明的目的在于提供一种机动车超速图像取证及无线传输装置，利用嵌入式DSP和CDMA技术，能够对机动车超速时的图像进行取证并通过CDMA网络实时无线传输。

本发明所解决的技术问题可以采用以下技术方案来实现：

一种机动车超速图像取证及无线传输装置，其特征在于，它包括一DSP数字信号处理器芯片、一FPGA大规模逻辑处理器件、一总线控制单元、一外围测速单元、一无线网络传输单元、一显示单元、若干视频传感器、一程序和数据存储器、若干动态存储器、一数据存储单元及一电源单元；所述视频传感器采集机动车超速时刻的视频数据通过所述总线控制单元传输到所述FPGA大规模逻辑处理器件，所述FPGA大规模逻辑处理器件与所述DSP数字信号处理器芯片互相连接，所述无线网络传输单元与所述DSP数字信号处理器芯片互相连接，所述动态存储器、DSP数字信号处理器芯片、FPGA大规模逻辑处理器件、数据存储单元、显示单元通过所述总线控制单元经数据总线和地址总线相互连接，所述电源单元分别与所述DSP数字信号处理器芯片、FPGA大规模逻辑处理器件、总线控制单元、外围测速单元、无线网络传输单元、显示单元、视频传感器、程序和数据存储器、动态存储器、数据存储单元各部分互相连接。

在本发明的一个实施例中，所述程序和数据存储器内固化有超速图像取证及无线传输程序，所述超速图像取证包括如下步骤：

a)FPGA大规模逻辑处理器件通过视频传感器进行数据帧采样；

b)DSP数字信号处理器芯片接收外围测速单元的超速信息；

c)FPGA大规模逻辑处理器件把超速信息叠加到超速图片；

d)DSP数字信号处理器芯片对图片进行压缩编码；

e)DSP数字信号处理器芯片将图片通过无线网络传输单元进行网络无线传输；

f)DSP数字信号处理器芯片将图片保存到数据存储单元；

g)FPGA大规模逻辑处理器件通过显示单元显示。

在本发明的一个实施例中，所述无线网络传输单元为CDMA无线网络传输单元，其进行实时无线传输的步骤如下：首先，接收外围测速单元串口的超速信息；然后，对视频传感器进行高速数据帧采样，把超速信息叠加到超速图片，对图片进行JPEG压缩编码；最后，对图片进行CDMA网络无线传输并将图片保存到数据存储单元。

在本发明的一个实施例中，所述无线网络传输单元通过emac接口和TCP/IP协议由CDMA无线网络实时地进行图像传输。

在本发明的一个实施例中，所述外围测速单元通过RS232方式与所述FPGA大规模逻辑处理器件互相连接，方便对接外围成熟的测速部件。

在本发明的一个实施例中，所述视频传感器采用150万像素CCD传感器，支持两路输入，实现图像的亮度、对比度、饱和度、增益调节，记录JPEG照片的象素为1280×960，实现两路视频图像信号的同时采样，两路图像采样时间应小于30毫秒。

在本发明的一个实施例中，在上述步骤c)中，所述DSP数字信号处理器芯片将图片保存到数据存储单元，存储2张JPEG图像，一幅为车辆特写JPEG图像，一幅为道路全景JPEG图像；同时保存一个包含超速信息及其它相关信息的TXT文件，支持容量大于4G，文件保存采用FAT格式，并支持在线格式化功能。

在本发明的一个实施例中，所述超速信息叠加到超速图片为叠加所述外围测速单元送来的超速信息(含时间、限速、速度和距离信息)及其它相关信息(机器号、警号、十字叉和操作地点信息)。

在本发明的一个实施例中，在上述步骤e)中，采用CDMA2000无线数据传输技术，采用FIFO传输策略，在无线网络协议上进行自动拨号，断点续传，在网络正常状态下传输速率达到每张图片耗时小于10秒。

在本发明的一个实施例中，所述视频传感器将现场图像进行光电转换后，以数字方式输入FPGA大规模逻辑处理器件，既避免了模拟图像AD变化带来的电路复杂性，又使得图像质量大大提高并满足后期识别运算需要的图像质量；其中所述视频传感器采用Sony公司的ICX205AK，该款彩色CCD光学尺寸为1/2英寸，有效像素为1392mm(H)×1040mm(V)。该款传感器具有很高的信噪比和动态范围，支持每秒15帧的图像采样；CCD的图像采样主要由AnalogDevice公司的AD9849来实现。

本发明的机动车超速图像取证及无线传输装置，可对机动车超速时的交通违章图像实时纪录传输，一旦外围测速单元测到超速车辆，通过视频传感器把当前帧图像抓取到FPGA大规模逻辑处理器件，图像经过JPEG压缩程序处理后通过高速IO口传输到DSP数字信号处理器芯片，DSP数字信号处理器芯片把图像存到数据存储单元上，图像上叠加有外围测速单元送来的速度、距离、时间、日期和设定的地点、警号、限速、照片编号及机号等信息，同时通过无线网络实时地把图像传输到终端服务器，服务器端建立以牌照识别为基础的专用数据库系统提供各类服务，同时在夜间执法时配以专用闪光灯抓拍超速车辆，实现本发明的目的。

本发明的特点可参阅本案图式及以下较好实施方式的详细说明而获得清楚地了解。

附图说明

图1为本发明的机动车超速图像取证及无线传输装置的硬件系统结构图；

图2为本发明的机动车超速图像取证及无线传输装置的程序流程图；

图3为本发明的机动车超速图像取证及无线传输装置的传输方法的处理流程图；

图4为本发明的机动车超速图像取证及无线传输装置的视频传感器的数据采集模块图；

图5为本发明的机动车超速图像取证及无线传输装置的动态存储器的应用模块图；

图6为本发明的机动车超速图像取证及无线传输装置的程序和数据存储器的模块图；

图7为本发明的机动车超速图像取证及无线传输装置的日间应用示意图；

图8为本发明的机动车超速图像取证及无线传输装置的夜间应用示意图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

如图1所示，本发明的机动车超速图像取证及无线传输装置，它包括一DSP数字信号处理器芯片100、一FPGA大规模逻辑处理器件200、一总线控制单元300、一外围测速单元400、一无线网络传输单元500、一显示单元600、若干视频传感器700、一程序和数据存储器800、若干动态存储器810、一数据存储单元820及一电源单元900；所述视频传感器700采集机动车超速时刻的视频数据通过所述总线控制单元300传输到所述FPGA大规模逻辑处理器件200，所述FPGA大规模逻辑处理器件200与所述DSP数字信号处理器芯片100互相连接，所述无线网络传输单元500与所述DSP数字信号处理器芯片100互相连接，所述动态存储器810、DSP数字信号处理器芯片100、FPGA大规模逻辑处理器件200、数据存储单元820、显示单元600通过所述总线控制单元300经数据总线和地址总线相互连接，所述电源单元900分别与所述DSP数字信号处理器芯片100、FPGA大规模逻辑处理器件200、总线控制单元300、外围测速单元400、无线网络传输单元500、显示单元600、视频传感器700、程序和数据存储器800、动态存储器810、数据存储单元820各部分互相连接。

在本实施例中，DSP数字信号处理器芯片100采用TI公司的TMS320C6000系列DM642DSP嵌入式处理器；FPGA大规模逻辑处理器件200采用ALTER公司的Cyclone-II系列FPGA来组建系统，FPGA大规模逻辑处理器件200可以高速采集百万像素的大容量数字视频数据，可以进行滤波和白平衡处理；视频传感器700采用Sony公司的ICX205AK，该款彩色CCD光学尺寸为1/2英寸，有效像素为1392mm(H)×1040mm(V)；AD转换采用Analog Device公司的AD9849实现。

在本发明中，所述程序和数据存储器800内固化有超速图像取证及无线传输程序，所述超速图像取证包括如下步骤：

a)FPGA大规模逻辑处理器件200通过视频传感器700进行数据帧采样；

b)DSP数字信号处理器芯片100接收外围测速单元400的超速信息；

c)FPGA大规模逻辑处理器件200把超速信息叠加到超速图片；

d)DSP数字信号处理器芯片100对图片进行压缩编码；

e)DSP数字信号处理器芯片100将图片通过无线网络传输单元500进行网络无线传输；

f)DSP数字信号处理器芯片100将图片保存到数据存储单元820；

g)FPGA大规模逻辑处理器件200通过显示单元600显示。

其中，步骤e)、f)由DSP数字信号处理器芯片100完成，步骤a)、d)由FPGA大规模逻辑处理器件200完成，步骤b)、c)、g)由DSP数字信号处理器芯片100和FPGA大规模逻辑处理器件200协作完成。

其具体工作过程是：

上电后装置自动进入取景模式(显示单元600右上角显示“取景”)，此时显示单元600显示为直通图像(含白色取景框)；显示单元600上方的状态指示栏从左至右分别显示数据存储单元820余量信息(以组为单位)，地点、警号、环境模式信息以及取证仪工作模式信息；

如果确认已将瞄准状态调至最佳且已正确插入数据存储单元820，按下侦测键进入侦测模式。在自动侦测状态下，当有超速信息从外围测速单元400传来时，装置立刻启动串口接收子程序，接收测速仪送来的超速信息(含时间、限速、速度和距离等信息)，同时数据存储单元820余量信息以组为单位进行动态调整。每记录一组图像后，若3秒钟内没有进行其他操作，并且外围测速单元400无超速信息传来，则设备自动回到图像直通即自动侦测状态。

接收信息完成后，对视频传感器700进行初始化设置，设置输入输出格式、图像的亮度、对比度、饱和度，并且启动AD9849芯片开始工作。视频传感器700的每个像素的输出波形只在一部分时间内是图像信号，其余时间内是复位电平和干扰。为了取出图像信号并消除干扰，要采用取样保持电路。每个像素信号被取样后，由一电容把信号保持下来，直到取样下一个像素信号。

开启图像增益调节(PGA，Pixel Gain Amplifier)，前端采集的图像可实现-2db到+10db的增益调节功能。开启高精度AD转换功能，将采样的信号转化成12位的Bayer数据。产生时序驱动(TG，Time Generating)，驱动脉冲产生电路产生视频传感器700所需的垂直CCD移位寄存器多相时钟驱动信号和水平CCD读出寄存器多相时钟驱动信号。

现场图像经视频传感器700将图像进行光电转换后，以数字方式输入FPGA大规模逻辑处理器件200，采集CCD图像。采集到的图像需要进行一些滤波和白平衡处理，此处理完的数据为Bayer格式，FPGA大规模逻辑处理器件200内部需要对其进行图像格式的转换，此处将其转换成RGB格式。转换完后对数据进行存储显示，这里两片SDRAM组成了一个乒乓结构，其中一个SDRAM存储完了一帧图像后送DSP，同时另一片SDRAM接着存储下一副图像数据。

把采集到的图像数据和接收到的串口超速信息进行字符叠加，叠加的信息含时间、限速、速度和距离等信息及其它相关信息(机器号、警号、十字叉和操作地点等信息)。

把叠加好信息的图片数据和装置状态信息(如CF卡余量信息，抓拍状态信息)送显示单元600进行显示。

启动文件系统管理，保存图像数据和超速信息进入数据存储单元820。

开启图像发送，接收缓冲数据池，调用CDMA无线传输程序，启动图像数据发送到远程后台数据库上的终端服务器上。

在上述中，数据存储单元820采用CF卡，显示单元600采用LCD显示屏，外围测速单元400采用测速仪。

如图3所示，所述无线网络传输单元500为CDMA无线网络传输单元，其进行实时无线传输的步骤如下：首先，接收外围测速单元串口的超速信息；然后，对视频传感器进行高速数据帧采样，把超速信息叠加到超速图片，对图片进行JPEG压缩编码；最后，对图片进行CDMA网络无线传输并将图片保存到数据存储单元。

在本发明中，所述无线网络传输单元500通过emac接口和TCP/IP协议由CDMA无线网络实时地进行图像传输。

在本发明中，所述外围测速单元400通过RS232方式与所述FPGA大规模逻辑处理器件200互相连接，方便对接外围成熟的测速部件。

在本发明的一个实施例中，所述视频传感器700采用150万像素CCD传感器，支持两路输入，实现图像的亮度、对比度、饱和度、增益调节，记录JPEG照片的象素为1280×960，实现两路视频图像信号的同时采样，两路图像采样时间应小于30毫秒。

在本发明中，在上述步骤c)中，所述DSP数字信号处理器芯片100将图片保存到数据存储单元820，存储2张JPEG图像，一幅为车辆特写JPEG图像，一幅为道路全景JPEG图像；同时保存一个包含超速信息及其它相关信息的TXT文件，支持容量大于4G，文件保存采用FAT格式，并支持在线格式化功能。

在本发明中，所述超速信息叠加到超速图片为叠加所述外围测速单元送来的超速信息(含时间、限速、速度和距离信息)及其它相关信息(机器号、警号、十字叉和操作地点信息)。

在本发明中，在上述步骤e)中，采用CDMA2000无线数据传输技术，采用FIFO传输策略，在无线网络协议上进行自动拨号，断点续传，在网络正常状态下传输速率达到每张图片耗时小于10秒。

如图4所示，所述视频传感器700将现场图像进行光电转换后，以数字方式输入FPGA大规模逻辑处理器件，既避免了模拟图像AD变化带来的电路复杂性，又使得图像质量大大提高并满足后期识别运算需要的图像质量；其中所述视频传感器采用Sony公司的ICX205AK，该款彩色CCD光学尺寸为1/2英寸，有效像素为1392mm(H)×1040mm(V)。该款传感器具有很高的信噪比和动态范围，支持每秒15帧的图像采样；CCD的图像采样主要由Analog Device公司的AD9849来实现。

如图5所示，在处理过程中需开辟多帧图像的存储空间作为缓存，因此选用4片SAMSUNG公司的K4S561632E SDRAM芯片组成128M字节高速动态存储器810。地址线A[0..12]中A0～A12为行地址，A0～A8为列地址。通过和控制行、列地址选通。DM642的EA[3..15]做为连接SDRAM的地址线。EA[16..17]用于SDRAM 4个Bank的片选，连接SDRAM的BA[0..1]即可。EA[0..2]通过内部3/8译码器，输出BE[0..7]，用于使能DM642以字节形式访问SDRAM，只需连接SDRAM的DQML和DQMH引脚。

如图6所示，系统上电时，由引导程序将DSP数字信号处理器芯片100的应用程序从程序和数据存储器800引导到DSP数字信号处理器芯片100的应用板上的高速动态存储器810(如内部SRAM，SDRAM等)中。由于程序和数据存储器800具有电信号删除功能，且删除速度快，集成度高，因而已成为此种存储器的首选。

程序和数据存储器800选用ATMEL公司的AT29LV020FLASH芯片，它是NOR型的FLASH芯片，总容量为256KB，分为1024个段，每段256字节，数据总线是8位。FLASH必须接在EMIF的CE1空间，即DSP的与AT29LV020的芯片使能

相连。AT29LV020的输出使能写使能

分别与DSP的读、写控制信号

连接。

如图7所示，一旦外围测速单元400测到超速车辆，即刻把拍到的图像通过DSP数字信号处理器芯片100和FPGA大规模逻辑处理器件200分析处理并保存，图像上叠加有测速仪送来的速度、距离、时间、日期和设定的地点、警号、限速、照片编号及机号等信息，同时通过CDMA 3G无线网络实时地把图像传输到远程后台数据库上的终端服务器，服务器端建立以牌照识别为基础的专用数据库系统提供各类服务，后台专用数据库系统也可通过Internet网络与前端道路执法点联系，及时处理超速违章车辆。

如图8所示，在夜间，配备专用夜拍闪光灯可拍清楚50-100米处远的车辆；夜拍专用光源放置在外围测速单元400前端，同步遥控触发。一旦外围测速单元400测到超速车辆，测速仪首先触发闪光灯亮，在闪光灯亮的瞬间高速图像捕捉器即刻把取证图像保存，其余操作与日间相同。解决了白天夜间全天候工作的问题。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内，本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种机动车超速图像取证及无线传输装置，其特征在于，它包括一DSP数字信号处理器芯片、一FPGA大规模逻辑处理器件、一总线控制单元、一外围测速单元、一无线网络传输单元、一显示单元、若干视频传感器、一程序和数据存储器、若干动态存储器、一数据存储单元及一电源单元；所述视频传感器采集机动车超速时刻的视频数据通过所述总线控制单元传输到所述FPGA大规模逻辑处理器件，所述FPGA大规模逻辑处理器件与所述DSP数字信号处理器芯片互相连接，所述无线网络传输单元与所述DSP数字信号处理器芯片互相连接，所述动态存储器、DSP数字信号处理器芯片、FPGA大规模逻辑处理器件、数据存储单元、显示单元通过所述总线控制单元经数据总线和地址总线相互连接，所述电源单元分别与所述DSP数字信号处理器芯片、FPGA大规模逻辑处理器件、总线控制单元、外围测速单元、无线网络传输单元、显示单元、视频传感器、程序和数据存储器、动态存储器、数据存储单元各部分互相连接。

2.如权利要求1所述的机动车超速图像取证及无线传输装置，其特征在于，所述程序和数据存储器内固化有超速图像取证及无线传输程序，所述超速图像取证包括如下步骤：

a)FPGA大规模逻辑处理器件通过视频传感器进行数据帧采样；

b)DSP数字信号处理器芯片接收外围测速单元的超速信息；

c)FPGA大规模逻辑处理器件把超速信息叠加到超速图片；

d)DSP数字信号处理器芯片对图片进行压缩编码；

e)DSP数字信号处理器芯片将图片通过无线网络传输单元进行网络无线传输；

f)DSP数字信号处理器芯片将图片保存到数据存储单元；

g)FPGA大规模逻辑处理器件通过显示单元显示。

3.如权利要求1所述的机动车超速图像取证及无线传输装置，其特征在于，所述无线网络传输单元为CDMA无线网络传输单元，其进行实时无线传输的步骤如下：首先，接收外围测速单元串口的超速信息；然后，对视频传感器进行高速数据帧采样，把超速信息叠加到超速图片，对图片进行JPEG压缩编码；最后，对图片进行CDMA网络无线传输并将图片保存到数据存储单元。

4.如权利要求1所述的机动车超速图像取证及无线传输装置，其特征在于，所述无线网络传输单元通过emac接口和TCP/IP协议由CDMA无线网络实时地进行图像传输。

5.如权利要求1所述的机动车超速图像取证及无线传输装置，其特征在于，所述外围测速单元通过RS232方式与所述FPGA大规模逻辑处理器件互相连接，方便对接外围成熟的测速部件。

6.如权利要求1所述的机动车超速图像取证及无线传输装置，其特征在于，所述视频传感器采用150万像素CCD传感器，支持两路输入，实现图像的亮度、对比度、饱和度、增益调节，记录JPEG照片的象素为1280×960，实现两路视频图像信号的同时采样，两路图像采样时间应小于30毫秒。

7.如权利要求2所述的机动车超速图像取证及无线传输装置，其特征在于，在上述步骤c)中，所述DSP数字信号处理器芯片将图片保存到数据存储单元，存储2张JPEG图像，一幅为车辆特写JPEG图像，一幅为道路全景JPEG图像；同时保存一个包含超速信息及其它相关信息的TXT文件，支持容量大于4G，文件保存采用FAT格式，并支持在线格式化功能。

8.如权利要求2所述的机动车超速图像取证及无线传输装置，其特征在于，所述超速信息叠加到超速图片为叠加所述外围测速单元送来的超速信息(含时间、限速、速度和距离信息)及其它相关信息(机器号、警号、十字叉和操作地点信息)。

9.如权利要求2所述的机动车超速图像取证及无线传输装置，其特征在于，在上述步骤e)中，采用CDMA2000无线数据传输技术，采用FIFO传输策略，在无线网络协议上进行自动拨号，断点续传，在网络正常状态下传输速率达到每张图片耗时小于10秒。

10.如权利要求1所述的机动车超速图像取证及无线传输装置，其特征在于，所述视频传感器将现场图像进行光电转换后，以数字方式输入FPGA大规模逻辑处理器件，既避免了模拟图像AD变化带来的电路复杂性，又使得图像质量大大提高并满足后期识别运算需要的图像质量。

Images