CN105743690B - 用于管理网络设备的功率和性能的技术 - Google Patents

用于管理网络设备的功率和性能的技术 Download PDF

Info

Publication number
CN105743690B
CN105743690B CN201510822434.4A CN201510822434A CN105743690B CN 105743690 B CN105743690 B CN 105743690B CN 201510822434 A CN201510822434 A CN 201510822434A CN 105743690 B CN105743690 B CN 105743690B
Authority
CN
China
Prior art keywords
switch circuit
processing unit
packets
ports
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510822434.4A
Other languages
English (en)
Other versions
CN105743690A (zh
Inventor
R·王
C·马乔科
P·康纳
D·库玛尔
N·雅尼
D·达勒
S·戈布里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105743690A publication Critical patent/CN105743690A/zh
Application granted granted Critical
Publication of CN105743690B publication Critical patent/CN105743690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/32—Specific management aspects for broadband networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Power Sources (AREA)
  • Small-Scale Networks (AREA)

Abstract

各个实施例通常针对于通过将一个或多个分组缓存在用于一个或多个输入/输出(I/O)端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期的装置、方法和其它技术。实施例可以包括：使处理单元和/或交换电路在该空闲周期期间以较低功率状态进行操作，并通过向处理单元和/或交换电路传输一个或多个带外消息，来使处理单元和/或交换电路退出低功率状态。

Description

用于管理网络设备的功率和性能的技术
技术领域
概括地说，本文所描述的实施例涉及用于网络设备的功率和性能管理的技术。
背景技术
现代通信网络包括诸如路由器、交换机、网桥之类的节点，以及通过网络来传输数据的其它设备。这些年来，网络已经变得越来越复杂，其导致网络节点的网的交织。因此，节点厂商一直在努力定制、优化和提高节点的性能。传统上，网络不具有用来代替诸如专用集成电路(ASIC)之类的专门设备的可编程实体。虽然可以使用一些编程框架来配置网络，但智能一直处于网络之外，并且不是网络本身的固有部分。
附图说明
图1示出了用于对分组进行处理的计算系统的实施例。
图2示出了用于对分组进行处理的计算系统的另一个实施例。
图3示出两个时序图的实施例。
图4A/4B示出了用于对分组进行处理的计算系统的另一个实施例。
图5示出了第一逻辑流程图的实施例。
图6示出了第二逻辑流程图的实施例。
图7示出了第三逻辑流程图的实施例。
图8示出了一种计算系统的实施例。
图9示出了一种计算架构的示例性实施例。
具体实施方式
各个实施例通常针对于改进功耗和经过一个或多个计算设备的信息流(例如，网络计算设备)的装置、系统和方法。具体而言，实施例可以针对于启用分组的处理之间的空闲周期，使得计算设备的一个或多个部件可以进入低功率(和低频率)操作状态并在该状态下保持更长的时间段。此外，这些实施例可以包括：通知部件的输入/输出(I/O)端口进入较低功率状态，以实现将分组缓存在一个或多个缓冲区中。可以以协调方式来缓冲和释放这些分组，以产生更长的空闲周期。因此，可以使用这些缓冲技术来实现显著的省电。
此外，实施例还可以针对于与部件进行智能通信，使得在分组被释放以进行处理之前，这些部件以协调方式退出较低的功率状态并进入操作状态来处理信息。例如，可以向部件传输一个或多个消息(例如，带外消息)，其中这些消息指示它们需要退出较低的功率状态，并准备对分组进行处理。可以在结束动态存储器寻址(DMA)和I/O端口发起DMA中断之前，传输这些消息。
另外，实施例可以针对于控制通过I/O端口的分组的流。例如，可以将分组从大量使用的I/O端口重定向到较少使用的I/O端口来进行处理，以便优化用于大量使用的I/O端口的缓冲区和处理资源。尽管如此，在一些实例中，可以在不是到其目的地的最短路径的I/O端口上传输分组，这些分组可能更早地到达并被处理(由于在大量使用的I/O端口上的延时问题)。通过下面的描述之后，这些和其它细节将变得更加显而易见。
此外，各个实施例还涉及用于执行这些操作的装置或者系统。该装置可以是专门针对所需要的目的来构造的，或者其可以包括通用计算机，如由该计算机中所存储的计算机程序所选择性地激活或者重新配置的。本文所给出的过程与特定的计算机或者其它装置没有内在的关系。可以结合根据本文的教导内容所写的程序来使用各种通用机器，或者可以证明便利的是构造更专用的装置来执行所需要的方法。根据所给出的描述，各种各样的这些机器所需要的结构将显而易见。
现在参照附图，其中贯穿全文的相似附图标记，用于指代类似的组成部分。在下面的描述中，出于说明的目的，阐述了众多的特定细节，以便提供对其的透彻理解。但是，可以在没有这些特定细节的情况下实现这些新颖的实施例。在其它实例中，为了有助于公知的结构和设备的描述，这些公知的结构和设备以框图形式示出。本发明旨在覆盖与所要求保护的主题相一致的所有修改、等价物和替代物。
图1示出了用于处理信息，执行交换操作，以及执行功率和性能管理以节省能耗和功耗的计算系统101的示例性实施例。在一些实施例中，计算系统101包括处理单元102、交换电路104、交换电路控制部件106和存储器108。此外，计算系统101可以包括一个或多个I/O端口112，以发送和接收一个或多个分组中的信息。
计算系统101可以是任意类型的计算设备，其包括但不限于网络设备、网络交换机、多层交换机、路由器、网络集线器、交换集线器、桥接集线器、媒体访问控制(MAC)桥接、分组交换设备、多端口网络桥或者对分组进行处理的任何其它类型的设备。例如，计算系统101可以是诸如计算机、桌面型计算机、膝上型计算机、平板设备之类的计算设备、包括蜂窝电话、智能电话的电话、个人数字助理、服务器、机架式服务器、刀片式服务器或者任何其它类型的服务器。在特定的实施例中，计算系统101可以是软件交换机或软件/硬件混合交换机，例如可以实现网络功能虚拟化(NFV)以便对网络处理过程的各个方面进行虚拟化的软件定义(SDN)网络交换机。各个实施例并不限于这种方式。
在一些实施例中，计算系统101包括一个或多个处理单元102和交换电路104。处理单元102可以是任何类型的计算单元，例如但不限于微处理器、处理器、中央处理单元、数字信号处理单元、双核处理器、移动设备处理器、桌面型处理器、单核处理器、片上系统(SoC)设备、复杂指令集计算(CISC)微处理器、精简指令集(RISC)微处理器、超长指令字(VLIW)微处理器或者单个芯片或集成电路上的任何其它类型的处理器或处理电路。处理单元102可以经由一个或多个互连122，连接到交换电路104、交换电路控制部件106和存储器108，并与它们进行通信，其中这些互连122可以是任何类型的迹线、总线等等。例如，互连122可以至少部分地实现成系统管理总线(SMBus)、集成电路间(I2C)总线或者任何其它类型的总线，并且可以在一个或多个带外消息中传输信息。各个实施例并不限于这种方式。
交换电路104可以包括任何类型的交换电路，例如，交换结构、诸如软件纵横之类的网络纵横、分组交换电路等等。在一些实施例中，交换电路104可以至少部分地被虚拟化，并至少部分地在软件中实现。各个实施例并不限于这种方式。
在实施例中，交换电路104指引I/O端口112所传输的分组的流。例如，交换电路104可以将在I/O端口112-a处接收的一个或多个分组的流指引到另一个I/O端口(例如，I/O端口112-b、I/O端口112-c或者I/O端口112-d)。在另一个例子中，交换电路104可以将在I/O端口112-b处接收的一个或多个分组的流指引到另一个I/O端口(例如，I/O端口112-a、I/O端口112-c或者I/O端口112-d)。各个实施例并不限于这种方式，交换电路104可以将由I/O端口112中的任何一个端口接收的一个或多个分组的流指引到I/O端口112中的任何一个端口进行发送。换言之，可以在相同的I/O端口112上接收和发送分组。I/O端口112可以是用于传输信息的任何类型的端口，包括网络端口、物理端口、软件I/O端口等等。在各个实施例中，I/O端口112可以包括诸如收发机之类的电路，以便将信息作为一个或多个分组传输到耦合的设备。各个实施例并不限于这种方式。
在一些实施例中，交换电路104可以基于分组中的信息，来指引分组的流。例如，分组可以包括目标标识、地址、端口号等等，交换电路104可以基于该标识，来确定用哪个I/O端口112来发送分组。但是，在一些实施例中，交换电路104可以基于从交换电路控制部件106接收的信息，来指引分组。例如，交换电路控制部件106可以确定I/O端口112中的一个端口的输出端口被过载使用或者正承受大量业务。在该情况下，交换电路控制部件106可以指示交换电路104将针对于过载使用的I/O端口112的较低优先级分组发送到较少使用的另一个I/O端口112。通过下面的描述，这些和其它细节将变得更加显而易见。
交换电路104还可以以各种操作状态进行操作。例如，交换电路104可以操作在低功率状态、中等功率状态或者高功率状态。此外，还可以调整交换电路104的频率。一般情况下，例如，低功率状态在低频率状态操作，中等功率状态在中等频率状态操作，高功率状态在高频率状态操作。交换电路104可以操作在任意数量的功率状态和频率状态，并不限于三种功率状态和/或三种频率状态。交换电路控制部件106可以对这些操作状态进行监测和控制。
计算系统101的部件(包括处理单元102和交换电路104的)，可以与包括操作系统110的一个或多个软件层相耦合。例如，处理单元102和操作系统110可以使用函数调用、系统调用、中断等等，经由内核进行通信。操作系统110可以只用软件实现、只用硬件实现或者其组合，并可以用于管理计算系统101的部件(例如，处理单元102、交换电路104、交换电路控制部件106、存储器108等等)。操作系统的例子包括基于
Figure BDA0000855899260000053
的操作系统、
Figure BDA0000855899260000051
操作系统、基于
Figure BDA0000855899260000052
的操作系统等等。
在一些实施例中，例如当计算系统101是SDN网络交换机时，操作系统110可以包括一个或多个应用以管理和控制计算系统101。更具体而言，操作系统110可以包括一个或多个SDN应用，例如，这些SDN应用可以向处理单元102和交换电路104传输网络需求和期望的网络行为。各个实施例并不限于这种方式。
在一些实施例中，计算系统101可以包括交换电路控制部件106以管理计算系统101的各个方面，其包括：处理单元102和交换电路104的操作状态，以及经由交换电路104来控制通过I/O端口112的业务的流。交换电路控制部件106可以只用硬件实现、只用软件实现或者其组合。此外，在一些实施例中，交换电路控制部件106可以是独立的部件，或者被实现成另一个部件(例如，处理单元102和/或交换电路104)的一个或多个部分。在一些实施例中，例如，当计算系统101是SDN网络设备时，交换电路控制部件106还可以被实现成SDN应用。各个实施例并不限于这种方式。
在一些实施例中，交换电路控制部件106可以控制和管理I/O端口112上的业务流以生成空闲周期，使得处理单元102和交换电路104可以进入低功率和/或低频率操作状态。通常，I/O端口按照随机的时间间隔来接收和发送分组，其使得只留下很少的“停止(down)”时间用于处理单元102和交换电路104来进入低功率和/或低频率状态。交换电路控制部件106可以通过向I/O端口112通知处理单元102和/或交换电路104期望进入低功率和/或低频率状态，来实现处理单元102和交换电路104的空闲周期。作为响应，I/O端口112可以使用缓冲区来缓存分组，以生成空闲周期或者时间段，在此期间，处理单元102和/或交换电路104不需要对分组进行处理，并可以进入低功率和/或低频率状态。各个实施例并不限于该示例，在一些实施例中，交换电路控制部件106可以指示I/O端口112将分组缓存一段时间。
在一些实施例中，交换电路控制部件106可以使用优化的缓冲清空/填充(OBFF)技术，以在I/O端口112上实现分组的缓存以生成空闲周期。例如，交换电路控制部件106可以向I/O端口112传输信息，其中该信息指示处理单元102和交换电路104即将进入较低功率状态。I/O端口112可以使用该信息来将一个或多个分组组织在缓冲区中。I/O端口112可以释放分组，以便由处理单元102和交换电路104以“突发”和协调方式进行处理，使得处理单元102和交换电路104可以在低功率和/或低频率状态保持更长的时间段以节省更多的能量。这只是对分组进行协调和缓存来处理，以延长和生成更长的空闲周期的一个例子。也可以预期其它的技术。
在一些实施例中，交换电路控制部件106可以基于从I/O端口112接收的分组信息，控制和管理处理单元102和交换电路104的操作状态以及其变化。例如，上述分组信息可以包括每一个“突发”大小中的分组的数量和/或分组的优先级。因此，交换电路控制部件106可以基于每一个突发中的分组的大小，确定处理单元102和/或交换电路104何时可以处于低功率和/或低频率状态，以及在该状态下多长时间。在另一个例子中，交换电路控制部件106可以基于被缓存的分组的优先级，控制处理单元102和/或交换电路104处于低功率和低频率状态多长时间。例如，高优先级分组可能需要进行更频繁地处理，因此其需要更短的空闲周期。
此外，交换电路控制部件106可以控制处理单元102和/或交换电路104的操作状态，以确保它们处于适当的操作状态来处理信息，而不具有时延和对性能的影响。例如，交换电路控制部件106可以使用分组信息，以便在完成动态存储器寻址(DMA)之前并且在I/O端口112发出中断(例如，用于处理这些分组的DMA中断)之前，使处理单元102和/或交换电路104进入高功率和/或高频率状态。通过将处理单元102和/或交换电路104提升到适当的操作状态，它们可以准备好及时地对分组进行处理。
交换电路控制部件106还可以基于分组信息和I/O端口112上的吞吐量，来管理和控制通过I/O端口112中的每一个端口的业务分组的流。更具体而言，例如，交换电路控制部件106可以通过将较低优先级分组从承受大量业务的I/O端口112转移到较少使用的I/O端口112，来针对I/O端口112实现负载平衡技术。交换电路控制部件106可以基于从I/O端口112接收的分组信息和/或通过监测I/O端口112，来确定I/O端口的使用、吞吐量和分组优先级。
此外，通过将较低优先级分组从它们的目的I/O端口112转移到另一个I/O端口112，大量使用的I/O端口112将能够以更加及时的方式来处理更高优先级分组。因此，可以仍然将高优先级分组传输到较多使用的I/O端口112。此外，交换电路控制部件106可以基于分组信息和/或I/O端口使用情况，指导或者指示交换电路104将针对于I/O端口112中的任何一个端口的分组，指引到任何其它I/O端口112。
图2示出了用于对分组和信息进行处理的第二计算系统200的实施例。如图2中所示，I/O端口112中的每一个可以在通信链路210上传输信息，并可以与特定的缓冲区214相耦合或者相关联。例如，I/O端口112-a可以与缓冲区214-a相关联，I/O端口112-b可以与缓冲区214-b相关联，I/O端口112-c可以与缓冲区214-c相关联，I/O端口112-d可以与缓冲区214-d相关联。I/O端口112和缓冲区214连同其它电路和存储器，可以组成计算系统200的I/O接口212。但是，各个实施例并不限于这种方式。在一些实施例中，例如，缓冲区214可以不是I/O接口212的一部分，但可以被分配在存储器108中。
在实施例中，I/O端口112可以经由通信链路210，与耦合的设备传输信息，并可以将输入的分组存储在相关联的缓冲区214中，以便由交换电路104和处理单元102进一步处理。如先前所讨论的，例如，交换电路控制部件106可以管理和控制I/O端口112在缓冲区214中的缓存。更具体而言，举一个例子，交换电路控制部件106可以与I/O接口212进行通信，使得将I/O端口112接收的一个或多个分组缓存在缓冲区214中，并以突发方式发送给交换电路104和处理单元102以生成空闲周期。交换电路104和处理单元102可以使用这些空闲周期以操作在低功率和/或低频率操作状态。在一些实施例中，交换电路控制部件106可以使用OBFF技术来控制分组的缓存和生成空闲周期。
在活动时段期间或者当交换电路104和处理单元102操作在高功率和/或高频率状态时，交换电路控制部件106还可以指引通过I/O端口112的分组的流。具体而言，交换电路控制部件106可以实现负载平衡技术，使得较繁忙的I/O端口112上的业务被重定向到较少使用的I/O端口112。例如，交换电路控制部件106可以使较低优先级分组被发送到较少使用的I/O端口112，而不是它们原始的目的I/O端口112。交换电路控制部件106可以通过向交换电路104发送信息以重定向分组，来执行负载平衡技术。
图3示出了第一时序图302和第二时序图304的实施例。时序图302和304可以示出计算系统接收的分组，以及在具有和不具有分组缓存的情况下产生空闲周期的处理。更具体而言，时序图302示出了在不具有缓存的情况下，由I/O端口112进行接收和处理的分组(示出为箭头)。每一个箭头指示接收到分组的时间、向交换电路104和/或处理单元102发送以进行处理的时间。因此，在不使用缓存来优化突发时段的实施例中，交换电路104和/或处理单元102几乎没有可用时间来处于低功率和/或低频率操作状态。因此，在这些实施例中，消耗更多的功率。
但是，时序图304示出了被缓存和组合的分组。如时序图304中所示，对这些分组进行处理，并以突发方式发送到交换电路104和/或处理单元102，在每一个突发之间产生了空闲时间306。因此，在这些实施例中，交换电路104和/或处理单元102可以在低功率和/或低频率操作状态下待更长的时间段，故可以节省功率。
如上面所提及的，分组的缓存可以由可实现OBFF技术的交换电路控制部件106来控制。例如，交换电路控制部件106可以向I/O端口112传输信息，该信息指示处理单元102和交换电路104处于低功率和/或低频率状态，或者期望处于低功率和/或低频率状态。I/O端口112可以使用该信息，将一个或多个分组组合或者缓存在缓冲区中。I/O端口112可以释放分组，以便由处理单元102和交换电路104以“突发”和协调方式进行处理。OBFF只是对协调和缓存分组以进行处理，来延长和生成更长的空闲周期的一个例子。也可以实现其它技术。
图4A/4B示出了对信息的分组进行处理的计算系统400和450的实施例。例如，图4A示出了通过通信链路210来接收和发送分组的I/O端口112-a到112-d。如图所示，I/O端口112可以包括输入端口和输出端口。可以在输入端口上，将信息接收成一个或多个分组，并在输出端口上，将信息发送成一个或多个分组。
I/O端口112-a到112-d所处理的信息可以由交换电路104进行处理。例如，交换电路104可以基于分组中的每一个的目标地址和/或目的地标识，来指引这些分组的流到适当的目标I/O端口112。通常，目标I/O端口112是提供到该分组的目的地的最短路径的端口。
如先前所提及的，交换电路控制部件106可以实现各种负载平衡技术，使得目标针对于过载或者大量使用的端口112的分组，被发送到另一个较少使用的端口112。图4A示出了I/O端口112接收和发送的分组以平衡方式来发生的场景。
但是，图4B示出了I/O端口112-a被过度使用，并且正承受大量业务452的实施例。通过I/O端口112-a传输的信息可能经历非期望的延迟，并且可能不满足对于分组传输的服务质量(QoS)需求。在该情况下，“最短路径”可能不是针对于这些分组的目的地的最快路由。因此，实施例可以使用各种技术来使I/O端口112负载平衡。
例如，交换电路控制部件106可以将原始目的地针对于I/O端口112-a的较低优先级业务456，指引到其它端口中的一个或多个(例如，I/O端口112-c)。如图4B中所示，I/O端口112-c正在经历少量业务454。因此，绕路通过I/O端口112-c的那些分组，可能不会如同它们在经由承受大量业务452的I/O端口112-a来发送时，经历一样多的时延吞吐量。另外，原始目标针对于I/O端口112-a的较高优先级业务可以继续通过其来发送，但不会经历任何类型的时延延迟(这是因为对于较低优先级分组进行了由于重定向的处理)。
各个实施例并不限于图4A和图4B所示出的例子。可以以任何方式对分组进行重定向，以使I/O端口112负载平衡。此外，各个实施例可以不仅仅限于对输出端口的重定向，如上所述。在一些实施例中，也可以在输入端口上，对分组流进行重定向。例如，交换电路控制部件106可以向耦合到端口112的一个或多个发送设备传输信息，以便在较少使用的路径上发送这些分组。交换电路控制部件106可以使用各种网络映射技术，来确定发送设备可能使用的“最少阻力”的路径。
图5示出了逻辑流程图500的实施例。逻辑流500可以表示由本文所描述的一个或多个实施例执行的操作中的一些或者全部。例如，逻辑流500可以描绘由图1、2、4A和4B中所示出的计算系统里的一个或多个执行的操作。各个实施例并不限于这种方式。
在方框502，逻辑流500可以包括：启用处理单元102和/或交换电路104的低功率和/或低频率操作状态。更具体而言，交换电路控制部件106可以向处理单元102和/或交换电路104传输信息和/或指令，以使它们能够将操作状态从高功率和/或高频率操作状态改变成低功率和/或低频率状态。该信息可以向处理单元102和/或交换电路104指示：I/O端口112正对分组进行缓存，并生成了空闲周期。在实施例中，当改变操作状态时，可以只改变功率，可以只改变频率，或者二者都改变。类似地，这种改变可以只针对于处理单元进行，只针对于交换电路进行或者二者。
在一些实施例中，在方框504，交换电路控制部件106可以向I/O端口112传输信息，其中该信息指示处理单元102和交换电路104处于低功率/频率状态或者期望处于低功率/频率状态。在方框506，I/O端口112可以使用该信息，将一个或多个分组组合或者缓存在缓冲区中。如先前所提及的，每一个I/O端口112可以与缓冲区214相关联，其中在向处理单元102和交换电路104发送分组之前，可以使用该缓冲区214来存储分组。I/O端口112可以释放分组，以便由处理单元102和交换电路104以“突发”和协调方式进行处理，使得处理单元102和交换电路104可以在低功率/频率状态保持更长的时间段。
在方框508，交换电路控制部件106可以向处理单元102和交换电路104传输信息，其中该信息指示空闲周期快要结束，并且I/O端口112将发送这些分组。在一些实施例中，可以通过SMBus或者I2C总线，将该信息发送成一个或多个带外消息。但是，各个实施例并不限于这种方式。
在方框510，I/O端口112可以向处理单元102和交换电路104发送分组以进行处理。例如，在方框512，可以对这些分组进行处理和指引回I/O端口112，以便通过一个或多个通信链路进行进一步通信。各个实施例并不限于这种方式，并且可以以其它方式对分组进行处理。
图6示出了逻辑流程图600的实施例。逻辑流600可以表示由本文所描述的一个或多个实施例执行的操作中的一些或者全部。例如，逻辑流600可以描绘由图1、2、4A和4B中所示出的计算系统中的一个或多个执行的操作。各个实施例并不限于这种方式。
逻辑流600包括多个方框，以用于监测和控制分组处理、负载平衡和确定吞吐量。在方框602，交换电路控制部件106可以针对吞吐量、以及用比特/秒、字节/秒、兆字节/秒等等来衡量的处理的业务量，对I/O端口112进行监测。在一些实施例中，交换电路控制部件106可以判断I/O端口112正在经历大量的业务、中等量的业务，还是低量的业务。
更具体而言，在一些实施例中，在判断框604处，交换电路控制部件106可以判断每一个I/O端口112上的吞吐量是否高于门限值。该门限值也可以是随时间处理的信息的量，例如，比特/秒、字节/秒、兆字节/秒等等。此外，该门限值可以是用于指示下面情形的确定值：吞吐量可能太高，通过承受高业务量的I/O端口112所处理的业务可能承受时延问题。可以将I/O端口112中的每一个的吞吐量与门限值进行比较，以判断其是小于该门限值、等于该门限值，还是大于该门限值。
如果在判断框604处，交换电路控制部件106确定吞吐量小于(或等于)用于特定的I/O端口112的门限值，则在方框612处，目标针对于该特定I/O端口112的所有输出分组，都可以由该I/O端口112进行处理。换言之，不需要对业务进行重定向，这是由于吞吐量低于(或等于)门限值或者可接受的吞吐量。可以针对I/O端口112中的每一个来进行该判断。
如果在判断框604处，交换电路控制部件106确定吞吐量大于用于特定的I/O端口112的门限值，则在方框606处，可以确定用于该I/O端口112的分组的优先级。在一些实施例中，交换电路控制部件106可以基于从该I/O端口112接收的分组信息，来确定分组的优先级。可以将该分组信息作为一个或多个消息(例如，SMBus或I2C总线上的带外消息)来传输给交换电路控制部件106。各个实施例并不限于这种方式。
在一些实施例中，在判断框608处，可以关于分组是具有较高优先级水平还是具有较低优先级水平来进行判断。如果分组具有较高优先级水平，则在方框612，可以将它们发送到目标预定的I/O端口112，即使该I/O端口112正承受大量的业务。但是，如果这些分组是较低优先级分组，则在方框610，可以将它们发送到不同的I/O端口112进行处理。更具体而言，在方框610，可以将分组发送到承受较少量业务的I/O端口112。各个实施例并不限于这种方式。
图7示出了逻辑流程图700的实施例。逻辑流700可以表示由本文所描述的一个或多个实施例执行的操作中的一些或者全部。例如，逻辑流700可以描绘由图1、2、4A和4B中所示出的计算系统里的一个或多个执行的操作。各个实施例并不限于这种方式。
逻辑流700包括：在方框705，通过使一个或多个分组缓存在用于一个或多个I/O端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期。例如，交换电路控制部件106可以传输用于指示处理单元102和交换电路104中的至少一个正进入较低功率状态或者将进入较低功率状态的信息。该信息可以使I/O端口112对一个或多个分组进行缓存，使得它们被作为协调的突发来传输以进行处理。这些突发之间的时间可以是处理单元102和/或交换电路104能够进入或保持在低功率/频率操作状态的空闲周期。
在方框710，逻辑流700可以包括：使处理单元和/或交换电路在空闲周期期间以较低功率状态进行操作。例如，交换电路控制部件106可以向处理单元102、交换电路104或二者传输信息，其中该信息指示分组将被缓存、分组处于被缓存的过程之中和/或已产生了空闲周期。该信息可以使处理单元102和/或交换电路104进入较低功率状态。在一些实施例中，该信息可以指示该空闲周期的确定的或者估计的长度，该长度可以被用于退出低功率状态。但是，各个实施例并不限于这种方式，部件可以接收用于退出低功率状态的中断或者消息。
更具体而言，在方框715，逻辑流700可以包括：通过向处理单元和/或交换电路传输一个或多个带外消息，来使处理单元和/或交换电路退出低功率状态。在一些实施例中，上述带外消息可以指示空闲周期将要结束，并将要对分组进行处理。举一个例子，可以在DMA缓冲完成之前，传输一个或多个带外消息。各个实施例并不限于这种方式，可以在任何时间传输这些消息，以确保处理单元102和交换电路104处于对分组进行处理的操作状态，而不会造成时延问题。
图8示出了系统800的一个实施例。在各个实施例中，系统800可以表示适合于结合本文所描述的一个或多个实施例使用的系统或架构(例如，计算系统101和200)。这些实施例在该方面并不受限。
如图8中所示，系统800可以包括多个元素。按照给定的设计方案集合或者执行约束条件所期望的，一个或多个元素可以使用一个或多个电路、部件、寄存器、处理器、软件子例程、模块或者其任意组合来实现。虽然图8通过示例的方式示出了具有某种拓扑的有限数量的元素，但应当理解的是，按照给定的实施方式所期望的，可以在系统800中使用具有任何适当拓扑的更多或者更少的元素。这些实施例并不限于这种背景。
在各个实施例中，系统800可以包括计算设备805，后者可以是任何类型的计算机或处理设备，包括：个人计算机、桌面型计算机、平板计算机、上网本计算机、笔记本计算机、膝上型计算机、服务器、服务器集群、刀片式服务器或者任何其它类型的服务器等等。
在各个实施例中，计算设备805可以包括处理器电路802。处理器电路802可以使用任何处理器或逻辑设备来实现。处理电路802可以是任何类型的计算单元中的一种或多种，例如但不限于：微处理器、处理器、中央处理单元、数字信号处理单元、双核处理器、移动设备处理器、桌面型处理器、单核处理器、片上系统(SoC)设备、复杂指令集计算(CISC)微处理器、精简指令集(RISC)微处理器、超长指令字(VLIW)微处理器或者单个芯片或集成电路上的任何其它类型的处理器或处理电路。处理电路802可以经由互连843(例如，一个或多个总线、控制线和数据线)连接到该计算系统的其它单元，并与它们进行通信。
在一个实施例中，计算设备805可以包括存储器单元804，其耦合到处理器电路802。按照给定的实现所期望的，存储器单元804可以经由通信总线843或者通过处理器电路802和存储器单元804之间的专用通信总线，来耦合到处理器电路802。存储器单元804可以使用能够存储数据(其包括易失性和非易失性存储器)的任何机器可读介质或者计算机可读介质来实现。在一些实施例中，机器可读介质或者计算机可读介质可以包括非临时性介质。实施例并不限于该背景。在一些实施例中，存储器108可以与存储器单元804相同。
在各个实施例中，计算设备805可以包括图形处理单元(GPU)806。GPU 806可以包括：被优化以执行与图形有关的操作的任何处理单元、逻辑或电路，以及视频解码器引擎和帧相关引擎。可以使用GPU 806来为诸如视频游戏、图形、计算机辅助设计(CAD)、仿真和视觉工具、成像等等之类的各种应用，呈现2维(2-D)和/或3维(3-D)图像。各个实施例并不限于这种方式；GPU 806可以对诸如图片、视频、节目、动画、3D、2D、目标图像等等之类的任何类型的图形数据进行处理。
在一些实施例中，计算设备805可以包括显示控制器808。显示控制器808可以是用于对图形信息进行处理，并显示该图形信息的任何类型的处理器、控制器、电路、逻辑单元等等。显示控制器808可以从一个或多个缓冲区(例如，缓冲区220)接收或获取图形信息。在对该信息进行处理之后，显示控制器808可以向显示器发送该图形信息。
在各个实施例中，系统800可以包括收发机844。收发机844可以包括能够使用各种适当的无线通信技术来发送和接收信号的一个或多个无线电单元。这些技术可以涉及跨越一个或多个无线网络进行通信。示例性无线网络包括(但不限于)无线局域网(WLAN)、无线个域网(WPAN)、无线城域网(WMAN)、蜂窝网络和卫星网络。其还可以包括用于有线网络的收发机，其中有线网络可以包括(但不限于)以太网、分组光网络、(数据中心)网络结构等等。在跨越这些网络的通信中，收发机844可以根据任何版本的一个或多个适用的标准来进行操作。实施例并不限于该背景。
在各个实施例中，计算设备805可以包括显示器845。显示器845可以构成能够显示从处理器电路802、图形处理单元806和显示控制器808接收的信息的任何显示设备。
在各个实施例中，计算设备805可以包括存储设备846。存储设备846可以实现成非易失性存储设备，例如但不限于：磁盘驱动器、光盘驱动器、磁盘驱动器、内部存储设备、附连存储设备、闪存、电池备份SDRAM(同步DRAM)和/或网络可访问存储设备。在实施例中，存储设备846可以包括用于针对有价值的数字媒体来增加存储性能增强的保护的技术(例如，当包括多个硬盘驱动器时)。存储设备846的其它例子可以包括硬盘、软盘、压缩光盘只读存储器(CD-ROM)、可刻录压缩光盘(CD-R)、可重写压缩光盘(CD-RW)、光盘、磁介质、磁光介质、移动存储卡或盘、各种类型的DVD设备、磁带设备、盒式设备等等。实施例并不限于该背景。
在各个实施例中，计算设备805可以包括一个或多个I/O适配器847。I/O适配器847的例子可以包括通用串行总线(USB)端口/适配器、IEEE 1394火线端口/适配器等等。实施例并不限于该背景。
图9示出了适合用于实现如先前所描述的各种实施例的示例性计算架构900的实施例。在一个实施例中，计算架构900可以包括系统100和计算设备105的一部分，或者可以实现成系统100和计算设备105的一部分。
如本文所使用的，术语“系统”和“部件”旨在指代与计算机相关的实体，无论其是硬件、硬件和软件的结合、软件或运行中的软件，示例性计算架构900提供了其的一些例子。例如，部件可以是，但不限于是：运行在处理器上的处理、处理器、硬盘驱动器、(光和/或磁存储介质的)多个存储驱动器、对象、可执行文件、执行的线程、程序和/或计算机。举例说明，在服务器上运行的应用和服务器都可以是部件。一个或多个部件可以位于过程和/或执行线程中，部件可以位于一个计算机中和/或分布在两个或更多计算机之间。此外，部件能够通过各种类型的通信介质来彼此通信耦合，以协调操作。该协调可以涉及信息的单向或者双向交换。例如，这些部件可以以通过通信介质传输的信号的形式，来传输信息。可以将该信息实现成分配给各个信号线的信号。在这种分配中，每一个消息都是信号。但是，另外的实施例可以替代地使用数据消息。可以通过各种连接来发送这种数据消息。示例性连接包括并行接口、串行接口和总线接口。
计算架构900包括各种通用计算单元，例如，一个或多个处理器、多核处理器、协处理器、存储器单元、芯片集、控制器、外设、接口、振荡器、定时设备、视频卡、音频卡、多媒体输入/输出(I/O)部件、电源等等。但是，实施例并不限于计算架构900的实施方式。
如图9中所示，计算架构900包括处理单元904、系统存储器906和系统总线908。处理单元904可以是各种商业可用的处理器中的任意一种，例如参照图1中所示的处理器部件102所描述的那些处理器。
系统总线908提供了用于系统部件的接口，其包括但不限于：系统存储器906到处理单元904。系统总线908可以是几种类型的总线结构中的任意一种，该总线结构还可以使用多种商业可用的总线架构中的任何一种，来互连到存储器总线(具有或者不具有存储器控制器)、外设总线和本地总线。接口适配器可以经由插槽架构，连接到系统总线908。插槽架构的例子可以包括，但不限于：加速图形端口(AGP)、插件总线、(扩展)工业标准架构((E)ISA)、微通道架构(MCA)、NuBus、外围部件互连(扩展)(PCI(X))、PCI Express、个人计算机存储卡国际协会(PCMCIA)等等。
计算架构900可以包括或者实现各种制品。制品可以包括计算机可读存储介质到存储逻辑单元。计算机可读存储介质的例子可以包括能够存储电数据的任何有形介质，其包括易失性存储器或者非易失性存储器、移动存储器或者非移动存储器、可擦除或者不可擦除存储器、可写存储器或者可重写存储器等等。逻辑单元的例子可以包括：使用任何适当类型的代码来实现的可执行计算机程序指令，例如，源代码、编译代码、解释性代码、可执行代码、静态代码、动态代码、面向对象代码、可视代码等等。此外，还可以至少部分地将实施例实现成包含在非临时性计算机可读介质之中或者之上的指令，该非临时性计算机可读介质可以由一个或多个处理器进行读取或者执行，以实现本文所描述的操作的性能。
系统存储器906可以包括具有一个或多个高速存储器单元形式的各种类型的计算机可读存储介质，例如，只读存储器(ROM)、随机存取存储器(RAM)、动态RAM(DRAM)、双倍数据速率DRAM(DDRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电子可擦除可编程ROM(EEPROM)、闪存、诸如铁电聚合物存储器之类的聚合物存储器、奥氏存储器、相变或铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、磁卡或光卡、诸如独立磁盘冗余阵列(RAID)驱动器、固态存储器设备(例如，USB存储器、固态驱动器(SSD))之类的设备的阵列、以及适合于存储信息的任何其它类型的存储介质。在所描绘的图9中所示的实施例中，系统存储器906可以包括非易失性存储器910和/或易失性存储器912。基本输入/输出系统(BIOS)可以被存储在非易失性存储器910中。
计算机902可以包括具有一个或多个低速存储器单元形式的各种类型的计算机可读存储介质，其包括内部(或者外部)硬盘驱动器(HDD)914、用于从移动磁盘918读取数据或者向移动磁盘918写入数据的磁性软盘驱动器(FDD)916、以及用于从移动光盘922(例如，CD-ROM或DVD)读取数据或者向移动光盘922写入数据的光盘驱动器920。HDD 914、FDD 916和光盘驱动器920，可以分别通过HDD接口924、FDD接口926和光驱动接口928连接到系统总线908。用于外部驱动实施方式的HDD接口924，可以包括通用串行总线(USB)和IEEE 1394接口技术中的至少一种或者两种。
上述驱动器和相关联的计算机可读介质提供对数据、数据结构、计算机可执行指令等等的易失性和/或非易失性存储。例如，包括操作系统930、一个或多个应用程序932、其它程序模块934和程序数据936的多个程序模块可以被存储在驱动器和存储器单元910、912中。在一个实施例中，所述一个或多个应用程序932、其它程序模块934和程序数据936可以包括例如各种应用和/或系统105的部件。
用户可以通过一个或多个有线/无线输入设备(例如，键盘938)和指向设备(例如，鼠标940)，将命令和信息输入计算机902。其它输入设备可以包括：麦克风、红外(IR)远程控制、射频(RF)远程控制、游戏手柄、手写笔、读卡器、加密狗、指纹读写器、手套、绘图板、操纵杆、键盘、视网膜读取器、触摸屏(例如，电容式、电阻式等等)、跟踪球、跟踪板、传感器、尖笔等等。通常，这些和其它输入设备通过耦合到系统总线908的输入设备接口942，连接到处理单元904，但也可以通过诸如并行端口、IEEE 1394串行端口、游戏端口、USB端口、IR接口等等之类的其它接口来连接。
监视器944或者其它类型的显示设备还经由诸如视频适配器946之类的接口，来连接到系统总线908。监视器944可以在计算机902之内，也可以在计算机902之外。除了监视器944之外，计算机通常还包括其它外围输出设备，例如，扬声器、打印机等等。
计算机902可以使用经由到一个或多个远程计算机(例如，远程计算机948)的有线和/或无线通信的逻辑连接来在网络环境下进行操作。远程计算机948可以是工作站、服务器计算机、路由器、个人计算机、便携式计算机、基于微处理器的娱乐工具、对等设备或者其它通用网络节点，其通常包括相对于计算机902所描述的单元中的多个或者全部，但是为了简短起见，只描绘了存储器/存贮设备950。所描述的逻辑连接包括到与局域网(LAN)952和/或更大网络(例如，广域网(WAN)954)的有线/无线连接。这种LAN和WAN网络环境在办公室和公司中是常见的，有助于实现诸如内联网之类的企业范围的计算机网络，所有这些网络都可以连接到全球通信网络(例如，互联网)。
当在LAN网络环境中使用时，计算机902通过有线和/或无线通信网络接口或者适配器956连接到LAN 952。适配器956可以有助于与LAN 952的有线和/或无线通信，LAN 952还可以包括布置在其上的用于与适配器956的无线功能进行通信的无线接入点。
当在WAN网络环境中使用时，计算机902可以包括调制解调器958，或者连接到WAN954上的通信服务器，或者具有用于通过WAN 954来建立通信的其它方式(例如，通过互联网的方式)。调制解调器958(其可以是内部或者外部的、有线和/或无线设备)经由输入设备接口942，连接到系统总线908。在网络环境下，相对于计算机902或者其一部分所描述的程序模块，可以存储在远程存储器/存贮设备950中。应当理解的是，所示出的网络连接只是示例性的，也可以使用在计算机之间建立通信链路的其它方式。
计算机902可操作用于使用IEEE 802标准系列与有线和无线设备或者实体进行通信，例如，在无线通信中操作布置的无线设备(例如，IEEE 802.11空中调制技术)。上述无线通信至少包括WiFi(或者无线保真)、WiMax和蓝牙TM无线技术、3G、4G、LTE无线技术等等。因此，上述无线通信可以是与传统网络的预先规定的结构，也可以是至少两个设备之间的简单的ad hoc通信。WiFi网络使用称为IEEE 802.11x(a、b、g、n等等)的无线技术，来提供安全、可靠、快速的无线连接。WiFi网络可以用于将计算机彼此连接，连接到互联网，连接到有线网络(用与IEEE 802.3有关的介质和功能)。
如先前参照图1-8所描述的计算系统101和200的各个单元，可以包括各种硬件单元、软件单元或者二者的组合。硬件单元的例子可以包括设备、逻辑设备、部件、处理器、微处理器、电路、处理器、电路元件(例如，晶体管、电阻、电容、电感等等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集等等。软件单元的例子可以包括软件部件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例行程序、子例行程序、函数、方法、过程、软件界面、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或者其任意组合。但是，判断一个实施例是使用硬件单元还是软件单元来实现，可以根据任意数量的因素来变化，例如，期望的计算速率、功率电平、热容忍度、处理循环预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它设计方案或者性能约束，如针对给定的实施方式所期望的。
现在详细的公开内容转到提供关于另外的实施例的例子。下面所提供的一到三十三(1-33)的例子，旨在是示例性的，而非限制性的。
在第一例子中，系统、设备、控制器或装置可以包括：交换电路、与该交换电路相耦合的一个或多个输入/输出(I/O)端口、以及至少部分地在电路中实现的交换电路控制部件。该交换电路控制部件用于：通过使一个或多个分组缓存在用于所述一个或多个I/O端口的缓冲区中，来生成用于处理单元和所述交换电路的空闲周期；使所述处理单元和/或所述交换电路在所述空闲周期期间以较低功率状态进行操作；以及通过向所述处理单元和/或所述交换电路传输一个或多个带外消息，来使所述处理单元和/或所述交换电路退出所述较低功率状态。
在第二例子中，以及在第一例子的进一步方面，一种系统、设备、控制器或装置可以包括：所述交换电路控制部件用于从所述一个或多个I/O端口中的至少一个I/O端口接收分组信息，并基于该分组信息，使所述处理单元和/或所述交换电路以较高功率状态进行操作。
在第三例子中，以及在前述例子的任何一个方面的进一步方面，一种系统、设备、控制器或装置可以包括：所述分组信息包括分组的数量、分组的优先级或二者，并且所述交换电路控制部件用于接收所述分组信息，并使所述处理单元和/或所述交换电路在动态存储器寻址之前以所述较高功率状态进行操作。
在第四例子中，以及在前述例子的任何一个方面的进一步方面，一种系统、设备、控制器或装置可以包括：所述交换电路控制部件用于向所述一个或多个I/O端口发送信息，其中该信息指示所述处理单元和/或所述交换电路将进入较低功率状态，以实现由所述一个或多个I/O端口缓存所述一个或多个分组。
在第五例子中，以及在前述例子的任何一个方面的进一步方面，一种系统、设备、控制器或装置可以包括：所述交换电路控制部件用于经由系统管理总线(SMbus)或者集成电路间(I2C)总线，向所述处理单元和/或所述交换电路传输所述一个或多个带外消息。
在第六例子中，以及在前述例子的任何一个方面的进一步方面，一种系统、设备、控制器或装置可以包括：所述交换电路控制部件用于确定针对所述一个或多个I/O端口中的每一个I/O端口的业务的量，并经由所述交换电路，将具有较低优先级的一个或多个分组从具有较高业务量的目标I/O端口指引到具有较低业务量的不同I/O端口。
在第七例子中，以及在前述例子的任何一个方面的进一步方面，一种系统、设备、控制器或装置可以包括：所述交换电路控制部件用于经由所述交换电路，将具有较高优先级的一个或多个分组指引到具有较高业务量的目标I/O端口。
在第八例子中，以及在前述例子的任何一个方面的进一步方面，一种系统、设备、控制器或装置可以包括：所述一个或多个I/O端口中的每一个I/O端口与不同的缓冲区相关联，并且所述交换电路控制部件用于将针对所述一个或多个I/O端口中的每一个I/O端口的分组缓存在所述相关联的缓冲区中。
在第九例子中，以及在前述例子的任何一个方面的进一步方面，一种系统、设备、控制器或装置可以包括所述处理单元和存储器，其中该存储器用于存储一个或多个缓冲区，其中每一个缓冲区与所述一个或多个I/O端口中的特定一个I/O端口相关联。
在第十例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路用于：通过实现将一个或多个分组缓存在用于一个或多个I/O端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期；使所述处理单元和/或所述交换电路在所述空闲周期期间以较低功率状态进行操作；以及通过向所述处理单元和/或所述交换电路传输一个或多个带外消息，来使所述处理单元和/或所述交换电路退出所述较低功率状态。
在第十一例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路用于：从所述一个或多个I/O端口中的至少一个I/O端口接收分组信息，并基于该分组信息，使所述处理单元和/或所述交换电路以较高功率状态进行操作。
在第十二例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路用于对包括多个分组、分组的优先级或二者的所述分组信息进行处理，所述非临时性计算机可读存储介质还包括多个指令，其中当所述多个指令被执行时，使得处理电路能够接收所述分组信息，并使所述处理单元和/或所述交换电路在动态存储器寻址之前以所述较高功率状态进行操作。
在第十三例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路能够向所述一个或多个I/O端口发送信息，其中该信息指示所述处理单元和/或所述交换电路将进入较低功率状态，以实现由所述I/O端口缓存所述一个或多个分组。
在第十四例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路能够经由系统管理总线(SMbus)或者集成电路间(I2C)总线，向所述处理单元和/或所述交换电路传输所述一个或多个带外消息。
在第十五例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路能够确定针对所述一个或多个I/O端口中的每一个I/O端口的业务的量，并经由所述交换电路，将具有较低优先级的一个或多个分组从具有较高业务量的目标I/O端口指引到具有较低业务量的不同I/O端口。
在第十六例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路能够经由所述交换电路，将具有较高优先级的一个或多个分组指引到具有较高业务量的目标I/O端口。
在第十七例子中，以及在前述例子的任何一个方面的进一步方面，一种制品包括非临时性计算机可读存储介质，该非临时性计算机可读存储介质包括多个指令，当所述多个指令被执行时，使得处理电路能够将针对所述一个或多个I/O端口中的每一个I/O端口的分组缓存在相关联的缓冲区中。
在第十八例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：通过使一个或多个分组缓存在用于一个或多个I/O端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期；使所述处理单元和/或所述交换电路在所述空闲周期期间以较低功率状态进行操作；以及通过向所述处理单元和/或所述交换电路传输一个或多个带外消息，来使所述处理单元和/或所述交换电路退出所述较低功率状态。
在第十九例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：从所述一个或多个I/O端口中的至少一个I/O端口接收分组信息，并基于该分组信息，使所述处理单元和/或所述交换电路以较高功率状态进行操作。
在第二十例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：接收分组信息，并使所述处理单元和/或所述交换电路在动态存储器寻址之前以所述较高功率状态进行操作。
在第二十一例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：向所述一个或多个I/O端口发送信息，其中该信息指示所述处理单元和/或所述交换电路将进入较低功率状态，以实现由所述一个或多个I/O端口缓存所述一个或多个分组。
在第二十二例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：经由系统管理总线(SMbus)或者集成电路间(I2C)总线，向所述处理单元和/或所述交换电路传输所述一个或多个带外消息。
在第二十三例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：确定针对所述一个或多个I/O端口中的每一个I/O端口的业务的量，并经由所述交换电路，将具有较低优先级的一个或多个分组从具有较高业务量的目标I/O端口指引到具有较低业务量的不同I/O端口。
在第二十四例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：由所述处理电路经由所述交换电路，将具有较高优先级的一个或多个分组指引到具有较高业务量的目标I/O端口。
在第二十五例子中，以及在前述例子的任何一个方面的进一步方面，一种方法可以包括：其中，所述一个或多个I/O端口中的每一个I/O端口与不同的缓冲区相关联，并且该方法包括：将针对所述一个或多个I/O端口中的每一个I/O端口的分组缓存在相关联的缓冲区中。
在第二十六例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：用于通过使一个或多个分组缓存在用于一个或多个输入/输出(I/O)端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期的单元；用于使所述处理单元和/或所述交换电路在所述空闲周期期间以较低功率状态进行操作的单元；以及用于通过向所述处理单元和/或所述交换电路传输一个或多个带外消息，来使所述处理单元和/或所述交换电路退出所述较低功率状态的单元。
在第二十七例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：用于从所述一个或多个I/O端口中的至少一个接收分组信息，并基于所述分组信息，使所述处理单元和/或所述交换电路以较高功率状态进行操作的单元。
在第二十八例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：用于接收所述分组信息的单元，以及用于使所述处理单元和/或所述交换电路在动态存储器寻址中断之前以所述较高功率状态进行操作的单元。
在第二十九例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：用于向所述一个或多个I/O端口发送信息的单元，其中该信息指示所述处理单元和/或所述交换电路将进入较低功率状态，以实现由所述I/O端口缓存所述一个或多个分组。
在第三十例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：用于经由系统管理总线(SMbus)或者集成电路间(I2C)总线，向所述处理单元和/或所述交换电路传输所述一个或多个带外消息的单元。
在第三十一例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：用于确定针对所述一个或多个I/O端口中的每一个I/O端口的业务的量的单元；以及用于经由所述交换电路，将具有较低优先级的一个或多个分组从具有较高业务量的目标I/O端口指引到具有较低业务量的不同I/O端口的单元。
在第三十二例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：用于经由所述交换电路，将具有较高优先级的一个或多个分组指引到具有较高业务量的目标I/O端口的单元。
在第三十三例子中，以及在前述例子的任何一个方面的进一步方面，一种装置可以包括：其中，所述一个或多个I/O端口中的每一个I/O端口与不同的缓冲区相关联，以及用于将针对所述一个或多个I/O端口中的每一个I/O端口的分组缓存在相关联的缓冲区中的单元。
可以使用词语“一个实施例”或者“实施例”以及它们的派生词来描述一些实施例。这些术语意味着：结合该实施例所描述的具体特征、结构或者特性包括在至少一个实施例之中。在说明书的各个地方所出现的短语“在一个实施例中”，并不必须全部指代同一个实施例。此外，一些实施例可能使用词语“耦合的”和“连接的”以及它们的派生词进行了描述。这些术语并不是旨在作为彼此的同义词。例如，可以使用术语“连接的”和/或“耦合的”来描述一些实施例，以指示两个或更多元素处于彼此的直接物理或电联系中。但是，术语“耦合的”还可以意味着两个或更多元素并不是处于彼此的直接联系，而是彼此之间进行协作或相互作用。
需要强调的是，提供了公开内容的摘要，以使读者能够快速地确定该技术公开内容的本质。应当理解的是，其并不用于解释或者限制本发明的保护范围或者含义。此外，在前述的具体实施方式中，可以观察到，为了简化公开内容，将各种特征一起组合在单一实施例中。本公开内容的方法不应被解释为反映下面的意图：即，与每一个权利要求中所明确陈述的特征相比，所声明的实施例要求更多的特征。相反，如所附的权利要求书所反映的，与单一公开的实施例的所有特征相比，本发明的主题依赖于更少的特征。因此，所附的权利要求书并入到具体实施方式之中，每一个权利要求自身代表一个单独的实施例。在所附的权利要求书中，将术语“包括”和“其中”分别使用成相应的术语“包含”和“其中”的纯英语等同物。此外，术语“第一”、“第二”、“第三”等等仅仅使用作标记，其并不旨在对于它们的目标施加数值要求。
上文描述了包括所公开的架构的例子。当然，我们不可能描述部件和/或方法的每一个可能的组合，但是本领域普通技术人员应该认识到，可以作出许多进一步的组合和变换。因此，该新颖架构旨在涵盖落入所附权利要求书的精神和保护范围之内的所有这种变更、修改和变形。

Claims (27)

1.一种用于网络设备的功率和性能管理的装置，包括：
交换电路；
与所述交换电路相耦合的一个或多个输入/输出(I/O)端口；
至少部分地在电路中实现的交换电路控制部件，用于：
通过实现将一个或多个分组缓存在用于所述一个或多个I/O端口的缓冲区中，来生成用于处理单元和所述交换电路的空闲周期；
使所述处理单元和/或所述交换电路在所述空闲周期期间以较低功率状态进行操作；以及
通过经由与所述交换电路控制部件和所述处理单元和/或所述交换电路相耦合的互连，向所述处理单元和/或所述交换电路传输一个或多个带外消息，来在所述一个或多个I/O端口发出用于处理所述一个或多个分组的中断之前，使所述处理单元和/或所述交换电路退出所述较低功率状态。
2.根据权利要求1所述的装置，所述交换电路控制部件用于从所述一个或多个I/O端口中的至少一个I/O端口接收分组信息，并基于所述分组信息，使所述处理单元和/或所述交换电路以较高功率状态进行操作。
3.根据权利要求2所述的装置，所述分组信息包括分组的数量、分组的优先级或二者，并且所述交换电路控制部件用于接收所述分组信息，并使所述处理单元和/或所述交换电路在动态存储器寻址之前以所述较高功率状态进行操作。
4.根据权利要求1所述的装置，所述交换电路控制部件用于向所述一个或多个I/O端口发送信息，其中所述信息指示所述处理单元和/或所述交换电路将进入较低功率状态，以实现由所述一个或多个I/O端口缓存所述一个或多个分组。
5.根据权利要求1所述的装置，所述交换电路控制部件用于经由系统管理总线(SMbus)或者集成电路间(I2C)总线，向所述处理单元和/或所述交换电路传输所述一个或多个带外消息。
6.根据权利要求1所述的装置，所述交换电路控制部件用于确定针对所述一个或多个I/O端口中的每一个I/O端口的业务的量，并经由所述交换电路，将具有较低优先级的一个或多个分组从具有较高业务量的目标I/O端口指引到具有较低业务量的不同I/O端口。
7.根据权利要求6所述的装置，所述交换电路控制部件用于经由所述交换电路，将具有较高优先级的一个或多个分组指引到具有较高业务量的目标I/O端口。
8.根据权利要求1所述的装置，其中，所述一个或多个I/O端口中的每一个I/O端口与不同的缓冲区相关联，并且所述交换电路控制部件用于将针对所述一个或多个I/O端口中的每一个I/O端口的分组缓存在所述相关联的缓冲区中。
9.根据权利要求1所述的装置，包括：
所述处理单元；以及
存储器，其用于存储一个或多个缓冲区，其中每一个所述缓冲区与所述一个或多个I/O端口中的特定一个I/O端口相关联。
10.一种用于网络设备的功率和性能管理的装置，包括：
用于通过将一个或多个分组缓存在用于一个或多个输入/输出(I/O)端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期的单元；
用于使所述处理单元和/或所述交换电路在所述空闲周期期间以较低功率状态进行操作的单元；以及
用于通过经由与所述交换电路控制部件和所述处理单元和/或所述交换电路相耦合的互连，向所述处理单元和/或所述交换电路传输一个或多个带外消息，来在所述一个或多个I/O端口发出用于处理所述一个或多个分组的中断之前，使所述处理单元和/或所述交换电路退出所述较低功率状态的单元。
11.根据权利要求10所述的装置，包括：用于从所述一个或多个I/O端口中的至少一个I/O端口接收分组信息，并基于所述分组信息，使所述处理单元和/或所述交换电路以较高功率状态进行操作的单元。
12.根据权利要求11所述的装置，所述分组信息包括分组的数量、分组的优先级或二者，并且所述装置包括：用于接收分组信息，并使所述处理单元和/或所述交换电路在动态存储器寻址之前以所述较高功率状态进行操作的单元。
13.根据权利要求10所述的装置，包括：用于向所述一个或多个I/O端口发送信息的单元，其中所述信息指示所述处理单元和/或所述交换电路将进入较低功率状态，以实现由所述I/O端口缓存所述一个或多个分组。
14.根据权利要求13所述的装置，包括：用于经由系统管理总线(SMbus)或者集成电路间(I2C)总线，向所述处理单元和/或所述交换电路传输所述一个或多个带外消息的单元。
15.根据权利要求10所述的装置，包括：用于确定针对所述一个或多个I/O端口中的每一个I/O端口的业务的量，并经由所述交换电路，将具有较低优先级的一个或多个分组从具有较高业务量的目标I/O端口指引到具有较低业务量的不同I/O端口的单元。
16.根据权利要求10所述的装置，包括：用于经由所述交换电路，将具有较高优先级的一个或多个分组指引到具有较高业务量的目标I/O端口的单元。
17.根据权利要求10所述的装置，其中，所述一个或多个I/O端口中的每一个I/O端口与不同的缓冲区相关联，并且装置包括：用于将针对所述一个或多个I/O端口中的每一个I/O端口的分组缓存在所述相关联的缓冲区中的单元。
18.一种用于网络设备的功率和性能管理的计算机实现的方法，包括：
由处理电路通过将一个或多个分组缓存在用于一个或多个输入/输出(I/O)端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期；
由所述处理电路使所述处理单元和/或所述交换电路在所述空闲周期期间以较低功率状态进行操作；以及
由所述处理电路通过经由与所述交换电路控制部件和所述处理单元和/或所述交换电路相耦合的互连，向所述处理单元和/或所述交换电路传输一个或多个带外消息，来在所述一个或多个I/O端口发出用于处理所述一个或多个分组的中断之前，使所述处理单元和/或所述交换电路退出所述较低功率状态。
19.根据权利要求18所述的计算机实现的方法，包括：
由所述处理电路从所述一个或多个I/O端口中的至少一个I/O端口接收分组信息；以及
由所述处理电路基于所述分组信息，使所述处理单元和/或所述交换电路以较高功率状态进行操作。
20.根据权利要求19所述的计算机实现的方法，分组信息包括分组的数量、分组的优先级或二者，并且所述方法包括：
由所述处理电路接收分组信息；以及
由所述处理电路使所述处理单元和/或所述交换电路在动态存储器寻址之前以所述较高功率状态进行操作。
21.根据权利要求18所述的计算机实现的方法，包括：
由所述处理电路向所述一个或多个I/O端口发送信息，其中所述信息指示所述处理单元和/或所述交换电路将进入较低功率状态，以实现由所述一个或多个I/O端口缓存所述一个或多个分组。
22.根据权利要求18所述的计算机实现的方法，包括：
由所述处理电路经由系统管理总线(SMbus)或者集成电路间(I2C)总线，向所述处理单元和/或所述交换电路传输所述一个或多个带外消息。
23.根据权利要求18所述的计算机实现的方法，包括：
由所述处理电路确定针对所述一个或多个I/O端口中的每一个I/O端口的业务的量；以及
由所述处理电路经由所述交换电路，将具有较低优先级的一个或多个分组从具有较高业务量的目标I/O端口指引到具有较低业务量的不同I/O端口。
24.根据权利要求18所述的计算机实现的方法，包括：
由所述处理电路经由所述交换电路，将具有较高优先级的一个或多个分组指引到具有较高业务量的目标I/O端口。
25.根据权利要求18所述的计算机实现的方法，其中，所述一个或多个I/O端口中的每一个I/O端口与不同的缓冲区相关联，并且所述方法包括：
将针对所述一个或多个I/O端口中的每一个I/O端口的分组缓存在所述相关联的缓冲区中。
26.一种用于网络设备的功率和性能管理的设备，包括：
存储指令的存储器；以及
耦合到所述存储器的处理器，所述指令在被所述处理器执行时执行根据权利要求18-25中的任一项所述的方法。
27.一种具有指令的计算机可读介质，所述指令在被处理器执行时，使所述处理器执行根据权利要求18-25中的任一项所述的方法。
CN201510822434.4A 2014-12-24 2015-11-24 用于管理网络设备的功率和性能的技术 Active CN105743690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/582,993 US20160187958A1 (en) 2014-12-24 2014-12-24 Techniques for managing power and performance for a networking device
US14/582,993 2014-12-24

Publications (2)

Publication Number Publication Date
CN105743690A CN105743690A (zh) 2016-07-06
CN105743690B true CN105743690B (zh) 2020-05-15

Family

ID=56117060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510822434.4A Active CN105743690B (zh) 2014-12-24 2015-11-24 用于管理网络设备的功率和性能的技术

Country Status (4)

Country Link
US (1) US20160187958A1 (zh)
KR (1) KR101770038B1 (zh)
CN (1) CN105743690B (zh)
DE (1) DE102015119891A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10462059B2 (en) 2016-10-19 2019-10-29 Intel Corporation Hash table entries insertion method and apparatus using virtual buckets
KR102661491B1 (ko) 2016-12-26 2024-04-29 삼성전자주식회사 동적 전압 주파수 스케일링을 사용하는 시스템 온 칩 및 그것의 동작 방법
CN113721729B (zh) * 2017-03-28 2024-05-14 上海山里智能科技有限公司 一种综合计算系统
US20210041929A1 (en) * 2020-10-21 2021-02-11 Intel Corporation Dynamic network controller power management
KR102561012B1 (ko) 2020-12-30 2023-07-27 동의대학교 산학협력단 중금속 흡착용 3중 필터 및 이를 포함하는 수질 정화 장치
US20230384855A1 (en) * 2022-05-25 2023-11-30 Advanced Micro Devices, Inc. Reducing system power consumption when capturing data from a usb device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937265A (zh) * 2009-06-30 2011-01-05 英特尔公司 用于减小功耗的方法和装置
CN103026317A (zh) * 2010-07-30 2013-04-03 惠普发展公司，有限责任合伙企业 控制聚合i/o端口的功率消耗的方法和系统
CN103827776A (zh) * 2011-09-30 2014-05-28 英特尔公司 通过pci高速组件减少功耗的活动状态功率管理（aspm）

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785564B1 (en) * 1999-08-31 2004-08-31 Broadcom Corporation Method and apparatus for latency reduction in low power two way communications equipment applications in hybrid fiber coax plants
US7224671B2 (en) 2000-09-28 2007-05-29 Force10 Networks, Inc. Method and apparatus for load balancing in network processing device
US7689838B2 (en) 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US9323311B2 (en) * 2006-06-22 2016-04-26 Broadcom Corporation Method and system for packet based signaling between A Mac and A PHY to manage energy efficient network devices and/or protocols
US7747881B2 (en) * 2006-08-14 2010-06-29 Globalfoundries Inc. System and method for limiting processor performance
US20080112318A1 (en) * 2006-11-13 2008-05-15 Rejean Groleau Traffic shaping and scheduling in a network
US8583190B1 (en) * 2007-05-18 2013-11-12 Marvell International Ltd. Power saving technique for a wireless device
DE102007031529B4 (de) * 2007-07-06 2010-07-22 Texas Instruments Deutschland Gmbh Elektronisches Gerät und Verfahren zum Umschalten einer CPU von einer ersten in eine zweite Betriebsart
US8806258B2 (en) * 2008-09-30 2014-08-12 Intel Corporation Platform communication protocol
WO2010087002A1 (ja) * 2009-01-30 2010-08-05 富士通株式会社 情報処理システム、情報処理装置、情報処理装置の制御方法、情報処理装置の制御プログラム及びコンピュータ読み取り可能な記録媒体
US8286011B2 (en) * 2010-02-28 2012-10-09 Freescale Semiconductor, Inc. Method of waking processor from sleep mode
KR101150928B1 (ko) 2010-08-26 2012-05-29 한국과학기술원 네트워크 아키텍처 및 이를 이용한 패킷 처리 방법
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
US9774536B2 (en) * 2011-11-15 2017-09-26 Intel Corporation Link status buffer flow control management
US8775838B2 (en) * 2012-02-01 2014-07-08 Texas Instruments Incorporated Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data
US9811145B2 (en) * 2012-12-19 2017-11-07 Intel Corporation Reduction of idle power in a communication port
US9425984B2 (en) * 2012-12-24 2016-08-23 Broadcom Corporation System and method for using energy efficient ethernet to control energy efficiencies in lower layers
US20150095540A1 (en) * 2013-10-01 2015-04-02 Sunix Co., Ltd. External device and a transmission system and the method of the heterogeneous device
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937265A (zh) * 2009-06-30 2011-01-05 英特尔公司 用于减小功耗的方法和装置
CN103026317A (zh) * 2010-07-30 2013-04-03 惠普发展公司，有限责任合伙企业 控制聚合i/o端口的功率消耗的方法和系统
CN103827776A (zh) * 2011-09-30 2014-05-28 英特尔公司 通过pci高速组件减少功耗的活动状态功率管理（aspm）

Also Published As

Publication number Publication date
KR20160078233A (ko) 2016-07-04
CN105743690A (zh) 2016-07-06
KR101770038B1 (ko) 2017-08-21
DE102015119891A1 (de) 2016-06-30
US20160187958A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN105743690B (zh) 用于管理网络设备的功率和性能的技术
US11385795B2 (en) Method and apparatus to enable individual non volatile memory express (NVMe) input/output (IO) queues on differing network addresses of an NVMe controller
US11934330B2 (en) Memory allocation for distributed processing devices
US10944660B2 (en) Managing congestion in a network
EP3754511A1 (en) Multi-protocol support for transactions
US9733987B2 (en) Techniques to dynamically allocate resources of configurable computing resources
US20180006896A1 (en) Techniques to enable live migration of virtual environments
CN107003905B (zh) 针对可配置计算资源的本地服务链而动态分配资源的技术
US9571341B1 (en) Clock gating for system-on-chip elements
US10909655B2 (en) Direct memory access for graphics processing unit packet processing
US20190379610A1 (en) On-demand packet queuing in a network device
US11567556B2 (en) Platform slicing of central processing unit (CPU) resources
WO2023003603A1 (en) Cache allocation system
US11880710B2 (en) Adaptive data shipment based on burden functions
CN116389542A (zh) 具有可配置的池化资源的平台
KR101281480B1 (ko) 드라이브로부터 호스트 디바이스로 보내진 정보에 갭 삽입
US20200106867A1 (en) Sketch Table For Traffic Profiling and Measurement
US20190042434A1 (en) Dynamic prefetcher tuning
EP3709164A1 (en) Software assisted hashing to improve distribution of a load balancer
US20220321478A1 (en) Management of port congestion
US20220086100A1 (en) Egress packet scheduling
JP5933027B2 (ja) パケットを処理する方法、システム、およびコンピュータプログラム製品
CN103389950B (zh) 一种基于能力预测的防阻塞多通道数据传输方法
US11108406B2 (en) System, apparatus and method for dynamic priority-aware compression for interconnect fabrics
US20190095316A1 (en) Techniques to provide debug trace information to a management host

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant