CN105723477B - 基板中的螺线管电感器 - Google Patents
基板中的螺线管电感器 Download PDFInfo
- Publication number
- CN105723477B CN105723477B CN201480061884.XA CN201480061884A CN105723477B CN 105723477 B CN105723477 B CN 105723477B CN 201480061884 A CN201480061884 A CN 201480061884A CN 105723477 B CN105723477 B CN 105723477B
- Authority
- CN
- China
- Prior art keywords
- group
- pad
- coil
- hole
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 claims description 111
- 239000011521 glass Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000919 ceramic Substances 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 8
- 238000004804 winding Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 267
- 239000002184 metal Substances 0.000 description 135
- 229910052751 metal Inorganic materials 0.000 description 135
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 88
- 229910052802 copper Inorganic materials 0.000 description 73
- 239000010949 copper Substances 0.000 description 73
- 230000008569 process Effects 0.000 description 45
- 238000007747 plating Methods 0.000 description 33
- 239000012792 core layer Substances 0.000 description 20
- 239000011889 copper foil Substances 0.000 description 15
- 239000011888 foil Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000007769 metal material Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000005553 drilling Methods 0.000 description 11
- 229920002994 synthetic fiber Polymers 0.000 description 10
- 239000002131 composite material Substances 0.000 description 9
- 101100201843 Cyprinus carpio rsph1 gene Proteins 0.000 description 8
- 101100328516 Mus musculus Cnpy2 gene Proteins 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0053—Printed inductances with means to reduce eddy currents
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Micromachines (AREA)
Abstract
一些实现提供包括基板以及基板中的电感器的集成器件(例如，半导体器件)。在一些实现中，该电感器是螺线管电感器。该电感器包括一组线圈。该组线圈具有内周界。该组线圈包括一组互连和一组通孔。该组互连和该组通孔位于该组线圈的内周界以外。在一些实现中，该组线圈进一步包括一组捕获焊盘。该组互连通过该组捕获焊盘耦合至该组通孔。在一些实现中，该组线圈具有外周界。该组焊盘耦合至该组互连，从而使得该组焊盘至少部分地位于该组线圈的外周界以外。
Description
相关申请的交叉引用
本申请要求于2013年11月13向美国专利商标局提交的美国非临时专利申请No.14/079,488的优先权和权益，其全部内容通过援引纳入于此。
技术领域
各个特征涉及基板中的螺线管电感器。
背景技术
平面电感器由螺旋和立体交叉制成。为了达成电感，多匝是必要的。然而，多匝增大了平面电感器所占据的面积。图1解说了平面电感器100的示例。如图1所示，平面电感器100包括一组线圈102、第一端口104、通孔106和第二端口108。平面电感器100是基板中的平面电感器。该组线圈102是形成3.5匝的一组螺旋互连。该组螺旋互连是基板上的金属层。第一端口104耦合至该组线圈102的第一端。通孔106耦合至该组线圈102的第二端。第二端口108耦合至通孔106。在一些实现中，第二端口108是第二金属层(例如，立体交叉层)。
该组线圈102具有能够导致到外匝的涡流电流损耗的内匝(例如，3.5匝)。此类涡流电流损耗可能降低电感器的品质因数(Q)。如图1所示，通孔106是大通孔，这在电感器100中间增加了大且厚的金属化。通孔106还使得电感器100的品质因数降级。
因此，需要对半导体器件有改进的电感器设计。理想地，这样的电感器将具有半导体器件的更好的电感性能、更低的电阻以及更好的品质因数值。
发明内容
本文描述的各个特征、装置和方法在基板中提供螺线管电感器。
第一示例提供一种集成器件，包括基板以及基板中的电感器。该电感器包括一组线圈。该组线圈包括内周界。该组线圈包括一组互连和一组通孔。该组互连和该组通孔位于该组线圈的内周界以外。
根据一方面，该组线圈进一步包括一组捕获焊盘。该组互连通过该组捕获焊盘耦合至该组通孔。
根据一方面，该组线圈包括外周界。该组焊盘耦合至该组互连，从而使得该组焊盘至少部分地位于该组线圈的外周界以外。
根据一方面，该组线圈包括外周界，该组焊盘耦合至该组互连，从而使得该组捕获焊盘从该电感器的内部分和该组线圈突出。
根据一方面，该组互连包括第一互连和第二互连，该组通孔包括第一通孔和第二通孔，而该组焊盘包括第一焊盘和第二焊盘。在一些实现中，第一互连通过第一焊盘耦合至第一通孔，第一通孔通过第二焊盘耦合至第二互连。
根据一方面，该电感器是螺线管电感器。
根据一方面，该基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。
根据一方面，该组线圈具有非圆形线圈。
根据一个方面，集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供基板以及基板中的电感装置。该电感装置包括用于沿基板中的横向方向提供横向电路径的第一装置。横向电路径环绕第一周界。该电感装置包括用于沿基板中的纵向方向提供纵向电路径的第二装置。纵向电路径在第一周界以外。
根据一方面，第一周界是第一装置的内周界。
根据一方面，横向电路径环绕第二周界。纵向电路径至少部分地在第二周界以外。
根据一方面，第二装置从该电感装置的内部分和第一装置突出。
根据一方面，第一装置包括第一互连和第二互连，第二装置包括第一通孔、第二通孔、第一捕获焊盘和第二捕获焊盘。
根据一方面，第一周界是第一圆周。
根据一方面，该电感装置是螺线管电感器。
根据一方面，该基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。
根据一方面，该电感装置具有非圆形线圈。
根据一个方面，该装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种用于提供集成器件的方法。该方法提供基板。该方法在基板中提供一组互连。该方法在基板中提供一组通孔，从而使得该组互连和该组通孔形成被配置成用作基板中的电感器的一组线圈。该组线圈包括内周界。该组互连和该组通孔被提供在基板中，从而该组互连和该组通孔位于该组线圈的内周界以外。
根据一方面，该方法进一步在基板中提供一组捕获焊盘。该组捕获焊盘被提供在基板中，从而该组互连通过该组捕获焊盘耦合至该组通孔。该组互连、该组通孔、该组捕获焊盘被提供在基板中以形成该组线圈。
根据一方面，该组线圈包括外周界，该组焊盘耦合至该组互连，从而使得该组捕获焊盘至少部分地在该组线圈的外周界以外。
根据一方面，该组线圈包括外周界，该组捕获焊盘耦合至该组互连，从而使得该组捕获焊盘从该电感器的内部分和该组线圈突出。
根据一方面，该组互连包括第一互连和第二互连，该组通孔包括第一通孔和第二通孔，而该组焊盘包括第一焊盘和第二焊盘。在一些实现中，第一互连通过第一焊盘耦合至第一通孔，第一通孔通过第二焊盘耦合至第二互连。
根据一方面，该电感器是螺线管电感器。
根据一方面，该基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。
根据一方面，该组线圈具有非圆形线圈。
根据一个方面，集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
附图说明
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了常规电感器。
图2解说了新颖螺线管电感器的平面视图。
图3解说了新颖螺线管电感器的倾斜视图。
图4解说了新颖螺线管电感器的剖面图。
图5解说了新颖螺线管电感器的另一剖面图。
图6解说了新颖螺线管电感器的又一剖面图。
图7解说了具有非圆形线圈的新颖螺线管电感器的平面视图。
图8解说了具有非圆形线圈的新颖螺线管电感器的平面视图。
图9解说了另一新颖螺线管电感器的平面视图。
图10解说了另一新颖螺线管电感器的倾斜视图。
图11解说了新颖螺线管电感器的剖面图。
图12解说了另一新颖螺线管电感器的另一剖面图。
图13解说了另一新颖螺线管电感器的又一剖面图。
图14解说了具有非圆形线圈的新颖螺线管电感器的平面视图。
图15解说了具有非圆形线圈的新颖螺线管电感器的平面视图。
图16A-16D解说了制造具有低热膨胀系数的铜合成物材料的基板的镀敷工艺的缩短工序。
图17解说了用于制造具有低热膨胀系数的铜合成物材料的基板的经修改的半加成工艺(mSAP)图案化工艺的流程图。
图18解说了基板的层上的mSAP图案化工艺的工序。
图19解说了用于制造具有低热膨胀系数的铜合成物材料的基板的半加成工艺(SAP)图案化工艺的流程图。
图20解说了基板的层上的SAP图案化工艺的工序。
图21解说了概念性镀敷工艺的流程图。
图22解说了用于提供包括螺线管电感器的方法的流程图。
图23解说了可集成本文所描述的集成器件、基板和/或PCB的各种电子设备。
具体实施方式
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些新颖特征涉及包括基板以及基板中的电感器的集成器件(例如，半导体器件)。在一些实现中，该电感器是螺线管电感器。该电感器包括一组线圈。该组线圈具有内周界(例如，内部圆周)。该组线圈包括一组互连和一组通孔。该组互连和该组通孔位于该组线圈的内周界以外。在一些实现中，该组线圈进一步包括一组捕获焊盘。该组互连通过该组捕获焊盘耦合至该组通孔。在一些实现中，该组线圈具有外周界(例如，外部圆周)。该组焊盘耦合至该组互连，从而使得该组焊盘至少部分地位于该组线圈的外周界以外。在一些实现中，该组线圈包括外周界，该组捕获焊盘耦合至该组互连，从而使得该组捕获焊盘从该电感器的内部分和该组线圈突出。在一些实现中，该组互连包括第一互连和第二互连，该组通孔包括第一通孔和第二通孔，并且该组焊盘包括第一捕获焊盘和第二捕获焊盘。在一些实现中，第一互连通过第一焊盘耦合至第一通孔，并且第一通孔通过第二焊盘耦合至第二互连。在一些实现中，该基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。在一些实现中，该基板是封装基板。
基板中的示例性螺线管电感器
图2-3概念性地解说了器件(例如，集成器件、半导体器件)的新颖电感器。具体地，图2解说了电感器200的俯视图，该电感器200包括一组线圈202、第一捕获焊盘204、第二捕获焊盘206、第一端口207以及第二端口209。在一些实现中，电感器200是螺线管电感器。在一些实现中，电感器200位于基板(例如，复合基板、玻璃基板、陶瓷基板、硅基板)中。该组线圈202包括螺旋互连(例如，金属层)。如图2所示，电感器200具有内周界220(例如，内部圆周)和外周界222(例如，外部圆周)。在一些实现中，该组线圈202(例如，互连)具有内周界220和外周界222。内周界220具有内部半径。如图2中进一步示出的，电感器200中没有一个组件位于内周界220以内。即，电感器200的所有组件都在内周界220上或在内周界220以外。在一些实现中，第一焊盘204和第二焊盘206在内周界220以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈202和/或电感器200的品质因数(Q)增加。
图2还解说了第一捕获焊盘204和第二捕获焊盘206从内周界220和外周界22突出。具体地，如图2中所示，在一些实现中，第一焊盘204的至少一部分(例如，一些或全部)在该组线圈202的外周界222以外。类似地，在一些实现中，第二焊盘206的至少一部分(例如，一些或全部)在该组线圈202的外周界222以外。在一些实现中，第一焊盘204的至少一部分和第二焊盘206的至少一部分在外周界222以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈202和/或电感器200的品质因数(Q)增加。
图3解说了电感器200的倾斜视图。在一些实现中，电感器200是螺线管电感器。如图3所示，该组线圈202包括第一金属层212、第二金属层214和第三金属层216。在一些实现中，第一金属层212是基板(例如，复合基板、玻璃基板、陶瓷基板、硅基板)中的第一互连。该基板可以是封装基板。在一些实现中，第二金属层214是基板中的第二互连。在一些实现中，第三金属层216是基板中的第三互连。在一些实现中，第一、第二和第三金属层212、214和216定义基板中的螺旋。第一金属层212耦合至第一端口207。第三金属层216耦合至第二端口209。
图3还解说了电感器200包括第一捕获焊盘204、第二捕获焊盘206、第三捕获焊盘224、第四捕获焊盘226、第一通孔234、以及第二通孔236。在一些实现中，该组线圈202包括第一焊盘204、第二焊盘206、第三焊盘224、第四焊盘226、第一通孔234、以及第二通孔236。在一些实现中，第一焊盘204是第一金属层212的一部分。在一些实现中，第二焊盘206是第二金属层214的一部分。
如图3中所示，第一端口207耦合至第一金属层212。第一金属层212耦合到第一焊盘204。第一焊盘204耦合至第一通孔234。第一通孔234耦合至第三焊盘224。第三焊盘224耦合至第二金属层214。第二金属层214耦合到第二焊盘206。第二焊盘206耦合至第二通孔236。第二通孔236耦合至第四焊盘226。第四焊盘226耦合至第三金属层216。第三金属层216耦合至第二端口209。电感器200中没有一个组件位于内周界220以内。即，电感器200的所有组件都在内周界220上或在内周界220以外。
在一些实现中，第一捕获焊盘204、第二捕获焊盘206、第三捕获焊盘224、以及第四捕获焊盘226在内周界220以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈202和/或电感器200的品质因数(Q)增加。
图3还解说了第一焊盘204、第二焊盘206、第三焊盘224以及第四焊盘226从内周界220和外周界222突出(例如，离开螺线管电感器的内部分)。具体地，如图3中所示，在一些实现中，第一焊盘204的至少一部分(例如，一些或全部)在该组线圈202的外周界222以外。类似地，在一些实现中，第二焊盘206的至少一部分(例如，一些或全部)在该组线圈202的外周界222以外。附加地，在一些实现中，第三焊盘224的至少一部分(例如，一些或全部)在该组线圈202的外周界222以外。此外，在一些实现中，第四焊盘226的至少一部分(例如，一些或全部)在该组线圈202的外周界222以外。在一些实现中，第一焊盘204的至少一部分、第二焊盘206的至少一部分、第三焊盘224的至少一部分、以及第四焊盘226的至少一部分在外周界222以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈202和/或电感器200的品质因数(Q)增加。
尽管图2-3解说了电感器(例如，螺线管电感器)包括圆形的一组线圈，但在一些实现中，该组线圈可以是非圆形的(例如，椭圆形、正方形、矩形、六边形、八边形)。在其中使用非圆形线圈的实例中，那些非圆形的线圈组可仍然具有内周界、外周界、内部圆周以及外部圆周。电感器的非圆形线圈的示例在图7-8和14-15中描述。
在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的焊盘组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时应该排除焊盘组)。类似地，在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的通孔组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界时应该排除通孔组)。例如，在一些实现中，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时仅互连组应当被纳入考虑。
图4解说了电感器200的侧视图。在一些实现中，电感器200是螺线管电感器。如图4所示，该组线圈202包括第一金属层212、第二金属层214和第三金属层216。在一些实现中，第一金属层212是基板(基板未示出)中的第一互连。在一些实现中，第二金属层214是基板中的第二互连。在一些实现中，第三金属层216是基板中的第三互连。在一些实现中，第一、第二和第三金属层212、214和216定义基板(基板未示出)中的螺旋。
图4还解说了电感器200包括第一捕获焊盘204、第二捕获焊盘206、第三捕获焊盘224、第四捕获焊盘226、第一通孔234、以及第二通孔236。在一些实现中，该组线圈202包括第一焊盘204、第二焊盘206、第三焊盘224、第四焊盘226、第一通孔234、以及第二通孔236。在一些实现中，第一焊盘204是第一金属层212的一部分。第一焊盘204和第一金属层212在M1金属层上。在一些实现中，第二焊盘206和/或第三焊盘224是第二金属层214的一部分。第二焊盘206、第三焊盘224、以及第二金属层214在M2金属层上。在一些实现中，第四焊盘226是第三金属层216的一部分。第四焊盘226和第三金属层216在M3金属层上。
第一金属层212耦合至第一焊盘204。第一焊盘204耦合至第一通孔234。第一通孔234耦合至第三焊盘224。第三焊盘224耦合至第二金属层214。第二金属层214耦合到第二焊盘206。第二焊盘206耦合至第二通孔236。第二通孔236耦合至第四焊盘226。第四焊盘226耦合至第三金属层216。
图5-6解说了基板(例如，复合基板、封装基板)中的电感器(例如，螺线管电感器)的侧视图。在一些实现中，图5-6解说了集成器件(例如，基板)中的图2-3的电感器200(例如，螺线管电感器)的侧视图。应当注意，不是基板中的所有组件(例如，互连)都可在图5-6中可见。
图5解说了包括第一介电层502、第二介电层504、以及第三介电层506的集成器件500的示例。在一些实现中，第一介电层502、第二介电层504、以及第三介电层506形成和/或定义集成器件500的基板(例如，复合基板)。应当注意，在一些实现中，可能存在三个以上的介电层。
在一些实现中，第一介电层502是核心层。在一些实现中，第二介电层504和第三介电层506是预浸层。在一些实现中，该基板包括第一互连510、第一焊盘512、第一通孔514、第二焊盘516、以及第二互连518、第三焊盘520、第二通孔522、第四焊盘524、以及第三互连526。在一些实现中，第一互连510、第一焊盘512、第一通孔514、第二焊盘516、以及第二互连518、第三焊盘520、第二通孔522、第四焊盘524、以及第三互连526被配置成用作基板中的电感器(例如，螺线管电感器)。
第一互连510耦合至第一焊盘512。第一焊盘512耦合至第一通孔514。第一通孔514耦合至第二焊盘516。第二焊盘516耦合至第二互连518。第二互连518耦合至第三焊盘520。第三焊盘520耦合至第二通孔522。第二通孔522耦合至第四焊盘524。第四焊盘524耦合至第三互连526。
第一互连510、第一焊盘512、第一通孔514、第二焊盘516、第二互连518、以及第三焊盘520位于第一介电层502中。此外，如图5所示，第一互连510和第一焊盘512是位于基板的第一金属层(M1)上的金属材料(例如，铜)。此外，第二焊盘516、第二互连518、第三焊盘520是位于基板的第二金属层(M2)上的金属材料(例如，铜)。第二通孔522、第四焊盘524、以及第三互连526位于第二介电层504中。第四焊盘524和第三互连526是位于基板的第三金属层(M3)上的金属材料(例如，铜)。
在一些实现中，第一焊盘512对应于图3的焊盘204。在一些实现中，第二焊盘516对应于图3的焊盘224。在一些实现中，第三焊盘520对应于图3的焊盘206。在一些实现中，第四焊盘524对应于图3的焊盘226。在一些实现中，图5的互连(例如，互连510、518、526)是基板(例如，封装基板)中的迹线。
图6解说了包括基板层602、第一介电层604、以及第二介电层606的集成器件600的另一示例。在一些实现中，基板层602、第一介电层604、以及第二介电层606形成和/或定义集成器件600的封装基板。应当注意，在一些实现中，可能存在两个或三个以上的介电层。
在一些实现中，基板层602是至少电介质、玻璃、陶瓷和/或硅中的一者。在一些实现中，该封装基板包括第一互连610、第一焊盘612、第一通孔614、第二焊盘616、以及第二互连618、第三焊盘620、第二通孔622、第四焊盘624、以及第三互连626。在一些实现中，第一互连610、第一焊盘612、第一通孔614、第二焊盘616、以及第二互连618、第三焊盘620、第二通孔622、第四焊盘624、以及第三互连626被配置成用作封装基板中的电感器(例如，螺线管电感器)。
第一互连610耦合至第一焊盘612。第一焊盘612耦合至第一通孔614。第一通孔614耦合至第二焊盘616。第二焊盘616耦合至第二互连618。第二互连618耦合至第三焊盘620。第三焊盘620耦合至第二通孔622。第二通孔622耦合至第四焊盘624。第四焊盘624耦合至第三互连626。
第一互连610和第一焊盘612位于第二介电层606中。如图6所示，第一互连610和第一焊盘612是位于封装基板的第一金属层(M1)上的金属材料(例如，铜)。第一通孔614位于基板层602中。第二焊盘616、第二互连618、以及第三焊盘620位于第一介电层604中。第二焊盘616、第二互连618、以及第三焊盘620是位于封装基板的第二金属层(M2)上的金属材料(例如，铜)。第四焊盘624和第三互连626位于第一介电层604上。在一些实现中，第四焊盘624和第三互连626位于另一介电层(未示出)中。第四焊盘624和第三互连626是位于封装基板的第三金属层(M3)上的金属材料(例如，铜)。
在一些实现中，第一焊盘612对应于图3的焊盘204。在一些实现中，第二焊盘616对应于图3的焊盘224。在一些实现中，第三焊盘620对应于图3的焊盘206。在一些实现中，第四焊盘624对应于图3的焊盘226。在一些实现中，互连(例如，互连610、618、626)是封装基板中的迹线。
在一些实现中，电感器的互连(例如，互连212、214、216)的宽度小于电感器的通孔(例如，通孔234、236)和/或焊盘(例如，焊盘204、224、206、226)的宽度/大小/直径。在一些实现中，电感器的通孔(例如，通孔234、236)和/或焊盘(例如，焊盘204、224、206、226)的宽度/大小/直径大于电感器的互连(例如，互连212、214、216)的宽度。例如，互连可具有第一宽度，焊盘(例如，捕获焊盘)可具有第二宽度(例如，第二直径)，而通孔可具有第三宽度(例如，第三直径)。在一些实现中，第一宽度可小于第二宽度。在一些实现中，第一宽度可小于第三宽度。在一些实现中，互连的宽度被定义为电感器的外半径与电感器的内半径之差(例如，电感器的外部圆周与内部圆周之差的一半)。应当注意，在一些实现中，电感器的焊盘(例如，捕获焊盘)可以与电感器的互连交叠。
在一些实现中，电感器(例如，螺线管电感器)可具有更多匝，和/或可以在基板中的3个以上的金属层上。此类电感器(例如，螺线管电感器)的一个或多个示例将在图9-13中描述。
基板中的具有非圆形线圈的示例性螺线管电感器
图7-8概念性地解说了器件(例如，集成器件、半导体器件)的新颖电感器。具体地，图7解说了电感器700的俯视图，该电感器702包括一组线圈704、第一捕获焊盘706、第二捕获焊盘707、第一端口709以及第二端口209。该组线圈702是非圆形的。具体地，该组线圈702形成八边形螺旋。在一些实现中，电感器700是螺线管电感器。在一些实现中，电感器700位于基板(例如，复合基板、玻璃基板、陶瓷基板、硅基板)中。该组线圈702包括螺旋互连(例如，金属层)。在一些实现中，电感器700类似于图2的电感器200，除了电感器200具有圆形螺旋，而电感器700具有八边形螺旋。
如图7所示，电感器700具有内周界720和外周界722。在一些实现中，该组线圈702具有内周界720和外周界722。如图7中进一步示出的，电感器700中没有一个组件位于内周界720以内。即，电感器700的所有组件都在内周界720上或在内周界220以外。在一些实现中，第一焊盘704和第二焊盘706在内周界220以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈702和/或电感器700的品质因数(Q)增加。
图7还解说了第一捕获焊盘704和第二捕获焊盘706从内周界720和外周界722突出。具体地，如图7中所示，在一些实现中，第一焊盘704的至少一部分(例如，一些或全部)在该组线圈702的外周界722以外。类似地，在一些实现中，第二焊盘706的至少一部分(例如，一些或全部)在该组线圈702的外周界722以外。在一些实现中，第一焊盘704的至少一部分和第二焊盘706的至少一部分在外周界722以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈702和/或电感器700的品质因数(Q)增加。
图8解说了示出内部圆周和外部圆周的图7的电感器700。具体地，图8解说了电感器700的内部圆周800和外部圆周802。在一些实现中，该组线圈702具有内部圆周800和外部圆周802。内部圆周800具有内部半径。如图7中进一步示出的，电感器700中没有一个组件位于内部圆周800以内。即，电感器700的所有组件都在内部圆周800上或在内部圆周800以外。在一些实现中，第一焊盘704和第二焊盘706在内部圆周800以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈702和/或电感器700的品质因数(Q)增加。
图8还解说了第一捕获焊盘704和第二捕获焊盘706从内部圆周800和外部圆周802突出。具体地，如图8中所示，在一些实现中，第一焊盘704的至少一部分(例如，一些或全部)在该组线圈702的外部圆周802以外。类似地，在一些实现中，第二焊盘706的至少一部分(例如，一些或全部)在该组线圈702的外部圆周802以外。在一些实现中，第一焊盘704的至少一部分和第二焊盘706的至少一部分在外部圆周802以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈702和/或电感器700的品质因数(Q)增加。
在一些实现中，图7-8的电感器700可具有与图3-6中示出并描述的电感器相似和/或相同的结构和/或轮廓。
在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的焊盘组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时应该排除焊盘组)。类似地，在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的通孔组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界时应该排除通孔组)。例如，在一些实现中，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时仅互连组应当被纳入考虑。
基板中的示例性螺线管电感器
图9-10概念性地解说了器件(例如，半导体器件)的另一新颖电感器。具体地，图9解说了电感器900的俯视图，该电感器900包括一组线圈902、第一焊盘904、第二焊盘906、第三焊盘908、第一端口907以及第二端口909。在一些实现中，电感器900位于基板(例如，复合基板、玻璃基板、陶瓷基板、硅基板)中。该组线圈902包括螺旋互连(例如，金属层)。如图9所示，电感器900具有内周界920(例如，内部圆周)和外周界922(例如，外部圆周)。在一些实现中，该组线圈902具有内周界920和外周界922。内周界920具有内部半径。如图9中进一步示出的，电感器900中没有一个组件位于内周界920以内。即，电感器900的所有组件都在内周界920上或在内周界220以外。
在一些实现中，第一焊盘904、第二焊盘906和第三焊盘908在内周界220以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈902和/或电感器900的品质因数(Q)增加。
图9还解说了第一焊盘904、第二焊盘906和第三焊盘908从内周界920和外周界22突出。具体地，如图9中所示，在一些实现中，第一焊盘904的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。类似地，在一些实现中，第二焊盘906的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。此外，在一些实现中，第三焊盘908的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。在一些实现中，第一焊盘904的至少一部分、第二焊盘906的至少一部分、以及第三焊盘908的至少一部分在外周界922以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈902和/或电感器900的品质因数(Q)增加。
图10解说了电感器900的倾斜视图。在一些实现中，电感器900是螺线管电感器。如图9所示，该组线圈902包括第一金属层912、第二金属层914、第三金属层916以及第四金属层918。在一些实现中，第一金属层912是基板(例如，复合基板、玻璃基板、陶瓷基板、硅基板)中的第一互连。在一些实现中，第二金属层914是基板中的第二互连。在一些实现中，第三金属层916是基板中的第三互连。在一些实现中，第四金属层918是基板中的第四互连。在一些实现中，第一、第二、第三和第四金属层912、914、916和918定义基板(例如，封装基板)中的螺旋。第一金属层912耦合至第二端口909。第四金属层918耦合到第一端口907。
图10还解说了电感器900包括第一焊盘904、第二焊盘906、第三焊盘908、第四焊盘924、第五焊盘926、第六焊盘928、第一通孔934、第二通孔936以及第三通孔938。在一些实现中，该组线圈902包括第一焊盘904、第二焊盘906、第三焊盘908、第四焊盘924、第五焊盘926、第六焊盘928、第一通孔934、第二通孔936以及第三通孔938。在一些实现中，第一焊盘904是第一金属层912的一部分。在一些实现中，第二焊盘906是第二金属层914的一部分。在一些实现中，第三焊盘908是第三金属层916的一部分。
如图10中所示，第二端口909耦合至第一金属层912。第一金属层912耦合至第一焊盘904。第一焊盘904耦合至第一通孔934。第一通孔934耦合至第四焊盘924。第四通孔924耦合至第二金属层914。第二金属层914耦合到第二焊盘906。第二焊盘906耦合至第二通孔936。第二通孔936耦合至第五焊盘926。第五焊盘926耦合至第三金属层916。第三金属层916耦合至第三焊盘908。第三焊盘908耦合至第三通孔938。第三通孔938耦合至第六焊盘928。第六焊盘928耦合至第四金属层918。第四金属层918耦合至第五端口907。电感器900中没有一个组件位于内周界920以内。即，电感器900的所有组件都在内周界920上或在内周界220以外。
在一些实现中，第一焊盘904、第二焊盘906、第三焊盘908、第四焊盘924、第五焊盘926以及第六焊盘928在内周界220以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈902和/或电感器900的品质因数(Q)增加。
图10还解说了第一焊盘904、第二焊盘906、第三焊盘908、第四焊盘924、第五焊盘926、以及第六焊盘928从内周界920和外周界922突出(例如，离开螺线管电感器的内部分)。如图10中所示，在一些实现中，第一焊盘904的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。类似地，在一些实现中，第二焊盘906的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。附加地，在一些实现中，第三焊盘908的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。
此外，在一些实现中，第四焊盘924的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。类似地，在一些实现中，第五焊盘926的至少一部分(例如，一些或全部)在该组线圈902的外周界922以外。附加地，在一些实现中，第六焊盘928的至少一部分(例如，一些或全部)在该组线圈202的外周界922以外。
在一些实现中，第一焊盘904的至少一部分、第二焊盘906的至少一部分、第三焊盘908的至少一部分、第四焊盘924的至少一部分、第五焊盘926的至少一部分、以及第六焊盘928的至少一部分在外周界922以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈902和/或电感器900的品质因数(Q)增加。
尽管图9-10解说了电感器(例如，螺线管电感器)包括圆形的一组线圈，但在一些实现中，该组线圈可以是非圆形的(例如，椭圆形、正方形、矩形、六边形、八边形)。在其中使用非圆形线圈的实例中，那些非圆形的线圈组可仍然具有内周界、外周界、内部圆周以及外部圆周。电感器的非圆形线圈的示例在图14-15中描述。
在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的焊盘组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时应该排除焊盘组)。类似地，在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的通孔组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界时应该排除通孔组)。例如，在一些实现中，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时仅互连组应当被纳入考虑。
图11解说了电感器900的剖面图。在一些实现中，电感器900是螺线管电感器。如图11所示，该组线圈902包括第一金属层912、第二金属层914、第三金属层916以及第四金属层918。在一些实现中，第一金属层912是基板(未示出)中的第一互连。在一些实现中，第二金属层914是基板中的第二互连。在一些实现中，第三金属层916是基板中的第三互连。在一些实现中，第四金属层918是基板中的第四互连。在一些实现中，第一、第二、第三和第四金属层912、914、916和918定义基板(例如，封装基板)中的螺旋。
图11还解说了电感器900包括第一焊盘904、第二焊盘906、第三焊盘908、第四焊盘924、第五焊盘926、第六焊盘928、第一通孔934、第二通孔936以及第三通孔938。在一些实现中，该组线圈902包括第一焊盘904、第二焊盘906、第三焊盘908、第四焊盘924、第五焊盘926、第六焊盘928、第一通孔934、第二通孔936以及第三通孔938。在一些实现中，第一焊盘904是第一金属层912的一部分。第一焊盘904和第一金属层912在M1金属层上。在一些实现中，第二焊盘906和/或第四焊盘924是第二金属层914的一部分。第二焊盘906、第四焊盘924、以及第二金属层914在M2金属层上。在一些实现中，第三焊盘908、第五焊盘926是第三金属层916的一部分。第三焊盘908、第五焊盘926、以及第三金属层916在M3金属层上。在一些实现中，第六焊盘928是第四金属层918的一部分。第六焊盘928和第四金属层918在M4金属层上。
图12-13解说了基板(例如，复合基板、封装基板)中的电感器(例如，螺线管电感器)的侧视图。在一些实现中，图12-13解说了集成器件(例如，基板)中的图9-10的电感器900(例如，螺线管电感器)的侧视图。应当注意，不是基板中的所有组件(例如，互连)都可在图12-13中可见。
图12解说了包括第一介电层1202、第二介电层1204、以及第三介电层1206的集成器件1200的示例。在一些实现中，第一介电层1202、第二介电层1204、以及第三介电层1206形成和/或定义集成器件1200的基板(例如，复合基板)。应当注意，在一些实现中，可能存在三个以上的介电层。
在一些实现中，第一介电层1202是核心层。在一些实现中，第二介电层1204和第三介电层1206是预浸层。在一些实现中，该基板包括第一互连1207、第一焊盘1208、第一通孔1209、第二焊盘1210、第二互连1211、第三焊盘1212、第二通孔1214、第四焊盘1216、第三互连1218、第五焊盘1220、第三通孔1222、第六焊盘1224以及第四互连1226。在一些实现中，第一互连1207、第一焊盘1208、第一通孔1209、第二焊盘1210、第二互连1211、第三焊盘1212、第二通孔1214、第四焊盘1216、第三互连1218、第五焊盘1220、第三通孔1222、第六焊盘1224以及第四互连1226被配置成用作基板中的电感器(例如，螺线管电感器)。
第一互连1207耦合至第一焊盘1208。第一焊盘1208耦合至第一通孔1209。第一通孔1209耦合至第二焊盘1210。第二焊盘1210耦合至第二互连1211。第二互连1211耦合至第三焊盘1212。第三焊盘1212耦合至第二通孔1214。第二通孔1214耦合至第四焊盘1216。第四焊盘1216耦合至第三互连1218。第三互连1218耦合至第五焊盘1220。第五焊盘1220耦合至第三通孔1222。第三通孔1222耦合至第六焊盘1224。第六焊盘1224耦合至第四互连1226。
第一互连1207、第一焊盘1208、第一通孔1209位于第三介电层1206中。此外，如图12所示，第一互连1207和第一焊盘1208是位于基板的第一金属层(M1)上的金属材料(例如，铜)。第二焊盘1210、第二互连1211、第三焊盘1212、第二通孔1214、第四焊盘1216、第三互连1218、以及第五焊盘1220位于第一介电层1202中。此外，第二焊盘1210、第二互连1211、第三焊盘1212是位于基板的第二金属层(M2)上的金属材料(例如，铜)。第四焊盘1216、第三互连1218、以及第五焊盘1220是位于基板的第三金属层(M3)上的金属材料(例如，铜)。第三通孔1222、第六焊盘1224、以及第四互连1226位于第二介电层1204中。第六焊盘1224和第四互连1226是位于基板的第四金属层(M4)上的金属材料(例如，铜)。
在一些实现中，第一焊盘1208对应于图3的焊盘904。在一些实现中，第二焊盘1210对应于图9的焊盘924。在一些实现中，第三焊盘1212对应于图9的焊盘906。在一些实现中，第四焊盘1216对应于图9的焊盘926。在一些实现中，第五焊盘1220对应于图9的焊盘908。在一些实现中，第六焊盘1224对应于图9的焊盘928。在一些实现中，图12的互连(例如，互连1207、1210、1218、1226)是基板(例如，封装基板)中的迹线。
图13解说了包括基板层1300、第一介电层1302、以及第二介电层1304的集成器件1306的另一示例。在一些实现中，基板层1302、第一介电层1304、以及第二介电层1306形成和/或定义集成器件1300的封装基板。应当注意，在一些实现中，可能存在两个或三个以上的介电层。
在一些实现中，基板层1302是至少电介质、玻璃、和/或硅中的一者。在一些实现中，该基板包括第一互连1307、第一焊盘1308、第一通孔1309、第二焊盘1310、第二互连1311、第三焊盘1312、第二通孔1314、第四焊盘1316、第三互连1318、第五焊盘1320、第三通孔1322、第六焊盘1324以及第四互连1326。在一些实现中，第一互连1307、第一焊盘1308、第一通孔1309、第二焊盘1310、第二互连1311、第三焊盘1312、第二通孔1314、第四焊盘1316、第三互连1318、第五焊盘1320、第三通孔1322、第六焊盘1324以及第四互连1326被配置成用作基板中的电感器(例如，螺线管电感器)。
第一互连1307耦合至第一焊盘1308。第一焊盘1308耦合至第一通孔1309。第一通孔1309耦合至第二焊盘1310。第二焊盘1310耦合至第二互连1311。第二互连1311耦合至第三焊盘1312。第三焊盘1312耦合至第二通孔1314。第二通孔1314耦合至第四焊盘1316。第四焊盘1316耦合至第三互连1318。第三互连1318耦合至第五焊盘1320。第五焊盘1320耦合至第三通孔1322。第三通孔1322耦合至第六焊盘1324。第六焊盘1324耦合至第四互连1326。
第一互连1307、第一焊盘1308、第一通孔1309、第二焊盘1310、第二互连1310、以及第三焊盘1312位于第二介电层1306中。此外，如图13所示，第一互连1307和第一焊盘1308是位于基板的第一金属层(M1)上的金属材料(例如，铜)。此外，第二焊盘1310、第二互连1311、第三焊盘1312是位于基板的第二金属层(M2)上的金属材料(例如，铜)。第二通孔1314位于基板1302中。第四焊盘1316、第三互连1318、第五焊盘1320、以及第三通孔1322位于第一介电层1304中。第四焊盘1316、第三互连1318、以及第五焊盘1320是位于基板的第三金属层(M3)上的金属材料(例如，铜)。第六焊盘1324和第四互连1326位于第一介电层1304上。在一些实现中，第六焊盘1324和第四互连1326位于另一介电层(未示出)中。第六焊盘1324和第四互连1326是位于基板的第四金属层(M4)上的金属材料(例如，铜)。
在一些实现中，第一焊盘1308对应于图3的焊盘904。在一些实现中，第二焊盘1310对应于图9的焊盘924。在一些实现中，第三焊盘1312对应于图9的焊盘906。在一些实现中，第四焊盘1316对应于图9的焊盘926。在一些实现中，第五焊盘1320对应于图9的焊盘908。在一些实现中，第六焊盘1324对应于图9的焊盘928。在一些实现中，图13的互连(例如，互连1307、1311、1318、1326)是基板(例如，封装基板)中的迹线。
在一些实现中，电感器的互连(例如，互连912、914、916、918)的宽度小于电感器的通孔(例如，通孔934、936、938)和/或焊盘(例如，焊盘904、924、906、926、908、928)的宽度/大小/直径。在一些实现中，电感器的通孔(例如，通孔934、936、938)和/或焊盘(例如，焊盘904、924、906、926、908、928)的宽度/大小/直径大于电感器的互连(例如，互连912、914、916、918)的宽度。例如，互连可具有第一宽度，焊盘(例如，捕获焊盘)可具有第二宽度(例如，第二直径)，而通孔可具有第三宽度(例如，第三直径)。在一些实现中，第一宽度可小于第二宽度。在一些实现中，第一宽度可小于第三宽度。在一些实现中，互连的宽度被定义为电感器的外半径与电感器的内半径之差(例如，电感器的外部圆周与内部圆周之差的一半)。应当注意，在一些实现中，电感器的焊盘(例如，捕获焊盘)可以与电感器的互连交叠。
基板中具有非圆形线圈的示例性螺线管电感器
图14-15概念性地解说了器件(例如，半导体器件)的另一新颖电感器。具体地，图14解说了电感器1400的俯视图，该电感器1402包括一组线圈1404、第一焊盘1406、第二焊盘1408、第三焊盘1407、第一端口1409以及第二端口909。在一些实现中，电感器1400位于基板和/或管芯中。该组线圈1402包括八边形螺旋互连(例如，金属层)。在一些实现中，电感器1400类似于图9的电感器900，除了电感器900具有圆形螺旋，而电感器1400具有八边形螺旋。
如图14所示，电感器1400具有内周界1420和外周界1422。在一些实现中，该组线圈1402具有内周界1420和外周界1422。如图14中进一步示出的，电感器1400中没有一个组件位于内周界1420以内。即，电感器1400的所有组件都在内周界1420上或在内周界220以外。
在一些实现中，第一焊盘1404、第二焊盘1406以及第三焊盘1408在内周界1420以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈1402和/或电感器1400的品质因数(Q)增加。
图14还解说了第一焊盘1404、第二焊盘1406和第三焊盘1408从内周界1420和外周界1422突出。具体地，如图14中所示，在一些实现中，第一焊盘1404的至少一部分(例如，一些或全部)在该组线圈1402的外周界1422以外。类似地，在一些实现中，第二焊盘1406的至少一部分(例如，一些或全部)在该组线圈1402的外周界1422以外。此外，在一些实现中，第三焊盘1408的至少一部分(例如，一些或全部)在该组线圈1402的外周界1422以外。在一些实现中，第一焊盘1404的至少一部分、第二焊盘1406的至少一部分、以及第三焊盘1408的至少一部分在外周界1422以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈1402和/或电感器1400的品质因数(Q)增加。
在一些实现中，第一焊盘1404、第二焊盘1406以及第三焊盘1408在内周界1420以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈1402和/或电感器1400的品质因数(Q)增加。
图14还解说了第一焊盘1404、第二焊盘1406和第三焊盘1408从内周界1420和外周界1422突出。具体地，如图14中所示，在一些实现中，第一焊盘1404的至少一部分(例如，一些或全部)在该组线圈1402的外周界1422以外。类似地，在一些实现中，第二焊盘1406的至少一部分(例如，一些或全部)在该组线圈1402的外周界1422以外。此外，在一些实现中，第三焊盘1408的至少一部分(例如，一些或全部)在该组线圈1402的外周界1422以外。在一些实现中，第一焊盘1404的至少一部分、第二焊盘1406的至少一部分、以及第三焊盘1408的至少一部分在外周界1422以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈1402和/或电感器1400的品质因数(Q)增加。
图15解说了示出内部圆周和外部圆周的图14的电感器1400。具体地，图15解说了电感器1400的内部圆周1500和外部圆周1502。如图15所示，电感器1400具有内部圆周1500和外部圆周1502。在一些实现中，该组线圈1402具有内部圆周1500和外部圆周1502。内部圆周1502具有内部半径。如图15中进一步示出的，电感器1400中没有一个组件位于内部圆周1500以内。即，电感器1400的所有组件都在内部圆周1500上或在内部圆周800以外。
在一些实现中，第一焊盘1404、第二焊盘1406以及第三焊盘1408在内部圆周1500以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈1402和/或电感器1400的品质因数(Q)增加。
图15还解说了第一焊盘1404、第二焊盘1406和第三焊盘1408从内部圆周1500和外部圆周1502突出。具体地，如图15中所示，在一些实现中，第一焊盘1404的至少一部分(例如，一些或全部)在该组线圈1402的外部圆周1502以外。类似地，在一些实现中，第二焊盘1406的至少一部分(例如，一些或全部)在该组线圈1402的外部圆周1502以外。此外，在一些实现中，第三焊盘1408的至少一部分(例如，一些或全部)在该组线圈1402的外部圆周922以外。在一些实现中，第一焊盘1404的至少一部分、第二焊盘1406的至少一部分、以及第三焊盘1408的至少一部分在外部圆周1422以外以便降低涡流电流损耗/使涡流电流损耗最小化。在一些实现中，降低涡流电流损耗/使涡流电流损耗最小化可能导致该组线圈1402和/或电感器1400的品质因数(Q)增加。
在一些实现中，图14-15的电感器1400可具有与图9-13中示出并描述的电感器相似和/或相同的结构和/或轮廓。
在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的焊盘组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时应该排除焊盘组)。类似地，在一些实现中，出于定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)的目的，耦合至该组线圈的通孔组的位置和/或尺寸不应当被考虑或计及(即，在定义和/或确定该组线圈的周界时应该排除通孔组)。例如，在一些实现中，在定义和/或确定该组线圈的周界(例如，内周界、外周界、内部圆周、外部圆周)时仅互连组应当被纳入考虑。
提供了若干示例性电感器(例如，螺线管电感器)，现在下文将描述用于提供/制造包括电感器的基板的工序。
用于制造包括螺线管电感器的基板的示例性过程
图16A-16D解说了用于提供/制造包括电感器(例如，螺线管电感器)的基板的示例性工序。应注意，为了清楚和简化目的，图16A-16D的过程不必包括制造基板的所有步骤和/或阶段。此外，在一些实例中，若干步骤和/或阶段可以已被组合成单个步骤和/或阶段以便简化这些过程的描述。还应当注意，图16A-16D中的图案、图案特征、组件(例如，合成导电迹线、通孔)的形状仅仅是概念性的解说，并且不旨在一定表示这些图案、图案特征和组件的实际形状和大小。
如图16A所示，镀敷工艺(在阶段1)开始于核心层1602。在一些实现中，核心层1602是电介质。通常，材料制造商或材料供应商可以向基板制造商提供具有第一金属层1604和第二金属层1606的核心层1602。不同实现可以使用不同金属层1604-1606。在一些实现中，金属层1604-1606中的一者或两者是铜材料(例如，铜合成物箔)。在一些实现中，金属层(例如，铜合成物箔)中的一者或多者可具有2-5微米(μm)的厚度。在一些实现中，一个或多个金属层1604-1606可以是具有3-12微米(μm)的厚度的铜合成物箔。在此实例中，该工艺可以可任选地向下蚀刻低铜合成物箔的厚度。在一些实现中，金属层1604-1606中的一者或多者可以是具有涂底的铜层。
接着，该工艺(在阶段2)在核心层1602上执行钻孔操作，这定义了基板上的一个或多个图案特征(例如，通孔图案特征1608)。钻孔操作可以是激光钻孔操作。钻孔操作可以横穿第一金属层1604、核心层1602的电介质、以及第二金属层1606。
该工艺接着(在阶段3)执行一个或多个镀敷工艺，这定义了基板的特征(例如，通孔特征1609)。在一些实现中，通孔特征1609可以提供基板的前部和背部之间的互连。不同的实现可不同地执行镀敷工艺。在一些实现中，无电铜晶种被沉积在图案特征(例如，通孔图案特征1608)(例如，其表面)上，这形成通孔特征1609。图16A的阶段3解说了仅图案特征1608的表面被覆盖，这意味着无电铜晶种层被形成在特征1609的壁上。一些实现可以执行填充镀敷以定义基板的特征/组件。在一些实现中，填充镀敷可以被形成在金属层1604-1606中的一者或多者上。即，在阶段3，一些实现可以在金属层1604-1606上添加附加层(例如，铜、铜合成物)。在一些实现中，核心层1602可以在没有任何金属层1604-1606的情况下从材料供应商接收。在此实例中，在阶段3，该工艺可以在核心层1602上增加/沉积/镀敷一个或多个金属层。用于增加、沉积或镀敷铜和/或铜合成物的各个工艺/方法将进一步参考涂17-21来详细描述。
接着，该工艺(在阶段4)提供核心层1602的一个或多个特征/组件(例如，合成导电迹线1611)。在一些实现中，这些特征可以根据金属层1604-1606来定义。不同的实现可不同地定义各个特征。在一些实现中，该工艺通过使用干膜图案化工艺、干膜剥离工艺、以及蚀刻工艺来提供各个特征(例如，合成导电迹线1611)。若干干膜图案化、干膜剥离、以及蚀刻工艺将在下文参考图17-21进一步描述。在一些实现中，阶段4概念性地表示使用这些干膜图案化、干膜剥离以及蚀刻工艺的最终结果。这些工艺的示例包括经修改的半加成工艺(mSAP)和减除蚀刻工艺。
该工艺接着(在阶段5)提供第一预浸层1610和第二预浸层1612。在一些实现中，预浸层1610和1612是电介质。通常，基板制造商或基板供应商可以提供具有第三金属层1614和第四金属层1616的预浸层1610和1612。不同实现可以使用不同金属层1614-1616。在一些实现中，金属层1614-1616中的一者或两者是铜材料(例如，铜合成物箔)。在一些实现中，金属层(例如，铜合成物箔)中的一者或多者可具有2-5微米(μm)的厚度。在一些实现中，一个或多个金属层1614-1616可以是具有3-12微米(μm)的厚度的铜合成物箔。在此实例中，该工艺可以可任选地向下蚀刻铜合成物箔的厚度。在一些实现中，金属层1614-1616中的一者或多者可以是具有涂底的铜层。
接着，该工艺(在阶段6)在第二预浸层1612上执行钻孔操作，这定义了预浸层1612上的一个或多个图案特征(例如，通孔图案特征1617)。钻孔操作可以是激光钻孔操作。该工艺接着(在阶段7)执行一个或多个镀敷工艺，这定义了基板的特征(例如，通孔特征1618)。不同的实现可不同地执行镀敷工艺。在一些实现中，无电铜合成物晶种被沉积在图案特征(例如，通孔图案特征1617)(例如，其表面)上，这形成通孔特征1618。阶段7解说了在一些实现中，仅图案特征1617的表面被覆盖，这意味着无电铜合成物晶种层被形成在特征1617的壁上。一些实现可以执行填充镀敷以定义基板的特征/组件。在一些实现中，填充镀敷和/或无电铜晶种可以被形成在金属层1614-1616中的一者或多者上。即，在阶段7，一些实现可以在金属层1614-1616上添加附加层(例如，铜、铜合成物)。在一些实现中，层1610和1612可以在没有任何金属层1604-1616的情况下从材料供应商接收。此类层1610和1612可以被称为堆积层(例如，在没有铜箔时的层)。在此实例中，在阶段7，该方法可以在预浸层1610和1612上增加/沉积/镀敷一个或多个金属层(例如，铜晶种层)。用于增加、沉积或镀敷铜和/或铜合成物的各个工艺/方法将进一步参考涂17-21来详细描述。
接着，该工艺(在阶段8)提供预浸层1612的一个或多个特征/组件(例如，合成导电迹线1620)。在一些实现中，这些特征可以根据金属层1616来定义。不同的实现可不同地定义各个特征。在一些实现中，该工艺通过使用干膜图案化工艺、干膜剥离工艺、以及蚀刻工艺来提供/定义各个特征(例如，合成导电迹线1620)。若干干膜图案化、干膜剥离、以及蚀刻工艺将在下文参考图17-21进一步描述。在一些实现中，阶段8概念性地表示使用这些干膜图案化、干膜剥离以及蚀刻工艺的最终结果。这些工艺的示例包括经修改的半加成工艺(mSAP)和减除蚀刻工艺。
尽管图16A-16D中解说的示例是用于mSAP工艺，但SAP工艺也遵循类似的工艺，除了在一些实现中铜箔将在该工艺开始时被完全移除。
在一些实现中，附加层可以被添加到基板。由此，镀敷工艺可以被重复若干次(例如，阶段5-8可以被重复)直到达到期望数目的层。
描述了用于粘贴工艺和镀敷工艺的缩短的工序，现在下文将描述以上工艺的更详细的描述。
用于镀敷工艺的示例性流程图
图17解说了用于制造包括螺线管电感器的基板的经修改的半加成处理(mSAP)图案化工艺的流程图。图17将参考图18来描述，图18解说了在一些实现的mSAP工艺期间基板的层(例如，核心层、预浸层)序列。
如图17所示，工艺1700可以通过(在1705)打薄介电层上的金属层(例如，铜合成物材料)来开始。介电层可以是基板的核心层或预浸层。在一些实现中，金属层被打薄至3-5微米(μm)的厚度。金属层的打薄在图18的阶段1中被解说，图18的阶段1解说了包括薄铜层1804(可以是铜合成物材料)的介电层1802。在一些实现中，金属层可能已经足够薄。例如，在一些实现中，核心层或介电层可以与薄铜箔一起提供。由此，一些实现可以绕开/跳过对核心层/介电层的金属层的打薄。另外，在一些实现中，无电铜晶种层镀敷可被执行以覆盖一个或多个介电层中的任何钻孔通孔的表面。
接着，该工艺(在1710)应用干膜抗蚀剂(DFR)并且(在1710)在DFR上创建图案。图18的阶段2解说了DFR 1806被应用在打薄的金属层1804的顶部，而图18的阶段3解说了DFR1806的图案化。如阶段3中所示，图案化在DFR 1806中创建开口1808。
在(在1715)图案化DFR之后，该工艺接着(在1720)电解地镀敷铜合成物材料通过DFR的图案。在一些实现中，电解地镀敷包括将介电层和金属层浸染在电解液中。参考图18，阶段4解说了铜合成物材料1810被镀敷在DFR 1806的开口1808中。
回头参考图17，该工艺(在1725)移除DFR，(在1730)选择性地蚀刻铜合成物箔材料以隔离各个特征(例如，创建组件，诸如通孔、合成导电迹线、和/或焊盘)与端子。参考图18，阶段17解说了DFR 1806的移除，而阶段6解说了蚀刻工艺之后所定义的特征。图11的以上工艺可以针对基板的每一核心层或预浸层(介电层)重复。描述了一个镀敷工艺，现在将描述另一镀敷工艺。
图19解说了用于制造包括螺线管电感器的基板的半加成处理(SAP)图案化工艺的流程图。图19将参考图20来描述，图20解说了在一些实现的SAP工艺期间基板的层(例如，核心层、预浸层)序列。
如图19所示，工艺1900可以通过(在1905)提供包括铜层和涂底层(例如，涂覆有铜箔的涂底)的介电层来开始。在一些实现中，铜箔涂覆有涂底，并且接着被按压在未干的核上以形成结构。涂覆有铜箔的涂底可以是铜箔。介电层可以是基板的核心层或预浸层。如图20的阶段1中所示，涂底2004位于铜箔2006与电介质2002之间。在一些实现中，铜箔2006可以是铜合成物箔。
接着，该工艺(在1910)对介电层(例如，核心层、预浸层)钻孔以创建一个或多个开口/图案特征(例如，通孔图案特征)。这可以被完成以形成将电介质的前侧与背侧相连接的一个或多个通孔/通孔特征。在一些实现中，钻孔可以由激光钻孔操作来执行。此外，在一些实现中，钻孔可横穿一个或多个金属层(例如，涂覆有铜箔的涂底)。在一些实现中，该工艺还可例如通过(在1912)对层(例如，核心层)上的钻孔通孔/开口除胶渣来清理钻孔操作所创建的开口/图案特征(例如，通孔图案)。
该工艺接着(在1915)蚀刻掉铜箔，从而在介电层上留下涂底(图20的阶段2中示出)。接着，在一些实现中，该工艺(在1920)无电涂覆涂底上的铜晶种层(例如，铜材料)。在一些实现中，铜晶种层的厚度在大约0.1-1微米(μm)。图20的阶段3解说了涂底2004上的铜晶种层2008。
接着，该工艺(在1925)应用干膜抗蚀剂(DFR)并且(在1930)在DFR上创建图案。图20的阶段4解说了DFR 2010被应用在铜晶种层2008的顶部，而图20的阶段5解说了DFR 2010的图案化。如阶段5中所示，图案化在DFR 2010中创建开口2012。
在(在1930)图案化DFR之后，该工艺接着(在1935)电解地镀敷铜材料(例如，铜合成物材料)通过DFR的图案。在一些实现中，电解地镀敷包括将介电层和金属层浸染在电解液中。参考图20，阶段6解说了铜合成物材料2014被镀敷在DFR 2012的开口2010中。
回头参考图19，该工艺(在1940)移除DFR，(在1945)选择性地蚀刻铜晶种层以隔离各个特征(例如，创建组件，迹线，焊盘)与端子。参考图20，阶段7解说了DFR 2010的移除，而阶段8解说了蚀刻工艺之后所定义的特征(例如，合成导电迹线)。
图19的以上工艺可以针对基板的每一核心层或预浸层(介电层)重复。
在一些实现中，SAP工艺可允许更精细/更小的特征(例如，迹线、通孔、焊盘)形成，因为SAP工艺不要求那么多的蚀刻来隔离特征。
在一些实现中，图17和19的镀敷工艺可以被概念性地简化为图21的镀敷工艺。图21解说了用于制造包括新颖螺线管电感器的基板的镀敷方法的流程图。如图21所示，该方法(在2105)电解地镀敷铜合成物通过基板的层上的干膜抗蚀剂(DFR)中的图案。层可以是介电层。该层可以是基板的核心层或预浸层。在一些实现中，铜合成物被镀敷在铜晶种层上，铜晶种层先前被沉积在层上(例如，在使用SAP工艺时)。在一些实现中，铜合成物被镀敷在铜箔层上，铜箔层先前在层上(例如，在使用SAP工艺时)。在一些实现中，铜箔层可以是铜合成物材料。
接着，该方法(在2110)从层中移除DFR。在一些实现中，移除DFR可包括化学地移除DFR。在(在2110)移除DFR之后，该方法(在2115)选择性地蚀刻箔或晶种层以隔离/定义层的各个特征和端子。如上所述，箔可以是铜合成物材料。
在一些实现中，镍合金可以在mSAP工艺(例如，图17、18和19的方法)期间被添加(例如，镀敷)在铜层(例如，铜箔)的一些或全部上。类似地，镍合金也可在减除工艺期间被添加(例如，镀敷)在铜层(例如，铜箔)的一些或全部上。
用于提供包括电感器的基板的示例性流程图
图22解说用于提供包括新颖螺线管电感器的基板的方法的示例性流程图。在一些实现中，图22的方法可被用于提供图2、3、4、5、6、7、8、9、10、11、12、13、14和/或15的电感器。
如图22中所示，该方法提供基板(在2205)。不同的实现可提供不同的基板。在一些实现中，该基板是复合基板(例如，包括若干介电层的基板)。在一些实现中，该基板是玻璃基板。在一些实现中，该基板是硅基板。在一些实现中，该基板是陶瓷基板。在一些实现中，提供基板可包括制造基板。
该方法随后(在2210)在基板中提供一组互连。该组互连可包括第一组互连和第二组互连。在一些实现中，(在2210)提供该组互连定义了基板中的电感器(例如，螺线管电感器)的一组线圈。在一些实现中，(在2210)提供该组互连包括在基板中沉积一个或多个金属层(例如，铜层)的镀敷工艺。
该方法(在2215)进一步在基板中提供一组通孔。该组互连和该组通孔被提供，从而使得它们被配置成形成一组线圈。该组线圈被配置成用作基板中的电感器(例如，螺线管电感器)。该组线圈包括内周界(例如，内部圆周)。该组互连和该组通孔位于该组线圈的内周界以外。在一些实现中，提供该组通孔包括在基板中沉积一个或多个金属层(例如，铜层)的镀敷工艺。
在一些实现中，该方法还在基板中提供一组焊盘。在一些实现中，该组焊盘可以被并发地提供(例如，在2210处提供)有一组互连。该组互连通过该组焊盘耦合至该组通孔。在一些实现中，该组线圈包括外周界(例如，外部圆周)。在一些实现中，该组焊盘耦合至该组互连，从而使得该组焊盘至少部分地在该组线圈的外周界以外。在一些实现中，该组焊盘耦合至该组互连，从而使得该组焊盘从该电感器的内部分和该组线圈突出(例如，离开该组线圈的外周界)。
示例性电子设备
图23解说了可集成有前述集成器件(例如，半导体器件)、集成电路、管芯、中介层和/或封装中的任一者的各种电子设备。例如，移动电话2302、膝上型计算机2304以及固定位置终端2306可包括如本文所述的集成电路(IC)2300。IC 2300可以是例如本文所述的集成器件、集成电路、管芯或封装件中的任何一种。图23中所解说的设备2302、2304、2306仅是示例性的。其它电子设备也可以IC 2300为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
在图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16A-16D、17、18、19、20、21、22和/或23中解说的一个或多个组件，步骤，特征和/或功能可被重新安排和/或组合成单个的组件，步骤，特征或功能，或可实施在若干组件，步骤或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本发明。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
还应注意，本公开中描述的电感器可以被实现在器件的其它部分中。例如，在一些实现中，本公开中描述的电感器可以使用已知制造工艺被实现(例如，制造、提供)在印刷电路板(PCB)和/或管芯(例如，在管芯的较低金属层和介电层中)中。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。
Claims (25)
1.一种集成器件，包括：
具有多层的基板；以及
所述基板的所述多层中形成的螺线管电感器，包括与一组焊盘和一组通孔串联耦合的一组互连以形成一组线圈，所述一组线圈中的每一线圈的内周界具有所述一组线圈中的每一线圈共同的内半径；
其中所述一组互连、所述一组焊盘以及所述一组通孔仅位于每一线圈的内周界以外，并且所述一组焊盘中的每一焊盘的至少一部分位于每一线圈的外周界以外，所述一组互连的宽度小于所述一组通孔的宽度。
2.如权利要求1所述的集成器件，其特征在于，所述一组互连通过所述一组焊盘耦合至所述一组通孔。
3.如权利要求1所述的集成器件，其特征在于，所述一组互连包括第一互连和第二互连，所述一组通孔包括第一通孔和第二通孔，并且所述一组焊盘包括第一焊盘和第二焊盘。
4.如权利要求3所述的集成器件，其特征在于，所述第一互连通过所述第一焊盘耦合至所述第一通孔，所述第一通孔通过所述第二焊盘耦合至所述第二互连。
5.如权利要求1所述的集成器件，其特征在于，所述基板包括电介质、玻璃、陶瓷和硅中的至少一者。
6.如权利要求1所述的集成器件，其特征在于，所述一组线圈具有八边形螺旋线圈。
7.如权利要求1所述的集成器件，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和膝上型计算机中的至少一者中。
8.如权利要求1所述的集成器件，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、个人数字助理、和固定位置终端中的至少一者中。
9.一种用于集成电路的装备，包括：
具有多层的基板；以及
所述基板的所述多层中形成的电感装置，所述电感装置包括一组线圈装置，所述一组线圈装置用于沿所述基板中的横向方向提供横向电路径，所述横向电路径在内周界以外，并且所述电感装置包括用于串联耦合多个线圈装置以及用于沿所述基板中的纵向方向提供纵向电路径的一组通孔和焊盘装置，所述一组线圈装置以及所述一组通孔和焊盘装置形成一组线圈，所述一组线圈中的每一线圈的内周界具有所述一组线圈中的每一线圈共同的内半径，
其中所述一组线圈以及所述一组通孔和焊盘装置仅位于每一线圈的内周界以外，并且所述一组通孔和焊盘装置中的每一焊盘的至少一部分位于每一线圈的外周界以外，所述一组互连的宽度小于所述一组通孔的宽度。
10.如权利要求9所述的装备，其特征在于，所述通孔和焊盘装置从所述电感装置的内部部分和所述线圈装置突出。
11.如权利要求9所述的装备，其特征在于，所述线圈装置包括第一互连和第二互连，所述通孔和焊盘装置包括第一通孔、第二通孔、第一焊盘以及第二焊盘。
12.如权利要求9所述的装备，其特征在于，所述电感装置是螺线管电感器。
13.如权利要求9所述的装备，其特征在于，所述基板包括电介质、玻璃、陶瓷和硅中的至少一者。
14.如权利要求9所述的装备，其特征在于，所述一组线圈具有八边形螺旋线圈。
15.如权利要求9所述的装备，其特征在于，所述装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和膝上型计算机。
16.如权利要求9所述的装备，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、个人数字助理、和固定位置终端中的至少一者中。
17.一种用于提供集成器件的方法，包括：
提供具有多层的基板；
提供在所述基板的所述多层中形成的一组互连；
在所述基板中提供一组通孔以耦合到所述一组互连；
在所述基板中提供一组焊盘以通过所述一组焊盘将所述一组互连串联耦合到所述一组通孔以形成用作电感器的一组线圈，所述一组线圈中的每一线圈的内周界具有所述一组线圈中的每一线圈共同的内半径；以及
将所述一组互连、所述一组焊盘以及所述一组通孔仅定位在每一线圈的内周界以外，并且将所述一组焊盘中的每一焊盘的至少一部分定位在每一线圈的外周界以外，所述一组互连的宽度小于所述一组通孔的宽度。
18.如权利要求17所述的方法，其特征在于，所述一组线圈包括外周界，所述一组焊盘耦合至所述一组互连，从而使得所述一组焊盘从所述电感器的内部部分和所述一组线圈突出。
19.如权利要求17所述的方法，其特征在于，所述一组互连包括第一互连和第二互连，所述一组通孔包括第一通孔和第二通孔，并且所述一组焊盘包括第一焊盘和第二焊盘。
20.如权利要求19所述的方法，其特征在于，所述第一互连通过所述第一焊盘耦合至所述第一通孔，所述第一通孔通过第二焊盘耦合至所述第二互连。
21.如权利要求17所述的方法，其特征在于，所述电感器是螺线管电感器。
22.如权利要求17所述的方法，其特征在于，所述基板包括电介质、玻璃、陶瓷和硅中的至少一者。
23.如权利要求17所述的方法，其特征在于，所述一组线圈具有八边形螺旋线圈。
24.如权利要求17所述的方法，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和膝上型计算机中的至少一者中。
25.如权利要求17所述的方法，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、个人数字助理、和固定位置终端中的至少一者中。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/079,488 | 2013-11-13 | ||
| US14/079,488 US9806144B2 (en) | 2013-11-13 | 2013-11-13 | Solenoid inductor in a substrate |
| PCT/US2014/064299 WO2015073295A1 (en) | 2013-11-13 | 2014-11-06 | Solonoid inductor in a substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105723477A CN105723477A (zh) | 2016-06-29 |
| CN105723477B true CN105723477B (zh) | 2019-09-10 |
Family
ID=51947506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480061884.XA Expired - Fee Related CN105723477B (zh) | 2013-11-13 | 2014-11-06 | 基板中的螺线管电感器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9806144B2 (zh) |
| EP (1) | EP3069356B1 (zh) |
| JP (1) | JP6367939B2 (zh) |
| CN (1) | CN105723477B (zh) |
| WO (1) | WO2015073295A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6432531B2 (ja) * | 2015-03-27 | 2018-12-05 | 株式会社村田製作所 | 積層コイル部品 |
| US10249580B2 (en) | 2016-06-22 | 2019-04-02 | Qualcomm Incorporated | Stacked substrate inductor |
| US10490348B2 (en) | 2016-06-24 | 2019-11-26 | Qualcomm Incorporated | Two-dimensional structure to form an embedded three-dimensional structure |
| US10163771B2 (en) * | 2016-08-08 | 2018-12-25 | Qualcomm Incorporated | Interposer device including at least one transistor and at least one through-substrate via |
| KR20180085219A (ko) * | 2017-01-18 | 2018-07-26 | 삼성전기주식회사 | 인덕터 및 그 제조 방법 |
| US10978240B2 (en) | 2017-05-01 | 2021-04-13 | Qualcomm Incorporated | Inductor with embraced corner capture pad |
| US10872843B2 (en) | 2017-05-02 | 2020-12-22 | Micron Technology, Inc. | Semiconductor devices with back-side coils for wireless signal and power coupling |
| US20180323369A1 (en) | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Inductors with through-substrate via cores |
| US10134671B1 (en) * | 2017-05-02 | 2018-11-20 | Micron Technology, Inc. | 3D interconnect multi-die inductors with through-substrate via cores |
| US11817239B2 (en) * | 2017-12-15 | 2023-11-14 | Qualcomm Incorporated | Embedded vertical inductor in laminate stacked substrates |
| KR102064044B1 (ko) * | 2017-12-26 | 2020-01-08 | 삼성전기주식회사 | 코일 부품 |
| US11011461B2 (en) * | 2018-02-12 | 2021-05-18 | Qualcomm Incorporated | Perpendicular inductors integrated in a substrate |
| CN108347229A (zh) * | 2018-03-19 | 2018-07-31 | 南京邮电大学 | 一种具有高性能电容、电感的ltcc正交型耦合器 |
| KR102163060B1 (ko) * | 2019-01-16 | 2020-10-08 | 삼성전기주식회사 | 인덕터 및 인덕터를 포함하는 저잡음 증폭기 |
| US11881449B2 (en) * | 2019-07-19 | 2024-01-23 | Texas Instruments Incorporated | High performance high voltage isolators |
| US11296022B2 (en) * | 2020-08-25 | 2022-04-05 | Qualcomm Incorporated | Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape |
| JP2022057272A (ja) * | 2020-09-30 | 2022-04-11 | オムロン株式会社 | 基板コイル及びトランス |
| JP2023013849A (ja) * | 2021-07-16 | 2023-01-26 | 株式会社村田製作所 | 送受信モジュール |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270532A (zh) * | 2010-06-01 | 2011-12-07 | 台湾积体电路制造股份有限公司 | 3d电感器和变压器 |
| CN103050483A (zh) * | 2011-10-13 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 垂直定向的半导体器件及其屏蔽结构 |
| TW201340136A (zh) * | 2011-12-29 | 2013-10-01 | Intel Corp | 積體電路裝置用的集成電感器 |
| CN103377795A (zh) * | 2012-04-24 | 2013-10-30 | 乾坤科技股份有限公司 | 电磁器件及其制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191191A (ja) * | 2003-12-25 | 2005-07-14 | Tdk Corp | 積層型チップインダクタ |
| TWI296845B (en) * | 2006-05-17 | 2008-05-11 | Via Tech Inc | Multilayer winding inductor |
| JP2007317838A (ja) * | 2006-05-25 | 2007-12-06 | Sanyo Electric Co Ltd | 回路装置および表面実装コイル |
| US8093983B2 (en) * | 2006-08-28 | 2012-01-10 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Narrowbody coil isolator |
| JP2008098552A (ja) * | 2006-10-16 | 2008-04-24 | Seiko Epson Corp | パターン形成方法 |
| US7750435B2 (en) | 2008-02-27 | 2010-07-06 | Broadcom Corporation | Inductively coupled integrated circuit and methods for use therewith |
| US20100019300A1 (en) | 2008-06-25 | 2010-01-28 | The Trustees Of Columbia University In The City Of New York | Multilayer integrated circuit having an inductor in stacked arrangement with a distributed capacitor |
| US7811919B2 (en) | 2008-06-26 | 2010-10-12 | International Business Machines Corporation | Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor |
| US8079134B2 (en) | 2008-08-01 | 2011-12-20 | International Business Machines Corporation | Method of enhancing on-chip inductance structure utilizing silicon through via technology |
| EP3511730B1 (en) | 2009-03-09 | 2023-05-31 | NuCurrent, Inc. | System and method for wireless power transfer in implantable medical devices |
| JP2012064683A (ja) * | 2010-09-15 | 2012-03-29 | Murata Mfg Co Ltd | 積層型コイル |
| US9009951B2 (en) * | 2012-04-24 | 2015-04-21 | Cyntec Co., Ltd. | Method of fabricating an electromagnetic component |
-
2013
- 2013-11-13 US US14/079,488 patent/US9806144B2/en active Active
-
2014
- 2014-11-06 EP EP14802565.3A patent/EP3069356B1/en not_active Not-in-force
- 2014-11-06 WO PCT/US2014/064299 patent/WO2015073295A1/en active Application Filing
- 2014-11-06 JP JP2016529451A patent/JP6367939B2/ja not_active Expired - Fee Related
- 2014-11-06 CN CN201480061884.XA patent/CN105723477B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270532A (zh) * | 2010-06-01 | 2011-12-07 | 台湾积体电路制造股份有限公司 | 3d电感器和变压器 |
| CN103050483A (zh) * | 2011-10-13 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 垂直定向的半导体器件及其屏蔽结构 |
| TW201340136A (zh) * | 2011-12-29 | 2013-10-01 | Intel Corp | 積體電路裝置用的集成電感器 |
| CN103377795A (zh) * | 2012-04-24 | 2013-10-30 | 乾坤科技股份有限公司 | 电磁器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3069356B1 (en) | 2019-10-30 |
| CN105723477A (zh) | 2016-06-29 |
| WO2015073295A1 (en) | 2015-05-21 |
| US20150130021A1 (en) | 2015-05-14 |
| EP3069356A1 (en) | 2016-09-21 |
| JP2016538721A (ja) | 2016-12-08 |
| US9806144B2 (en) | 2017-10-31 |
| JP6367939B2 (ja) | 2018-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105723477B (zh) | 基板中的螺线管电感器 | |
| US10236854B2 (en) | Multilayer electronic structures with embedded filters | |
| US9349788B2 (en) | Thin film capacitors embedded in polymer dielectric | |
| KR20140029656A (ko) | 코일부품 및 이의 제조 방법 | |
| JP2016103623A (ja) | フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム | |
| US20160055976A1 (en) | Package substrates including embedded capacitors | |
| CN107735860A (zh) | 包括电容器、重分布层、和分立同轴连接的封装基板 | |
| CN106165093B (zh) | 包括表面互连和包含无电镀填充物的空腔的封装基板 | |
| JP6459107B2 (ja) | 多層電子支持構造体の製作方法 | |
| CN105830213B (zh) | 包括凸块区域中的改善型通孔焊盘放置的基板 | |
| CN107113964B (zh) | 包括嵌入式细长电容器的基板 | |
| CN106298735B (zh) | 一种高品质因数的三维电感器结构及其制作工艺 | |
| SE520714C2 (sv) | Mikroreplikerade miniatyriserade elektriska komponenter | |
| US20240312693A1 (en) | Inductor and manufacturing method thereof, filter and electronic device | |
| CN206349361U (zh) | 一种具有高品质因数的三维电感器结构 | |
| CN111292950A (zh) | 一种嵌入式磁心微型化三维电感的制作方法和电感 | |
| CN114334335A (zh) | 一种具有多层磁芯的磁性元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190910 Termination date: 20201106 |