CN105720961A - 低泄漏模拟开关 - Google Patents

低泄漏模拟开关 Download PDF

Info

Publication number
CN105720961A
CN105720961A CN201410408825.7A CN201410408825A CN105720961A CN 105720961 A CN105720961 A CN 105720961A CN 201410408825 A CN201410408825 A CN 201410408825A CN 105720961 A CN105720961 A CN 105720961A
Authority
CN
China
Prior art keywords
transistor
node
effect transistor
controlled
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410408825.7A
Other languages
English (en)
Inventor
王正香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201410408825.7A priority Critical patent/CN105720961A/zh
Priority to US14/555,563 priority patent/US20150381162A1/en
Publication of CN105720961A publication Critical patent/CN105720961A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本公开涉及低泄漏模拟开关。半导体隔离开关具有两个串联连接的主场效应晶体管(FET)，第一个主场效应晶体管被耦接在第一节点和中间节点之间，以及第二个主场效应晶体管被耦接在第二节点和中间节点之间。可控上拉场效应晶体管串联耦接到可控下拉场效应晶体管。可控上拉场效应晶体管被耦接在电源轨节点和公共节点之间，可控下拉场效应晶体管被耦接在接地轨节点和公共节点之间。泄漏控制晶体管被耦接在公共节点和中间节点之间。所有晶体管的栅极均与开关控制节点耦接。

Description

低泄漏模拟开关
技术领域
本发明总体上涉及模拟开关，并且更特别地涉及了一种隔离开关，其中当一个节点具有未知、不可预测或变化的电势，或者两个节点均具有未知、不可预测或变化的电势的时候，所述隔离开关将两个电路之间的节点隔离开。
背景技术
当场效应晶体管(FET)处于非导通状态下，它不应该允许任何电流在其漏极和源极端子之间流动。然而，实际上即使当晶体管的栅极到源极电压将晶体管偏置在非导通状态下，亚阈值电流(sub-thresholdcurrent)(泄漏电流)也可以在漏极和源极端子之间流动。因此，在少量的泄漏电流可以导致故障或者错误结果的场合，例如，在敏感的仪器、调谐或者监视电路中，场效应晶体管不适合于“接通”和“断开”开关应用。因此，带有阻止或者减小泄漏电流的FET的电路是有益的。
附图说明
通过参考下述对优选实施例及其附图的描述，能够更好地理解本发明及其目的和优点，其中：
图1是依据本发明实施例的半导体隔离开关的示意性电路图；
图2是依据本发明另一个实施例的半导体隔离开关的示意性电路图；
图3是依据本发明实施例的半导体隔离电路的示意性电路图；
图4是依据本发明另一个实施例的半导体隔离电路的示意性电路图；
图5是依据本发明实施例的模拟电路的示意性电路图。
具体实施方式
在下文中结合附图所进行的详细描述旨在作为对本发明的现有优选实施例的描述，并不旨在代表可以实施本发明的唯一形式。可以理解的是，相同或者等同的功能可以由旨在被包括在本发明的精神和范围内的不同实施例来完成。在附图中，相同的数字始终用于代表相同的元件。另外，词语“包含”“包含有”，或它的其它变型，旨在覆盖非排外的包含，以使包含一系列元件或者步骤的模块，电路，器件组件，结构和方法步骤不仅仅包括那些元件，也可以包括其它没有明确说明的元件和步骤或者这种模块，电路，器件组件或者步骤固有的元件或者步骤。前加“包含...一个”的元件或者步骤不排除(但不作更多限制)包含所述元件或者步骤的附加的相同元件或者步骤的存在。
在一个实施例中，本发明提供具有第一节点、第二节点，以及开关控制节点的半导体隔离开关。有两个串联连接的主场效应晶体管(primaryFET)，其中，第一个主场效应晶体管耦接在第一节点和中间节点之间，并且第二个主场效应晶体管耦接在中间节点和第二节点之间。可控上拉场效应晶体管串联耦接到可控下拉场效应晶体管。该可控上拉场效应晶体管耦接在电源轨节点和公共节点之间，并且该可控下拉场效应晶体管耦接在公共节点和接地轨节点之间。泄漏控制晶体管耦接在公共节点和中间节点之间。主场效应晶体管、可控上拉场效应晶体管、可控下拉场效应晶体管，以及泄漏控制晶体管的每个都具有与开关控制节点耦接的相应的栅电极。
在另一个实施例中，本发明提供了模拟开关，所述模拟开关包括带有第一电路互连节点的第一电路，以及带有第二电路互连节点的第二电路。该模拟开关选择性地将第一电路互连节点连接到第二电路互连节点。该模拟开关还包括与第一电路互连节点耦接的第一节点，以及与第二电路互连节点耦接的第二节点。有两个串联连接的主场效应晶体管，其中，第一个主场效应晶体管耦接在第一节点和中间节点之间，以及第二个主场效应晶体管耦接在中间节点和第二节点之间。可控上拉场效应晶体管串联耦接到可控下拉场效应晶体管。可控上拉场效应晶体管耦接在电源轨节点和公共节点之间，并且可控下拉场效应晶体管耦接在公共节点和接地轨节点之间。泄漏控制晶体管耦接在公共节点和中间节点之间。主场效应晶体管、可控上拉场效应晶体管、可控下拉场效应晶体管，以及泄漏控制晶体管的每个都具有与开关控制节点耦接的相应的栅电极。
在另一个实施例中，本发明提供模拟开关，所述模拟开关包含两个互补的半导体隔离开关，其中每个隔离开关包括第一节点，第二节点和开关控制节点。有两个串联连接的主场效应晶体管，其中，第一个主场效应晶体管耦接在第一节点和中间节点之间，并且第二个主场效应晶体管耦接在中间节点和第二节点之间。可控上拉场效应晶体管串联耦接到可控下拉场效应晶体管。可控上拉场效应晶体管耦接在电源轨节点和公共节点之间，以及可控下拉场效应晶体管耦接在公共节点和接地轨节点之间。泄漏控制晶体管耦接在公共节点和中间节点之间。主场效应晶体管、可控上拉场效应晶体管、可控下拉场效应晶体管，以及泄漏控制晶体管的每个都具有与开关控制节点耦接的相应的栅电极。每个隔离开关的第一节点耦接在一起，以及每个隔离开关的第二节点耦接在一起。另外，每个隔离开关的开关控制节点通过反相器耦接在一起，并且第一个开关的每个晶体管相对于第二个开关的各自的晶体管是互补的。
现在参考图1，示出了依据本发明的实施例的半导体隔离开关100的示意性电路图。开关100包括第一节点102，第二节点104，开关控制节点106，接地轨节点108，以及电源轨节点110。开关100具有两个串联连接的主场效应晶体管112、114。第一个主场效应晶体管112耦接在第一节点102和中间节点116之间，并且第二个主场效应晶体管114耦接在中间节点116和第二节点104之间。
可控上拉场效应晶体管118串联耦接到可控下拉场效应晶体管120。可控上拉场效应晶体管118耦接在电源轨节点110和公共节点122之间，以及可控下拉场效应晶体管120耦接在公共节点122和接地轨节点108之间。
开关100还包括耦接在公共节点122和中间节点116之间的泄漏控制晶体管124。另外，主场效应晶体管112、114的栅电极126、128，可控上拉场效应晶体管118和可控下拉场效应晶体管120的栅电极130、132，以及泄漏控制晶体管124的栅电极134均与开关控制节点106耦接。
如图所示，第一个主场效应晶体管112的源极电极与中间节点116耦接，以及第二个主场效应晶体管114的漏极电极与中间节点116耦接。在这个特定实施例中，主场效应晶体管112、114和可控下拉场效应晶体管120为N型晶体管，以及可控上拉场效应晶体管118和泄漏控制晶体管124均为P型晶体管。同样，泄漏控制晶体管124的源极电极与公共节点122耦接，以及可控上拉场效应晶体管118和可控下拉场效应晶体管120各自的漏极电极也与公共节点122耦接。如图所示，可控上拉场效应晶体管118的源极电极与电源轨节点110耦接，以及可控下拉场效应晶体管120的源极电极与接地轨节点108耦接。本实施例中，第二个主场效应晶体管114的源极电极与第二节点104耦接，以及第一个主场效应晶体管112的漏极电极与第一节点102耦接。
在操作中，当开关控制节点106处的控制信号处于接地电势(GND)时，上拉场效应晶体管118和泄漏控制晶体管124将中间节点116耦接到供电电势(VDD)，从而控制第一个主场效应晶体管112处于非导通状态。更具体地讲，N型晶体管112的栅极到源极电势(Vgs)近似为GND-VDD，其减轻或基本消除了第一节点102和第二节点104之间的亚阈值泄漏电流。相反，当控制节点106处于供电电势(VDD)时，下拉场效应晶体管120将公共节点122耦接到接地(GND)，并且因此泄漏控制晶体管124处于“断开”或非导通状态。因此，主场效应晶体管112、114可以工作在它们的导通状态，而不受其他晶体管118、120、124的影响。
现在参考图2，示出了依据本发明的另一个实施例的半导体隔离开关200的示意性电路图。开关200包括第一节点202，第二节点204，开关控制节点206，接地轨节点208，以及电源轨节点210。开关200具有两个串联连接的主场效应晶体管212、214，并且第一个主场效应晶体管212耦接在第一节点202和中间节点216之间，以及第二个主场效应晶体管214耦接在中间节点216和第二节点204之间。
可控上拉场效应晶体管218串联耦接到可控下拉场效应晶体管220。可控上拉场效应晶体管218耦接在电源轨节点210和公共节点222之间，以及可控下拉场效应晶体管220耦接在公共节点222和接地轨节点208之间。
开关200还包括耦接在公共节点222和中间节点216之间的泄漏控制晶体管224。主场效应晶体管212、214的栅电极226、228，可控上拉场效应晶体管218和可控下拉场效应晶体管220的栅电极230、232，以及泄漏控制晶体管224的栅电极234均与开关控制节点206耦接。
如图所示，第一个主场效应晶体管212的源极电极与中间节点216耦接，以及第二个主场效应晶体管214的漏极电极与中间节点216耦接。在这个特定实施例中，主场效应晶体管212、214和可控上拉场效应晶体管218为P型晶体管，以及可控下拉场效应晶体管220和泄漏控制晶体管224均为N型晶体管。另外，泄漏控制晶体管224的源极电极与公共节点222耦接，以及可控上拉场效应晶体管218和可控下拉场效应晶体管220各自的漏极电极也与公共节点222耦接。如图所示，可控上拉场效应晶体管218的源极电极与电源轨节点210耦接，以及可控下拉场效应晶体管220的源极电极与接地轨节点208耦接。本实施例还示出，第二个主场效应晶体管214的源极电极与第二节点204耦接，以及第一个主场效应晶体管212的漏极电极与第一节点202耦接。
在操作中，当开关控制节点206处的控制信号处于供电电势(VDD)时，下拉场效应晶体管220和泄漏控制晶体管224将中间节点216耦接到接地电势(GND)，从而控制第一个主场效应晶体管212处于非导通状态。更具体地讲，P型晶体管212的栅极到源极电势(Vgs)近似为VDD-GND，因此减轻或基本消除了第一节点202和第二节点204之间的亚阈值泄漏电流。相反，当控制节点206处于接地电势(GND)的时候，上拉场效应晶体管218将公共节点222耦接到供电电势(VDD)，并且因此泄漏控制晶体管224处于“断开”或非导通状态。因此，主场效应晶体管212、214可以工作在它们的导通状态，而不受其他晶体管218、220、224的影响。
现在参考图3，示出了依据本发明的实施例的半导体隔离电路300的示意性电路图。该半导体隔离电路300具有两个互补的半导体隔离开关，其是半导体隔离开关100和半导体隔离开关200。在本实施例中，每个开关的第一节点102、202耦接在一起，每个开关100、200的第二节点耦接在一起，以及每个开关102、202的开关控制节点106、206通过反相器302耦接在一起。
第一个半导体隔离开关的每个晶体管相对于第二个半导体隔离开关的每个相应的晶体管是互补的。更为具体的讲，在这个实施例中，第一个开关100的两个串联连接的主场效应晶体管112、114和可控下拉场效应晶体管120为N型晶体管，反之，第一个开关100的可控上拉场效应晶体管118和泄漏控制晶体管124为P型晶体管。相反，第二个开关200的两个串联连接的主场效应晶体管212、214和可控上拉场效应晶体管218为P型晶体管，反之，第二个开关200的可控下拉场效应晶体管220以及泄漏控制晶体管224为N型晶体管。
图4是依据本发明另一个实施例的半导体隔离电路400的示意性电路图。半导体隔离电路400具有两个互补的半导体隔离开关，其是半导体隔离开关100和半导体隔离开关200。在本实施例中，每个开关的第一节点102、202耦接在一起，每个开关的第二节点耦接在一起以及每个开关的开关控制节点106、206通过反相器402耦接在一起。除了反相器的极性，半导体隔离电路400的所有其他元件与半导体隔离电路300相同。
图5是依据本发明另一个实施例的模拟电路500的示意性电路图。模拟电路500包括第一和第二模拟电路节点502、504，其可以是电源和接地轨，这对本领域的技术人员来说是清楚的。第一电路506带有第一电路互连节点508。例如，第一电路506由跨模拟电路节点502、504的第一电容器C1形成。串联连接的电阻器R1和电容器C2也跨模拟电路节点502、504耦接。在本实施例中，第一电路互连节点508是串联连接的电阻器R1和电容器C2的公共节点。
还有第二电路510，其带有第二电路互连节点512。同样，例如，第二电路510由跨第二电路互连节点512和模拟电路节点504的第三电容器C3形成，并且串联连接的电阻器R2和电容器C4也跨第二电路互连节点512和模拟电路节点504耦接。在本实施例中，第二电路互连节点512是串联连接的电阻器R2和第三电容器C3的公共节点。
模拟电路500提供了第一电路互连节点508到第二电路互连节点512可选择的连接。就此而言，第一节点502与第一电路互连节点508耦接，以及第二节点504与第二电路互连节点512耦接。但是，应该理解，模拟电路500可被取代，例如，由半导体开关200取代或由半导体隔离电路300、400中的任一个取代。
有利的是，本发明减少了半导体开关中的泄漏电流，并且(但是不仅限于)对于在模拟电路应用中减少上述泄漏电流是十分有用的。
出于说明和描述的目的给出了本发明优选实施例的描述，但并非旨在穷举或将本发明局限于所公开的形式。本领域技术人员可以理解的是，在不超出广义的发明构思的前提下，可以对上述实施例加以改变。因此，可以理解的是，本发明不局限于所公开的特定实施例，而且覆盖所附权利要求限定的本发明精神和范围内的任何更改。

Claims (20)

1.一种半导体隔离开关，包括：
第一节点；
第二节点；
开关控制节点；
两个串联连接的主场效应晶体管FET，其中，第一个主场效应晶体管耦接在所述第一节点和中间节点之间，以及第二个主场效应晶体管耦接在所述中间节点和所述第二节点之间；
可控上拉场效应晶体管，串联耦接到可控下拉场效应晶体管，其中所述可控上拉场效应晶体管耦接在电源轨节点和公共节点之间，并且所述可控下拉场效应晶体管耦接在所述公共节点和接地轨节点之间；
泄漏控制晶体管，耦接在所述公共节点和所述中间节点之间，其中所述主场效应晶体管、所述可控上拉场效应晶体管、所述可控下拉场效应晶体管，以及所述泄漏控制晶体管的每个都具有与所述开关控制节点耦接的相应的栅电极。
2.如权利要求1所述的半导体隔离开关，其中所述第一个主场效应晶体管的源极电极与所述中间节点耦接，以及所述第二个主场效应晶体管的漏极电极与所述中间节点耦接。
3.如权利要求2所述的半导体隔离开关，其中所述两个串联连接的主场效应晶体管和所述可控下拉场效应晶体管是N型晶体管，以及所述可控上拉场效应晶体管和所述泄漏控制晶体管均是P型晶体管。
4.如权利要求3所述的半导体隔离开关，其中所述泄漏控制晶体管的源极电极与所述公共节点耦接。
5.如权利要求4所述的半导体隔离开关，其中所述可控上拉场效应晶体管和所述可控下拉场效应晶体管各自的漏极电极与所述公共节点耦接。
6.如权利要求5所述的半导体隔离开关，其中在操作中，当在所述开关控制节点处的控制信号处于接地电势时，所述上拉场效应晶体管和所述泄漏控制晶体管将所述中间节点耦接到供电电势，从而控制所述第一个主场效应晶体管处于非导通状态。
7.如权利要求2所述的半导体隔离开关，其中所述两个串联连接的主场效应晶体管以及所述可控上拉场效应晶体管是P型晶体管，以及所述可控下拉场效应晶体管和所述泄漏控制晶体管均是N型晶体管。
8.如权利要求7所述的半导体隔离开关，其中所述泄漏控制晶体管的源极电极与所述公共节点耦接。
9.如权利要求8所述的半导体隔离开关，其中所述可控上拉场效应晶体管和所述可控下拉场效应晶体管各自的漏极电极与所述公共节点耦接。
10.如权利要求9所述的半导体隔离开关，其中在操作中，当所述开关控制节点处的控制信号处于供电电势时，所述下拉场效应晶体管和所述泄漏控制晶体管将所述中间节点耦接到接地电势，从而控制所述第一个主场效应晶体管处于非导通状态。
11.一种模拟电路，包括：
具有第一电路互连节点的第一电路；
具有第二电路互连节点的第二电路；以及
半导体开关，用于选择性地将所述第一电路互连节点连接到所述第二电路互连节点，其中，半导体隔离开关包括：
第一节点，与所述第一电路互连节点耦接；
第二节点，与所述第二电路互连节点耦接；
开关控制节点；
两个串联连接的主场效应晶体管FET，其中，第一个主场效应晶体管耦接在所述第一节点和中间节点之间，以及第二个主场效应晶体管耦接在所述中间节点和所述第二节点之间；
可控上拉场效应晶体管，串联耦接到可控下拉场效应晶体管，其中，所述可控上拉场效应晶体管耦接在电源轨节点和公共节点之间，以及所述可控下拉场效应晶体管耦接在所述公共节点和接地轨节点之间；以及
泄漏控制晶体管，耦接在所述公共节点和所述中间节点之间，其中，所述主场效应晶体管、所述可控上拉场效应晶体管、所述可控下拉场效应晶体管以及所述泄漏控制晶体管的每个都具有与所述开关控制节点耦接的相应的栅电极。
12.如权利要求11所述的模拟电路，其中所述第一个主场效应晶体管的源极电极与所述中间节点耦接，以及所述第二个主场效应晶体管的漏极电极与所述中间节点耦接。
13.如权利要求12所述的模拟电路，其中所述两个串联连接的主场效应晶体管和所述可控下拉场效应晶体管是N型晶体管，以及所述可控上拉场效应晶体管和所述泄漏控制晶体管均是P型晶体管。
14.如权利要求13所述的模拟电路，其中，所述泄漏控制晶体管的源极电极与所述公共节点耦接，以及所述可控上拉场效应晶体管和所述可控下拉场效应晶体管各自的漏极电极与所述公共节点耦接。
15.如权利要求12所述的模拟电路，其中所述两个串联连接的主场效应晶体管以及所述可控上拉场效应晶体管是P型晶体管，以及所述可控下拉场效应晶体管和所述泄漏控制晶体管是N型晶体管。
16.如权利要求15所述的模拟电路，其中所述泄漏控制晶体管的源极电极与所述公共节点耦接。
17.如权利要求16所述的模拟电路，其中所述可控上拉场效应晶体管和所述可控下拉场效应晶体管各自的漏极电极与所述公共节点耦接。
18.一种半导体隔离电路，其具有两个互补的半导体隔离开关，其中每个开关包括：
第一节点；
第二节点；
开关控制节点；
接地轨节点；
电源轨节点；
两个串联连接的主场效应晶体管FET，其中，第一个主场效应晶体管耦接在所述第一节点和中间节点之间，以及第二个主场效应晶体管耦接在所述中间节点和所述第二节点之间；
可控上拉场效应晶体管，串联耦接到可控下拉场效应晶体管，其中所述可控上拉场效应晶体管耦接在所述电源轨节点和公共节点之间，以及所述可控下拉场效应晶体管耦接在所述公共节点和所述接地轨节点之间；
泄漏控制晶体管，耦接在所述公共节点和所述中间节点之间，其中所述主场效应晶体管、所述可控上拉场效应晶体管、所述可控下拉场效应晶体管以及所述泄漏控制晶体管的每个都具有与所述开关控制节点耦接的相应的栅电极，
其中每个所述开关的所述第一节点耦接在一起，以及每个所述开关的所述第二节点耦接在一起以及每个所述开关的所述开关控制节点通过反相器耦接在一起，以及
其中第一个开关的每个所述晶体管相对于第二个开关的相应的晶体管是互补的。
19.如权利要求18所述的半导体隔离电路，其中所述第一个开关的所述两个串联连接的主场效应晶体管以及所述可控下拉场效应晶体管是N型晶体管，以及所述第二个开关的所述两个串联连接的主场效应晶体管和所述可控上拉场效应晶体管是P型晶体管。
20.如权利要求19所述的半导体隔离电路，其中所述第一个开关的所述可控上拉场效应晶体管和所述泄漏控制晶体管是P型晶体管，以及所述第二个开关的所述可控下拉场效应晶体管和所述泄漏控制晶体管是N型晶体管。
CN201410408825.7A 2014-06-25 2014-06-25 低泄漏模拟开关 Pending CN105720961A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410408825.7A CN105720961A (zh) 2014-06-25 2014-06-25 低泄漏模拟开关
US14/555,563 US20150381162A1 (en) 2014-06-25 2014-11-26 Low leakage analog switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410408825.7A CN105720961A (zh) 2014-06-25 2014-06-25 低泄漏模拟开关

Publications (1)

Publication Number Publication Date
CN105720961A true CN105720961A (zh) 2016-06-29

Family

ID=54931626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410408825.7A Pending CN105720961A (zh) 2014-06-25 2014-06-25 低泄漏模拟开关

Country Status (2)

Country Link
US (1) US20150381162A1 (zh)
CN (1) CN105720961A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109150148A (zh) * 2017-06-28 2019-01-04 华大半导体有限公司 低漏电流模拟开关电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446390A (en) * 1981-12-28 1984-05-01 Motorola, Inc. Low leakage CMOS analog switch circuit
US6859083B1 (en) * 2003-07-30 2005-02-22 National Semiconductor Corporation Circuits for reducing leakage currents in pull-up and pull-down circuits using very small MOSFET devices
US7843248B1 (en) * 2007-11-01 2010-11-30 Intersil Americas Inc. Analog switch with overcurrent detection
US8575989B1 (en) * 2012-07-10 2013-11-05 Freescale Semiconductor, Inc. High isolation switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109150148A (zh) * 2017-06-28 2019-01-04 华大半导体有限公司 低漏电流模拟开关电路

Also Published As

Publication number Publication date
US20150381162A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
US9576679B2 (en) Multi-stage sample and hold circuit
US8330504B2 (en) Dynamic biasing systems and methods
JP4768300B2 (ja) 電圧レベル変換回路及び半導体集積回路装置
US20080204109A1 (en) High-performance level shifter
US10355685B2 (en) Output circuit
US20070176913A1 (en) Driver circuit usable for display panel
US20090015974A1 (en) Esd detection circuit
US8710541B2 (en) Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
US8228114B1 (en) Normally-off D-mode driven direct drive cascode
US8629709B2 (en) High frequency switch circuit device
JP3832575B2 (ja) 負電圧出力チャージポンプ回路
TWI575872B (zh) Switch circuit
US10795389B2 (en) Low leakage low dropout regulator with high bandwidth and power supply rejection, and associated methods
ITUB20159684A1 (it) Interruttore elettronico, dispositivo e procedimento corrispondenti
US10128834B2 (en) Bidirectional integrated CMOS switch
US8228111B2 (en) Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
JP5765274B2 (ja) アナログスイッチ
JP2014075692A (ja) 出力回路
CN105897246B (zh) 用于高电压应用的电压电平移位器
CN105720961A (zh) 低泄漏模拟开关
US7696791B2 (en) High-speed amplitude detector with a digital output
CN101227183A (zh) 施密特触发电路
US9647645B1 (en) Low voltage to high voltage level translator that is independent of the high supply voltage
CN101515799B (zh) 用于单电压供电cmos的自动检测输入电路
Liu et al. A new circuit topology for floating high voltage level shifters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160629

WD01 Invention patent application deemed withdrawn after publication