CN105717443A - 一种sram型fpga触发器抗单粒子效应性能评估系统及方法 - Google Patents

一种sram型fpga触发器抗单粒子效应性能评估系统及方法 Download PDF

Info

Publication number
CN105717443A
CN105717443A CN201610087813.8A CN201610087813A CN105717443A CN 105717443 A CN105717443 A CN 105717443A CN 201610087813 A CN201610087813 A CN 201610087813A CN 105717443 A CN105717443 A CN 105717443A
Authority
CN
China
Prior art keywords
fpga
test
trigger
sram
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610087813.8A
Other languages
English (en)
Inventor
李学武
冯长磊
朱志强
张进成
陈雷
张帆
孙雷
王媛媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201610087813.8A priority Critical patent/CN105717443A/zh
Publication of CN105717443A publication Critical patent/CN105717443A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种SRAM型FPGA触发器抗单粒子效应性能评估系统及方法，该试验系统包括上位机和测试板；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；上位机负责流程控制和数据处理；测试板负责处理上位机发送的命令并进行触发器单粒子翻转检测。本发明通过使用FPGA内置CAPTURE模块把触发器数据捕获到配置存储器中并回读比较来完成触发器SEU(Single?Event Upset)静态测试，使用由触发器配置而成的移位寄存器链输入输出数据序列对比来完成触发器SEU(Single?Event Upset)动态测试，系统可以对SRAM型FPGA触发器抗单粒子效应性能进行稳定可靠的评估。

Description

一种SRAM型FPGA触发器抗单粒子效应性能评估系统及方法
技术领域
本发明涉及一种SRAM型FPGA抗单粒子效应性能评估系统及方法，主要是单粒子翻转效应SEU(Single-EventUpset)，属于FPGA测试及辐照试验领域。
背景技术
SRAM型FPGA在空间领域的应用除了要求其具有很高的可靠性以外，抗辐射是必须重点考虑的问题。SRAM型FPGA正常工作时，其中的触发器和存储器等单元存储的数据常随着电路的运行而发生改变，这些存储单元在数据保持稳定不变的状态下被高能粒子击中和在数据发生改变的过程中被高能粒子击中这两种情况下的单粒子翻转截面是否有差别，对SRAM型FPGA在空间辐射环境中工作的可靠性评价具有非常重要的意义。触发器在FPGA中分布广泛，在电路实际运行过程中正常的翻转也非常频繁，是单粒子翻转动态测试的另一个重点。
目前现有的关于触发器的动态SEU(Single-EventUpset)检测方法通常将触发器串成移位寄存器链，然后每两个相同长度的移位寄存器链组成一组。动态测试时向每组移位寄存器组中输入相同的数据，然后将每组移位寄存器组中两个移位寄存器链的输出数据进行比较，若输出数据相同则说明移位寄存器链中未发生过触发器翻转，不同则说明发生了翻转。这种方法实现复杂且不够准确，偶数次翻转和两条移位寄存器链中的同一位置的触发器翻转会造成该方法漏判。
现有的专利主要有：(1)一种基于JTAG接口的单粒子辐照试验测试系统及方法，申请号：201410706041.2，公开号：104483622A，该申请未涉及触发器测试。(2)SRAM型FPGA单粒子效应试验系统及方法，申请号：201110214108.7，公开号：102332307A，该专利中对只涉及触发器的静态测试，未阐述触发器动态测试；本专利中所涉及刷新操作由单片机处理器控制，未使用刷新芯片。(3)一种SRAM型FPGA单粒子辐照试验测试系统及方法，申请号：201310724722.7，公开号：103744014A，该专利中宏观阐述了FPGA配置存储器、块存储器、触发器等测试，关于触发器测试未详细阐述。
总之，上述现有技术不能对FPGA触发器抗单粒子效应性能进行准确全面的评估，本发明克服现有技术不足，提供了一种准确可靠的FPGA触发器抗单粒子效应性能评估系统及方法。
发明内容
本发明所要解决的技术问题是：克服现有技术的不足，提供了一种FPGA触发器抗单粒子效应性能评估系统及方法，通过使用FPGA内置CAPTURE模块把触发器数据抓捕到配置存储器中并回读比较来完成触发器SEU(Single-EventUpset)静态测试，使用由触发器配置而成的移位寄存器链输入输出数据序列对比来完成触发器SEU(Single-EventUpset)动态测试，可以使系统更加稳定，评估结果更加准确和可靠。
本发明的技术方案：一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，包括上位机和测试板；上位机放置于试验监控室，用于进行试验设置、试验过程控制和试验结果显示；测试板放置于辐照试验室；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；所述控制处理FPGA分别与被测FPGA、刷新芯片、存储PROM、SRAM、配置PROM、通信接口相连；控制处理FPGA通过通信接口与上位机相连；存储PROM用于存储用来配置被测FPGA的测试码流，以供刷新芯片读取；配置PROM用于存储配置控制处理FPGA的配置码流；被测FPGA置于辐照试验区；控制处理FPGA包括通信模块、过程控制模块、被测FPGA配置模块、SELECTMAP回读模块、SRAM读写模块；
分为静态测试和动态测试，静态测试为：
上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中；辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机；
动态测试为：将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single-EventUpset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对比数据“0101”实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU测试结果回传上位机。
通信接口采用USB接口，通信模块采用USB通信模块。
进行FPGA触发器动态SEU(Single-EventUpset)测试时，将被测FPGA中触发器配置成移位寄存器链并保持其数据初值为1，由控制处理FPGA给移位寄存器链提供移位操作时钟，将移位操作时钟进行2分频、相移90度并保持其初值为0，作为移位寄存器链的数据输入。
一种SRAM型FPGA触发器抗单粒子效应性能评估测试方法，其特征在于：包括分为静态测试和动态测试，其中：
静态测试为：
上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中。辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机；
动态测试为：
将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single-EventUpset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对比数据“0101”实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU(Single-EventUpset)测试结果回传上位机。
本发明与现有技术相比具有的优点是：
(1)本发明中的触发器静态测试利用FPGA芯片内置的CAPTURE模块把用户触发器的数据抓捕到配置存储器中，然后就可以通过SELECTMAP回读模块在回读配置存储器、块存储器数据的同时来进行用户触发器数据的获取，简化了试验流程，提高了试验效率。
(2)本发明中将被测FPGA触发器配置成移位寄存器链，由控制处理FPGA给移位寄存器链提供移位操作时钟，将移位操作时钟进行分频、相移处理后，作为移位寄存器链的数据输入，移位寄存器链输出数据序列与原始对比数据“0101”对比来完成触发器SEU(Single-EventUpset)动态测试。这种测试方法增强了数据对比的准确性和可靠性。
附图说明
图1为本发明测试系统总体结构框架图；
图2为FPGA触发器抗单粒子效应性能测试流程示意图。
具体实施方式
如图1所示，本发明的一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，包括上位机和测试板；上位机放置于试验监控室，用于进行试验设置、试验过程控制和试验结果显示；测试板放置于辐照试验室；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；所述控制处理FPGA分别与被测FPGA、刷新芯片、存储PROM、SRAM、配置PROM、通信接口相连；控制处理FPGA通过通信接口与上位机相连；存储PROM用于存储用来配置被测FPGA的测试码流，以供刷新芯片读取；配置PROM用于存储配置控制处理FPGA的配置码流；被测FPGA置于辐照试验区；控制处理FPGA包括通信模块、过程控制模块、被测FPGA配置模块、SELECTMAP回读模块、SRAM读写模块；通信接口采用USB接口，通信模块采用USB通信模块。
本发明分为静态测试和动态测试，静态测试为：
上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中。辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机；
动态测试为：将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single-EventUpset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形下降沿的到来后，将移位寄存器链输出数据序列与原始对比数据“0101”实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU(Single-EventUpset)测试结果回传上位机。
如图2所示，本发明的FPGA触发器抗单粒子效应性能评估方法步骤如下，在试验开始之前需要打开用于与测试板通信的通信接口。
(1)上位机下发与控制处理FPGA握手通信的指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别与控制处理FPGA握手通信的指令后，通过控制处理FPGA中的过程控制模块和通信模块将握手成功信息回传至上位机；
(2)握手成功后，上位机下发烧写SRAM指令通过通信接口传至FPGA中的通信模块，过程控制模块识别烧写SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流并通过被测FPGA配置模块对被测FPGA进行配置；
(3)将被测FPGA中触发器配置成移位寄存器链，上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验原始对比数据；
(4)开启辐照源，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机，进行步骤(5)。在步骤(4)进行期间若发生单粒子功能中断，需要停源并对被测FPGA进行重新配置操作。
(5)判断辐射注量是否满足单粒子辐照试验要求，若满足，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机，则试验结束，保存试验数据，进行步骤(6)；若不满足，返回步骤(4)。
(6)当触发器静态翻转数大于0时，进行步骤(7)，否则，结束试验。
(7)上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器输出数据序列与原始对比数据“0101”实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，进行步骤(8)。
(8)判断辐射注量是否满足单粒子辐照试验要求，若满足，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器动态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机，保存试验数据，结束试验；若不满足，返回步骤(7)。
本发明未详细介绍的内容属于本领域公知常识。

Claims (4)

1.一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，其特征在于：包括上位机和测试板；上位机放置于试验监控室，用于进行试验设置、试验过程控制和试验结果显示；测试板放置于辐照试验室；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；所述控制处理FPGA分别与被测FPGA、刷新芯片、存储PROM、SRAM、配置PROM、通信接口相连；控制处理FPGA通过通信接口与上位机相连；存储PROM用于存储用来配置被测FPGA的测试码流，以供刷新芯片读取；配置PROM用于存储配置控制处理FPGA的配置码流；被测FPGA置于辐照试验区；控制处理FPGA包括通信模块、过程控制模块、被测FPGA配置模块、SELECTMAP回读模块、SRAM读写模块；
分为静态测试和动态测试，静态测试为：
上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中；辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机；
动态测试为：将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single-EventUpset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对比数据实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU测试结果回传上位机。
2.根据权利要求1所述的一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，其特征在于：通信接口采用USB接口，通信模块采用USB通信模块。
3.根据权利要求1所述的一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，其特征在于：进行FPGA触发器动态SEU(Single-EventUpset)测试时，将被测FPGA中触发器配置成移位寄存器链并保持其数据初值为1，由控制处理FPGA给移位寄存器链提供移位操作时钟，将移位操作时钟进行2分频、相移90度并保持其初值为0，作为移位寄存器链的数据输入。
4.一种SRAM型FPGA触发器抗单粒子效应性能评估测试方法，其特征在于：包括分为静态测试和动态测试，其中：
静态测试为：
上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中。辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机；
动态测试为：
将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single-EventUpset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对比数据实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU(Single-EventUpset)测试结果回传上位机。
CN201610087813.8A 2016-02-17 2016-02-17 一种sram型fpga触发器抗单粒子效应性能评估系统及方法 Pending CN105717443A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610087813.8A CN105717443A (zh) 2016-02-17 2016-02-17 一种sram型fpga触发器抗单粒子效应性能评估系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610087813.8A CN105717443A (zh) 2016-02-17 2016-02-17 一种sram型fpga触发器抗单粒子效应性能评估系统及方法

Publications (1)

Publication Number Publication Date
CN105717443A true CN105717443A (zh) 2016-06-29

Family

ID=56156799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610087813.8A Pending CN105717443A (zh) 2016-02-17 2016-02-17 一种sram型fpga触发器抗单粒子效应性能评估系统及方法

Country Status (1)

Country Link
CN (1) CN105717443A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110457149A (zh) * 2019-07-02 2019-11-15 中国航空工业集团公司雷华电子技术研究所 基于PowerPC控制的SRAM型FPGA可靠加载与防错设计方法
CN111381151A (zh) * 2018-12-29 2020-07-07 龙芯中科技术有限公司 一种检测电路和检测方法
CN111381254A (zh) * 2019-12-27 2020-07-07 上海航天控制技术研究所 基于fpga的高可靠导航敏感器抗单粒子翻转装置
CN112710913A (zh) * 2020-12-12 2021-04-27 北京空间飞行器总体设计部 一种两类多型cots器件单粒子软错误测试硬件系统
CN113377438A (zh) * 2021-08-13 2021-09-10 沐曦集成电路(上海)有限公司 一种处理器及其数据读写方法
CN115116536A (zh) * 2022-05-30 2022-09-27 北京时代民芯科技有限公司 一种磁阻式随机存取存储器的总剂量效应评估方法及系统
CN117012258A (zh) * 2023-09-26 2023-11-07 合肥康芯威存储技术有限公司 一种存储芯片状态数据的分析装置、方法及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930052A (zh) * 2010-07-21 2010-12-29 电子科技大学 Sram型fpga数字时序电路在线检测容错系统及方法
CN102332307A (zh) * 2011-07-28 2012-01-25 中国空间技术研究院 Sram型fpga单粒子效应试验系统及方法
CN102520333A (zh) * 2011-12-15 2012-06-27 北京航空航天大学 一种对空间应用数字信号处理器进行单粒子翻转效应模拟的装置
CN103529380A (zh) * 2012-07-06 2014-01-22 北京圣涛平试验工程技术研究院有限责任公司 Sram型fpga单粒子功能性中断的监测系统及方法
CN103744014A (zh) * 2013-12-24 2014-04-23 北京微电子技术研究所 一种sram型fpga单粒子辐照试验测试系统及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930052A (zh) * 2010-07-21 2010-12-29 电子科技大学 Sram型fpga数字时序电路在线检测容错系统及方法
CN102332307A (zh) * 2011-07-28 2012-01-25 中国空间技术研究院 Sram型fpga单粒子效应试验系统及方法
CN102520333A (zh) * 2011-12-15 2012-06-27 北京航空航天大学 一种对空间应用数字信号处理器进行单粒子翻转效应模拟的装置
CN103529380A (zh) * 2012-07-06 2014-01-22 北京圣涛平试验工程技术研究院有限责任公司 Sram型fpga单粒子功能性中断的监测系统及方法
CN103744014A (zh) * 2013-12-24 2014-04-23 北京微电子技术研究所 一种sram型fpga单粒子辐照试验测试系统及方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111381151A (zh) * 2018-12-29 2020-07-07 龙芯中科技术有限公司 一种检测电路和检测方法
CN110457149A (zh) * 2019-07-02 2019-11-15 中国航空工业集团公司雷华电子技术研究所 基于PowerPC控制的SRAM型FPGA可靠加载与防错设计方法
CN110457149B (zh) * 2019-07-02 2023-09-05 中国航空工业集团公司雷华电子技术研究所 基于PowerPC控制的SRAM型FPGA可靠加载与防错设计方法
CN111381254A (zh) * 2019-12-27 2020-07-07 上海航天控制技术研究所 基于fpga的高可靠导航敏感器抗单粒子翻转装置
CN112710913A (zh) * 2020-12-12 2021-04-27 北京空间飞行器总体设计部 一种两类多型cots器件单粒子软错误测试硬件系统
CN113377438A (zh) * 2021-08-13 2021-09-10 沐曦集成电路(上海)有限公司 一种处理器及其数据读写方法
CN113377438B (zh) * 2021-08-13 2021-11-30 沐曦集成电路(上海)有限公司 一种处理器及其数据读写方法
CN115116536A (zh) * 2022-05-30 2022-09-27 北京时代民芯科技有限公司 一种磁阻式随机存取存储器的总剂量效应评估方法及系统
CN115116536B (zh) * 2022-05-30 2023-11-21 北京时代民芯科技有限公司 一种磁阻式随机存取存储器的总剂量效应评估方法及系统
CN117012258A (zh) * 2023-09-26 2023-11-07 合肥康芯威存储技术有限公司 一种存储芯片状态数据的分析装置、方法及介质
CN117012258B (zh) * 2023-09-26 2024-01-02 合肥康芯威存储技术有限公司 一种存储芯片状态数据的分析装置、方法及介质

Similar Documents

Publication Publication Date Title
CN105717443A (zh) 一种sram型fpga触发器抗单粒子效应性能评估系统及方法
CN104181421B (zh) Fpga单粒子效应动态故障测试装置及方法
CN106133537B (zh) 一种fpga功能模块仿真验证方法及其系统
US20060156092A1 (en) Memory technology test apparatus
CN106293991B (zh) 基于ecc纠错码的fpga抗单粒子翻转快速刷新电路及方法
CN104765665A (zh) 一种测试硬盘的方法及装置
US7536662B2 (en) Method for recognizing and verifying FIFO structures in integrated circuit designs
CN107741559B (zh) 一种面向空间辐射环境下的单粒子翻转测试系统及方法
CN101118788A (zh) 一种存储器控制器自动化测试方法及装置
CN104483622A (zh) 一种基于jtag接口的单粒子辐照试验测试系统及方法
CN112257358B (zh) 一种动态功耗精确分析方法及装置
CN105183641B (zh) 一种内核模块的数据一致性校验方法及系统
CN103810440A (zh) 存取系统及方法
CN101155172B (zh) 数据处理系统中的性能事件的检测和记录装置以及方法
CN104050069A (zh) 一种基于Mars评判Verilog实现MIPS处理器正确性的自动化测试方法
US7577557B2 (en) Simulator and simulation method for behaviors of processors
CN107045464B (zh) 一种sparc架构空间处理器中子效应试验测试系统
US6763490B1 (en) Method and apparatus for coordinating program execution in a site controller with pattern execution in a tester
Ramirez et al. On UVM reliability in mixed-signal verification
CN202443461U (zh) 一种单粒子误差注入仿真测试系统
CN115470125B (zh) 基于日志文件的调试方法、设备以及存储介质
CN109710480B (zh) 一种内存镜像卡调试方法及其系统
US9672094B1 (en) Interconnect circuitry fault detection
US20100070232A1 (en) Method and system for generating an integrated circuit chip facility waveform from a series of chip snapshots
CN107544909B (zh) 一种处理器芯片仿真器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160629