CN105702301B - 一种抓取闪存有效信号的方法及系统以及逻辑分析仪 - Google Patents
一种抓取闪存有效信号的方法及系统以及逻辑分析仪 Download PDFInfo
- Publication number
- CN105702301B CN105702301B CN201511020067.2A CN201511020067A CN105702301B CN 105702301 B CN105702301 B CN 105702301B CN 201511020067 A CN201511020067 A CN 201511020067A CN 105702301 B CN105702301 B CN 105702301B
- Authority
- CN
- China
- Prior art keywords
- signal
- flash memory
- signals
- filtered
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56016—Apparatus features
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Read Only Memory (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明涉及一种抓取闪存有效信号的方法及系统以及逻辑分析仪,以200Mhz的采样频率,对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号;对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号,将过滤后的闪存信号输出。本发明通过闪存控制信号抓取模块过滤闪存操作过程中的页数据,只保留其控制信号,然后再使用通用逻辑分析仪抓取对闪存的控制信号。由于过滤掉大量不需要用于分析的页数据,只抓取NAND FLAS的控制信号,逻辑分析仪可以保存的时间会大大增加,可以增加到几十秒的时间。
Description
技术领域
本发明涉及一种闪存信号获取方法及逻辑分析仪,尤其涉及一种抓取闪存有效信号的方法及系统以及逻辑分析仪。
背景技术
逻辑分析仪会对NADN FLASH 接口上的每一个信号线进行周期性的采样,然后将采样的数据传输到控制PC上进,PC软件会将采样的数据解析后,转化成直观的图形输出。由于闪存 接口包括:DATA IO[0-7]、CLE、ALE、RE、WE、RB、DQS、CE、WP等信号线。一般的逻辑分析仪存储深度只有2MB的容量,闪存需要的采样频率为200Mhz。如果对全部信号采样,大概只能够抓取5ms的时间。但对于需要分析整个闪存的操作过程,这点时间是非常不够的。由于直接使用通用逻辑分析仪抓取闪存的信号时,其能够抓取的有效时间比较短,现有技术的逻辑分析仪在闪存测试过程中获取的数据量少,无法用于分析。
发明内容
本发明解决的技术问题是:本发明构建一种抓取闪存有效信号的方法及系统以及逻辑分析仪,克服现有技术逻辑分析仪在闪存测试过程中获取的数据量少,无法用于分析的技术问题。
本发明的技术方案是:提供一种抓取闪存有效信号的方法,包括如下步骤:
采集信号:对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号;
获取有效信号:对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号,将过滤后的闪存信号输出。
本发明的进一步技术方案是:当闪存的ALE或CLE信号为高电平时,此时的信号为闪存的控制进行,对此时的信号进行采集。
本发明的进一步技术方案是:当闪存的ALE和CLE信号均为低电平时,将闪存所有信号输出保持不变,过滤掉数据信号。
本发明的进一步技术方案是:所述控制信号包括指令信号和地址信号。
本发明的技术方案是:构建一种抓取闪存有效信号的系统,包括采集模块、信号过滤模块、信号输出模块,所述采集模块对闪存的所有信号进行采集,将采集的信号转换为逻辑数字信号,所述信号过滤模块对闪存输出的所有信号进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号;所述信号输出模块将过滤后的闪存信号输出。
本发明的进一步技术方案是:所述信号过滤模块当闪存的ALE或CLE信号为高电平时,获取闪存的控制信号。
本发明的进一步技术方案是:所述信号过滤模块当闪存的ALE或CLE信号为高电平时,将闪存所有信号实时输出,获取闪存的控制信号。
本发明的进一步技术方案是:所述信号过滤模块当闪存的ALE和CLE信号均为低电平时,将闪存所有信号输出保持不变,过滤掉数据信号。
本发明的技术方案是:构建一种逻辑分析仪,包括逻辑分析模块、采集模块、信号过滤模块、信号输出模块,所述采集模块对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号,所述信号过滤模块对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号;所述信号输出模块将过滤后的闪存信号输出到所述逻辑分析模块进行分析。
本发明的进一步技术方案是:所述信号过滤模块当闪存的ALE或CLE信号为高电平时,将闪存所有信号实时输出,获取闪存的控制信号。
本发明的进一步技术方案是:所述信号过滤模块当闪存的ALE和CLE信号均为低电平时,将闪存所有信号保持不变(不输出),实现过滤数据信号。
本发明的技术效果是:构建一种抓取闪存有效信号的方法及系统以及逻辑分析仪,以200Mhz的采样频率,对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号;对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号,将过滤后的闪存信号输出。本发明通过闪存 控制信号抓取模块过滤闪存操作过程中的页数据,只保留其控制信号,然后再使用通用逻辑分析仪抓取对闪存的控制信号。由于过滤掉大量不需要用于分析的页数据,只抓取NAND FLAS的控制信号,逻辑分析仪可以保存的时间会大大增加,可以增加到几十秒的时间。
附图说明
图1为本发明的原理示意图。
图2为本发明的波形示意图。
图3为本发明的结构示意图。
图4为本发明的具体结构示意图。
具体实施方式
下面结合具体实施例,对本发明技术方案进一步说明。
如图1所示:本发明的具体实施方式是:提供一种抓取闪存有效信号的方法,包括如下步骤:
采集信号:对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号。
如图1所示:本发明的具体实施过程是:由于闪存操作方式是基于页为单位的,每个页的数据量为4KB/8KB/16KB等。对一个页进行操时都是先发送控制信号,再发送或接收对应页的数据。在对闪存的控制进行分析过程中,往往只关心闪存 控制器发出的控制信号,对其中操作的对应页的数据并不关心。但相对于一个页4KB/8KB/16KB的数据量来说,控制信号数据量会小得多。本发明就是通过闪存控制信号抓取模块过滤闪存操作过程中的页数据,只保留其控制信号,然后再使用通用逻辑分析仪抓取对闪存的控制信号。以200Mhz的采样频率,对闪存的所有信号进行采集,由于过滤掉大量不需要用于分析的页数据,只抓取闪存的控制信号,逻辑分析仪可以保存的时间会大大增加,可以增加到几十秒的时间。对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号。具体实施例中,所述控制信号包括指令信号和地址信号。
获取有效信号:对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号,将过滤后的闪存信号输出。
如图2所示:具体实施过程如下:由于闪存信号分为命令信号、地址信号和数据信号,控制信号包括命令信号和地址信号。命令信号通过CLE高电平、WE脉冲、DATA[0-7]实现,,地址信号通过ALE高电平、WE脉冲、DATA[0-7]实现,数据信号通过CLE和ALE低电平、DATA[0-7]、WE\RE脉冲实现。实时判断采集到的闪存 的ALE和CLE信号,当ALE或CLE信号为低电平时,将所有闪存信号(包括ALE/CLE/DATA[0-7]/RE/WE等)实时输出。如果ALE或CLE都为低电平,则保持所有闪存信号不变。将过滤后的闪存控制信号通过信号脚输出,供逻辑分析仪采集。
当闪存的ALE或CLE信号为高电平时,此时的信号为闪存的控制进行,对此时的信号进行采集。当闪存的ALE或CLE信号为高电平时,将闪存所有信号实时输出,获取闪存的控制信号。当闪存的ALE和CLE信号均为低电平时,将闪存所有信号保持不变,即不输出,实现过滤数据信号。
如图1、图2、图3所示:本发明的具体实施方式是:构建一种抓取闪存有效信号的系统,包括采集模块1、信号过滤模块2、信号输出模块3,所述采集模块1对闪存的所有信号进行采集,将采集的信号转换为逻辑数字信号,所述信号过滤模块2对闪存输出的所有信号进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号;所述信号输出模块3将过滤后的闪存信号输出。
如图1、图2、图3所示:本发明的具体实施过程是:所述采集模块1以200Mhz的采样频率对闪存的所有信号进行采集,由于闪存操作方式是基于页为单位的,每个页的数据量为4KB/8KB/16KB等。对一个页进行操时都是先发送控制信号,再发送或接收对应页的数据。在对闪存 的控制进行分析过程中,我们往往只关心闪存 控制器发出的控制信号,对其中操作的对应页的数据并不关心。但相对于一个页4KB/8KB/16KB的数据量来说,控制信号数据量会小得多。本发明就是通过闪存控制信号抓取模块过滤闪存操作过程中的页数据,只保留其控制信号,然后再使用通用逻辑分析仪抓取对闪存的控制信号。由于过滤掉大量不需要用于分析的页数据,只抓取闪存的控制信号,逻辑分析仪可以保存的时间会大大增加,可以增加到几十秒的时间。对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号。具体实施例中,所述控制信号包括指令信号和地址信号。
如图2所示:具体实施过程如下:信号过滤模块2对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号,信号输出模块3将过滤后的闪存信号输出。由于闪存信号分为命令信号、地址信号和数据信号,控制信号包括命令信号和地址信号。命令信号通过CLE高电平、WE脉冲、DATA[0-7]实现,,地址信号通过ALE高电平、WE脉冲、DATA[0-7]实现,数据信号通过CLE和ALE低电平、DATA[0-7]、WE\RE脉冲实现。实时判断采集到的闪存 的ALE和CLE信号,当ALE或CLE信号为低电平时,将所有闪存信号(包括ALE/CLE/DATA[0-7]/RE/WE等)实时输出。如果ALE或CLE都为低电平,则保持所有闪存信号不变。将过滤后的闪存控制信号通过信号脚输出,供逻辑分析仪采集。
当闪存的ALE或CLE信号为高电平时,此时的信号为闪存的控制进行,对此时的信号进行采集。当闪存的ALE或CLE信号为高电平时,将闪存所有信号实时输出,获取闪存的控制信号。当闪存的ALE和CLE信号均为低电平时,将闪存所有信号保持不变(不输出),实现过滤数据信号。
如图4所示:构建一种逻辑分析仪,包括逻辑分析模块4、采集模块1、信号过滤模块2、信号输出模块3,所述采集模块1对闪存的所有信号进行采集,将采集的信号转换为逻辑数字信号,所述信号过滤模块2对闪存输出的所有信号进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号;所述信号输出模块3将过滤后的闪存信号输出到所述逻辑分析模块4进行分析。
如图2、图3所示:所述信号过滤模块2当闪存的ALE或CLE信号为高电平时,将闪存所有信号实时输出,再将实时输出的信号过滤,获取闪存的控制信号。
本发明的技术效果是:构建一种抓取闪存有效信号的方法及系统以及逻辑分析仪,以200Mhz的采样频率,对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号;对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号,将过滤后的闪存信号输出。本发明通过闪存 控制信号抓取模块过滤闪存操作过程中的页数据,只保留其控制信号,然后再使用通用逻辑分析仪抓取对闪存的控制信号。由于过滤掉大量不需要用于分析的页数据,只抓取NAND FLAS的控制信号,逻辑分析仪可以保存的时间会大大增加,可以增加到几十秒的时间。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种抓取闪存有效信号的方法,包括如下步骤:
采集信号:对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号;
获取有效信号:对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号,将过滤后的闪存信号输出。
2.根据权利要求1所述抓取闪存有效信号的方法,其特征在于,当闪存的ALE或CLE信号为高电平时,此时的信号为闪存的控制进行,对此时的信号进行采集。
3.根据权利要求2所述抓取闪存有效信号的方法,其特征在于,当闪存的ALE和CLE信号均为低电平时,将闪存所有信号输出保持不变,过滤掉数据信号。
4.根据权利要求2所述抓取闪存有效信号的方法,其特征在于,所述控制信号包括指令信号和地址信号。
5.一种抓取闪存有效信号的系统,其特征在于,包括采集模块、信号过滤模块、信号输出模块,所述采集模块对闪存的所有信号进行采集,将采集的信号转换为逻辑数字信号,所述信号过滤模块对闪存输出的所有信号进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号;所述信号输出模块将过滤后的闪存信号输出,对闪存的所有信号按页进行采集,对闪存输出的所有信号按页进行过滤。
6.根据权利要求5所述抓取闪存有效信号的系统,其特征在于,所述信号过滤模块当闪存的ALE或CLE信号为高电平时,获取闪存的控制信号。
7.根据权利要求6所述抓取闪存有效信号的系统,其特征在于,所述信号过滤模块当闪存的ALE或CLE信号为高电平时,将闪存所有信号实时输出,再将实时输出的信号过滤,获取闪存的控制信号。
8.一种逻辑分析仪,其特征在于,包括逻辑分析模块、采集模块、信号过滤模块、信号输出模块,所述采集模块对闪存的所有信号按页进行采集,将采集的信号转换为逻辑数字信号,所述信号过滤模块对闪存输出的所有信号按页进行过滤,过滤闪存信号中的数据信号,保留闪存信号中的控制信号;所述信号输出模块将过滤后的闪存信号输出到所述逻辑分析模块进行分析。
9.根据权利要求8所述逻辑分析仪,其特征在于,所述信号过滤模块当闪存的ALE或CLE信号为高电平时,将闪存所有信号实时输出,获取闪存的控制信号。
10.根据权利要求8所述逻辑分析仪,其特征在于,所述信号过滤模块当闪存的ALE和CLE信号均为低电平时,将闪存所有信号输出保持不变,过滤掉数据信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511020067.2A CN105702301B (zh) | 2015-12-31 | 2015-12-31 | 一种抓取闪存有效信号的方法及系统以及逻辑分析仪 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511020067.2A CN105702301B (zh) | 2015-12-31 | 2015-12-31 | 一种抓取闪存有效信号的方法及系统以及逻辑分析仪 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105702301A CN105702301A (zh) | 2016-06-22 |
CN105702301B true CN105702301B (zh) | 2019-04-26 |
Family
ID=56226032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511020067.2A Active CN105702301B (zh) | 2015-12-31 | 2015-12-31 | 一种抓取闪存有效信号的方法及系统以及逻辑分析仪 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105702301B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110333820A (zh) * | 2019-03-25 | 2019-10-15 | 深圳市德名利电子有限公司 | 基于逻辑分析装置的闪存数据抓取方法和装置以及设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584419B1 (en) * | 2000-10-12 | 2003-06-24 | Agilent Technologies, Inc. | System and method for enabling an operator to analyze a database of acquired signal pulse characteristics |
CN1987820A (zh) * | 2005-12-19 | 2007-06-27 | 安捷伦科技有限公司 | 用于跟踪现场可编程门阵列中的程序执行的方法和系统 |
CN102541772A (zh) * | 2011-12-29 | 2012-07-04 | 中国科学院计算技术研究所 | 内存总线的信号采集装置 |
CN102929799A (zh) * | 2012-10-17 | 2013-02-13 | 北京西塔网络科技股份有限公司 | 数据采集存储方法及系统 |
CN103988262A (zh) * | 2011-12-08 | 2014-08-13 | 莫塞德技术公司 | 串行连接的装置中的独立的写和读控制 |
-
2015
- 2015-12-31 CN CN201511020067.2A patent/CN105702301B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584419B1 (en) * | 2000-10-12 | 2003-06-24 | Agilent Technologies, Inc. | System and method for enabling an operator to analyze a database of acquired signal pulse characteristics |
CN1987820A (zh) * | 2005-12-19 | 2007-06-27 | 安捷伦科技有限公司 | 用于跟踪现场可编程门阵列中的程序执行的方法和系统 |
CN103988262A (zh) * | 2011-12-08 | 2014-08-13 | 莫塞德技术公司 | 串行连接的装置中的独立的写和读控制 |
CN102541772A (zh) * | 2011-12-29 | 2012-07-04 | 中国科学院计算技术研究所 | 内存总线的信号采集装置 |
CN102929799A (zh) * | 2012-10-17 | 2013-02-13 | 北京西塔网络科技股份有限公司 | 数据采集存储方法及系统 |
Non-Patent Citations (1)
Title |
---|
数字设计使用的逻辑分析仪基础知识;安捷伦科技公司 关爱丽;《测试测量特刊》;20070831;说明书第49-50页 |
Also Published As
Publication number | Publication date |
---|---|
CN105702301A (zh) | 2016-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103617140B (zh) | 一种神经电信号压缩感知处理验证系统及其构建方法 | |
CN102495359B (zh) | 一种fpga调试系统和方法 | |
CN106371801A (zh) | 一种基于语音识别技术的语音鼠标系统 | |
CN106019350A (zh) | 一种核脉冲信号采集装置及系统 | |
CN203124241U (zh) | 一种分离不同粒径沉积物的筛分装置 | |
CN105702301B (zh) | 一种抓取闪存有效信号的方法及系统以及逻辑分析仪 | |
CN203858321U (zh) | 一种基于dsp和cpld的配电故障录波器 | |
CN205177146U (zh) | 一种大功率mbus主机 | |
CN103853680A (zh) | 总线信号监测装置及方法 | |
CN204165815U (zh) | 流式用细胞过滤头 | |
CN106297796A (zh) | 一种飞行员复诵监控方法及装置 | |
CN104698307A (zh) | 一种基于pxi总线的频率特性测试装置和方法 | |
CN101718830A (zh) | 基于LabVIEW软件和小波变换的直流接地故障检测装置 | |
CN107329427A (zh) | 一种mпи总线控制与信息记录方法及系统 | |
CN110350890A (zh) | 一种数字电路中信号毛刺的滤除方法 | |
CN101923493A (zh) | 一种任务调度方法及任务调度设备 | |
CN105653207B (zh) | 一种闪存接口信息的实时解析方法和系统 | |
CN204964228U (zh) | 一种收集森林凋落物的装置 | |
CN209844942U (zh) | 一种监测数据终端装置 | |
CN202855054U (zh) | 3g无线振动数据采集传输装置 | |
CN202713455U (zh) | 一种视频信号处理装置 | |
CN202649363U (zh) | 网口检测装置 | |
CN208333661U (zh) | 双核心处理器的称重装置 | |
CN102368090A (zh) | 数字电路调试器 | |
CN205754635U (zh) | 远程环绕巡逻无人艇 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 2501, 2401, block a, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Patentee after: Shenzhen deminli Technology Co.,Ltd. Address before: Longhua new city streets Minzhi Avenue and 518000 people in Guangdong province Shenzhen City Road interchange by business center 8 Building 829 Patentee before: SHENZHEN DEMINGLI ELECTRONICS Co.,Ltd. |