CN110350890A - 一种数字电路中信号毛刺的滤除方法 - Google Patents

Abstract

本发明公开了一种基于数字电路的滤除信号毛刺的方法，至少包括以下步骤：通过延时器件链对被待滤波信号进行延时处理，得到所述待滤波信号的延时信号；通过与门和或非门接收所述延时信号，并根据所述延时信号输出与门的输出信号和或非门的输出信号；根据所述与门的输出信号和或非门的输出信号输出所述待滤波信号的滤波结果信号；根据所述滤波结果信号对所述延时信号进行滤波，滤除待滤波信号中的毛刺。本发明提供的一种基于数字电路的滤除信号毛刺的方法，能够在有效降低系统的功耗的前提下，有效地滤除信号中的低电平毛刺和高电平毛刺，从而能够有效地提高芯片的工作稳定性。

Description

一种数字电路中信号毛刺的滤除方法

技术领域

本发明涉及电路技术领域，尤其涉及一种数字电路中信号毛刺的滤除方法。

背景技术

芯片在工作中经常会受到外界环境的干扰，从而使得芯片内部一些数字信号会出现毛刺。数字电路中，不同信号出现不同宽度毛刺信号的影响也不同，有些信号中出现毛刺，将直接影响到芯片是否能继续正常工作，降低了芯片的稳定性。

目前，现有的滤除芯片中毛刺技术，是在滤除信号毛刺的电路中使用时钟加寄存器的方式进行滤波，从而达到滤除毛刺的效果。现有的方法在滤波时需要系统提供一个高频时钟，增加了系统的功耗，并且由于滤波过程中使用寄存器，使得被滤波信号在滤波前和滤波后的延时会较大，而影响到芯片的正常工作。

发明内容

本发明实施例的目的是提供的一种数字电路中信号毛刺的滤除方法，能够在有效降低系统的功耗的前提下，有效地滤除信号中的低电平毛刺和高电平毛刺，从而能够有效地提高芯片的工作稳定性。

为实现上述目的，本发明实施例提供了一种数字电路中信号毛刺的滤除方法，至少包括以下步骤：

通过延时器件链对被待滤波信号进行延时处理，得到所述待滤波信号的延时信号；

通过与门和或非门接收所述延时信号，并根据所述延时信号输出与门的输出信号和或非门的输出信号；

根据所述与门的输出信号和或非门的输出信号输出所述待滤波信号的滤波结果信号；

根据所述滤波结果信号对所述延时信号进行滤波，滤除待滤波信号中的毛刺。

进一步地，所述延时器件链由多个标准单元库中标准延时器件串联组成，或由多个反相器串联组成。

进一步地，所述通过与门和或非门接收所述延时信号，并根据所述延时信号输出与门的输出信号和或非门的输出信号，具体为：

通过将所述与门和或非门的输入端分别与所述每一延时器件链的输出端连接，接收所示延时信号，当所述延时信号均为1时，与门的输出信号为1，当所述延时信号均为0时，或非门的输出信号为1。

进一步地，所述根据所述与门的输出信号和或非门的输出信号输出所述待滤波信号的滤波结果信号，具体为：

通过将所述与门的输出端与锁存器的置位端连接，当与门的输出信号为1时，输出所述待滤波信号的滤波结果信号为1；

通过将所述或非门的输出端与锁存器的清除端连接，当或非门的输出信号为1时，输出所述待滤波信号的滤波结果信号为0。

进一步地，所述根据所述滤波结果信号对所述延时信号进行滤波，滤除待滤波信号中的毛刺，具体为：

当所述滤波结果信号为1时，滤除所述待滤波信号中的高电平毛刺；

当所述滤波结果信号为0时，滤除所述待滤波信号中的低电平毛刺。

本发明实施例的目的是提供的一种数字电路中信号毛刺的滤除方法，能够在有效降低系统的功耗的前提下，有效地滤除信号中的低电平毛刺和高电平毛刺，从而能够有效地提高芯片的工作稳定性。

附图说明

图1是本发明实施例提供的一种数字电路中信号毛刺的滤除方法的流程示意图；

图2是本发明实施例提供的一种数字电路中信号毛刺的滤除方法中的电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明实施例提供的一种数字电路中信号毛刺的滤除方法，至少包括以下步骤：

S1、通过延时器件链(Delay Cell Chain)对被待滤波信号进行延时处理，得到待滤波信号的延时信号(Q[0]～Q[N])；

S2、通过与门(AND)和或非门(NOR)接收延时信号，并根据延时信号输出与门的输出信号(Q_AND)和或非门(Q_NOR)的输出信号；

S3、根据与门的输出信号和或非门的输出信号输出待滤波信号的滤波结果信号(F_OUT)；

S4、根据滤波结果信号对延时信号进行滤波，滤除待滤波信号中的毛刺。

在本发明实施例中，请参阅图2，为本发明提供的一种数字电路中信号毛刺的滤除方法中的电路结构示意图。可以理解的是，本发明的延时器件链为多级延时器件链，级数大于等于3，且每一延时器件链串联连接。本发明实施例通过使用延时器件链对被待滤波信号进行延时处理，能够有效减少待滤波信号的延时时间，且能够摆脱滤波电路对系统时钟的需求，能够有效地降低滤波电路的功耗；通过将每一延时器件链的输出端与与门和或非门的输入端连接，当延时信号均为1时，与门的输出信号为1，当延时信号均为0时，或非门的输出信号为1，并根据与门的输出信号和或非门的输出信号输出待滤波信号的滤波结果信号，根据滤波结果信号对待滤波信号滤除毛刺，能够有效地滤除待滤波信号中的低电平毛刺和高电平毛刺，从而能够有效地滤除待滤波信号中低电平毛刺和高电平毛刺的影响，进而有利于提高信号的稳定性芯片工作的稳定性。

作为本发明实施例的一种具体实施方式，延时器件链由多个标准单元库中标准延时器件串联组成，或由多个反相器串联组成。

在本发明实施例中，通过延时器件链对待滤波信号做延时处理，能够摆脱滤波电路对系统时钟的需求，能够有效地降低滤波电路的功耗。

作为本发明实施例的一种具体实施方式，通过与门和或非门接收延时信号，并根据延时信号输出与门的输出信号和或非门的输出信号，具体为：

通过将与门和或非门的输入端分别与每一延时器件链的输出端连接，接收所示延时信号，当延时信号均为1时，与门的输出信号为1，当延时信号均为0时，或非门的输出信号为1。

作为本发明实施例的一种具体实施方式，根据与门的输出信号和或非门的输出信号输出待滤波信号的滤波结果信号，具体为：

通过将与门的输出端与锁存器(Latch)的置位端(Set)连接，当与门的输出信号为1时，输出待滤波信号的滤波结果信号为1；

通过将或非门的输出端与锁存器的清除端(Clr)连接，当或非门的输出信号为1时，输出待滤波信号的滤波结果信号为0。

在本发明实施例中，通过与门和或非门接收延时信号，且与门的输出端与锁存器的置位端连接，或非门的输出端与锁存器的清除端连接，通过与门、或非门和锁存器组成的F_COMB部分，代替现有技术中使用与门和或门组成的F_COMB部分对延时信号进行滤波处理，能够同时滤除待滤波信号的高电平毛刺和低电平毛刺。

作为本发明实施例的一种具体实施方式，根据滤波结果信号对延时信号进行滤波，滤除待滤波信号中的毛刺，具体为：

当滤波结果信号为1时，滤除待滤波信号中的高电平毛刺；

当滤波结果信号为0时，滤除待滤波信号中的低电平毛刺。

在本发明实施例中，通过根据滤波结果信号对延时信号进行滤波，能够同时滤除待滤波信号的高电平毛刺和低电平毛刺，从而能够有效滤除待滤波信号中低电平毛刺和高电平毛刺的影响，有利于提高信号的稳定性。

实施本发明实施例，具有如下有益效果：

本发明实施例通过使用延时器件链对被待滤波信号进行延时处理，能够有效减少待滤波信号的延时时间，且能够摆脱滤波电路对系统时钟的需求，能够有效地降低滤波电路的功耗；通过将每一延时器件链的输出端与与门和或非门的输入端连接，当延时信号均为1时，与门的输出信号为1，当延时信号均为0时，或非门的输出信号为1，并根据与门的输出信号和或非门的输出信号输出待滤波信号的滤波结果信号，根据滤波结果信号对待滤波信号滤除毛刺，能够有效地滤除待滤波信号中的低电平毛刺和高电平毛刺，从而能够有效地滤除待滤波信号中低电平毛刺和高电平毛刺的影响，进而有利于提高信号的稳定性和芯片工作的稳定性。

以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (4)

1.一种数字电路中信号毛刺的滤除方法，其特征在于，至少包括以下步骤：

通过延时器件链对被待滤波信号进行延时处理，得到所述待滤波信号的延时信号；其中，所述延时器件链由多个标准单元库中标准延时器件串联组成，或由多个反相器串联组成。

通过与门和或非门接收所述延时信号，并根据所述延时信号输出与门的输出信号和或非门的输出信号；

根据所述与门的输出信号和或非门的输出信号输出所述待滤波信号的滤波结果信号；

根据所述滤波结果信号对所述延时信号进行滤波，滤除待滤波信号中的毛刺。

2.如权利要求1所述的数字电路中信号毛刺的滤除方法，其特征在于，所述通过与门和或非门接收所述延时信号，并根据所述延时信号输出与门的输出信号和或非门的输出信号，具体为：

通过将所述与门和或非门的输入端分别与每一所述延时器件链的输出端连接，接收所示延时信号，当所述延时信号均为1时，与门的输出信号为1，当所述延时信号均为0时，或非门的输出信号为1。

3.如权利要求1所述的数字电路中信号毛刺的滤除方法，其特征在于，所述根据所述与门的输出信号和或非门的输出信号输出所述待滤波信号的滤波结果信号，具体为：

通过将所述与门的输出端与锁存器的置位端连接，当与门的输出信号为1时，输出所述待滤波信号的滤波结果信号为1；

通过将所述或非门的输出端与锁存器的清除端连接，当或非门的输出信号为1时，输出所述待滤波信号的滤波结果信号为0。

4.如权利要求1所述的数字电路中信号毛刺的滤除方法，其特征在于，所述根据所述滤波结果信号对所述延时信号进行滤波，滤除待滤波信号中的毛刺，具体为：

当所述滤波结果信号为1时，滤除所述待滤波信号中的高电平毛刺；

当所述滤波结果信号为0时，滤除所述待滤波信号中的低电平毛刺。