CN105701307A - 基于随机行走电容提取的保证准确度的线网时延计算方法 - Google Patents
基于随机行走电容提取的保证准确度的线网时延计算方法 Download PDFInfo
- Publication number
- CN105701307A CN105701307A CN201610034239.XA CN201610034239A CN105701307A CN 105701307 A CN105701307 A CN 105701307A CN 201610034239 A CN201610034239 A CN 201610034239A CN 105701307 A CN105701307 A CN 105701307A
- Authority
- CN
- China
- Prior art keywords
- time delay
- electric capacity
- random
- interconnection
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于随机行走电容提取的保证准确度的线网时延计算方法,包括以下步骤:计算单输入单输出的互连线网或者一输入多输出的互连线网中互连时延随机误差与电容随机误差的关系;根据用户指定的随机行走电容提取精度进行随机行走电容的提取;根据提取的随机行走电容值构造RC等效电路,并根据互连线网中互连时延随机误差与电容随机误差的关系式计算互连时延随机误差<i>,</i>若不满足用户预设的互连时延随机误差阈值的要求,则再次根据设置的随机行走电容提取精度执行提取过程与后续的时延计算,通过若干次迭代,直到满足用户预设的互连时延随机误差阈值的要求。本发明在确保时延误差可控的同时使包含电容提取的总计算时间最短。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种基于随机行走电容提取的保证准确度的线网时延计算方法。
背景技术
随着集成电路制造工艺的发展,其特征尺寸逐渐减小、集成度逐渐增高。在目前已普遍采用的纳米级制造工艺(特征尺寸在65纳米以下)中,单个芯片集成的晶体管已经达到十亿个。由此引发的问题是,互连线时延占电路时延的比例日益增大。因此,在集成电路物理设计与验证中,准确、快速的实现寄生参数提取(计算互连线的寄生电阻、电容),同时进行准确的互连时延分析,成为保证芯片良率、缩短设计周期的关键步骤。
寄生参数提取方法一般使用模式匹配法和场求解器方法。模式匹配法虽然计算速度快,但是在纳米级工艺下,由于互连结构复杂度与设计准确度要求的提高,它常常无法满足要求。而通过数值求解三维静电场方程的方法(也称“场求解器”)具有非常高的准确度,因此近年来再次受到关注。基于随机行走的场求解器电容提取方法适用于规模大、复杂度高的互连结构,并具有易于并行、准确度高、灵活性好等特点,已被用于一些关键线网、甚至整个电路的寄生电容提取问题。
不同于其他基于有限差分、有限元或边界元的方法,随机行走方法不需要求解线性方程组,其原理主要是通过马尔可夫随机过程与蒙特卡洛方法计算电容值。因此,随机行走电容提取方法的误差主要是随机统计误差,而且利用统计学原理可以控制提取过程在满足误差阈值后自动结束。这种准确度可控的特点也是随机行走电容提取方法的独特优势之一,它使得用户可以根据需要获得最佳的计算时间与准确度的折衷。
由于随机行走电容提取的结果具有统计随机性,这种随机性将被带入后续的互连时延计算中。因此,如何自动控制互连时延计算的随机误差成为一个亟待解决的问题。
发明内容
本发明的目的,在于自动控制互连时延计算的随机误差,提供一种保证准确度的自适应互连时延计算方法,对随机行走电容提取过程进行自适应调整,在保证时延准确度的前提下使整体计算时间最短。
本发明为达上述目的所采用的技术方案是:
提供一种基于随机行走电容提取的保证准确度的线网时延计算方法,包括以下步骤:
计算单输入单输出的互连线网或者一输入多输出的互连线网中互连时延随机误差与电容随机误差的关系,得到关系式其中pτ为互连时延随机误差,p为电容提取的误差阈值,r1为所求时延路径上第一个导体块的电阻,rn是所求时延路径上所有导体块的电阻和,rn-1是所求时延路径上除了最后一个导体块的所有导体块的电阻和,n为整数;
根据预设的经验值或者用户指定的随机行走电容提取精度进行随机行走电容的提取;
根据提取的随机行走电容值构造RC等效电路,并根据互连线网中互连时延随机误差与电容随机误差的关系式计算互连时延随机误差pτ,若pτ不满足用户预设的互连时延随机误差阈值pusert的要求,则再次根据设置的随机行走电容提取精度执行提取过程与后续的时延计算,通过若干次迭代,直到满足用户预设的互连时延随机误差阈值pusert的要求。
本发明所述的方法中,当采用误差上限估计进行自适应时延计算时,所述用户指定的随机行走电容提取精度小于pusert,在再次执行提取过程中以的精度进行随机行走电容的提取。
本发明所述的方法中,所述预设的经验值在0-1之间。
本发明所述的方法中,当采用误差微调进行自适应时延计算时,所述用户指定的随机行走电容提取精度等于pusert,再次执行提取过程中以p=0.9pusert的精度进行随机行走电容的提取。
本发明所述的方法中,所构造的RC等效电路采用SPICE电路网表文件描述。
本发明所述的方法中,采用Elmore时延模型计算互连时延随机误差pτ,并调用RWCap进行不同精度的电容提取。
本发明还提供了一种基于随机行走电容提取的保证准确度的线网时延计算系统,包括:
关系式计算模块,用于计算单输入单输出的互连线网或者一输入多输出的互连线网中互连时延随机误差与电容随机误差的关系,得到关系式其中pτ为互连时延随机误差,p为电容提取的误差,r1为所求时延路径上第一个导体块的电阻,rn是所求时延路径上所有导体块的电阻和,rn-1是所求时延路径上除了最后一个导体块的所有导体块的电阻和,n为整数;
随机行走电容的提取模块,用于根据用户指定的随机行走电容提取精度进行随机行走电容的提取;
RC等效电路构造模块,用于根据提取的随机行走电容值构造RC等效电路;
迭代模块,用于根据互连线网中互连时延随机误差与电容随机误差的关系式计算互连时延随机误差pτ,若pτ不满足用户预设的互连时延随机误差阈值pusert的要求,则再次根据设置的随机行走电容提取精度执行提取过程与后续的时延计算,通过若干次迭代,直到满足用户预设的互连时延随机误差阈值pusert的要求。
本发明产生的有益效果是:本发明从随机统计原理出发,考虑基于随机行走电容提取的多端线网时延计算,根据用户指定的时延误差阈值,对随机行走电容提取过程进行自适应调整,并且通过“断点续算”提取技术,在保证时延准确度的前提下使整体计算时间最短。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是本发明实施例基于随机行走电容提取的保证准确度的线网时延计算方法流程图;
图2a是本发明实施例单输入单输出等效RC电路;
图2b是本发明实施例一输入多输出的等效RC电路;
图3a是本发明实施例采用误差上限估计的自适应时延计算流程图;
图3b是本发明实施例采用误差微调的自适应时延计算流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
如图1所示,本发明实施例基于随机行走电容提取的保证准确度的线网时延计算方法,包括以下步骤:
S1、计算单输入单输出的互连线网或者一输入多输出的互连线网中互连时延随机误差与电容随机误差的关系,得到关系式其中pτ为互连时延随机误差,p为电容提取的误差阈值,r1为所求时延路径上第一个导体块的电阻,rn是所求时延路径上所有导体块的电阻和,rn-1是所求时延路径上除了最后一个导体块的所有导体块的电阻和,n为整数;
S2、根据预设的经验值或者用户指定的随机行走电容提取精度进行随机行走电容的提取;本发明的一个实施例中,这个预设的经验值是采用误差上限估计时,为了得到RC等效电路,在第一次进行随机行走的时候,指定的一个经验值,其可以为0-1之间的任何数,如0.05,采用该经验值可能只需进行这一次随机行走,就能满足要求。
S3、根据提取的随机行走电容值构造RC等效电路;根据互连线网中互连时延随机误差与电容随机误差的关系式计算互连时延随机误差pτ;
S4、若pτ不满足用户预设的互连时延随机误差阈值pusert的要求,则再次根据设置的随机行走电容提取精度执行提取过程与后续的时延计算,通过若干次迭代,直到满足用户预设的互连时延随机误差阈值pusert的要求。
步骤S1中推导互连时延随机误差与电容随机误差的关系具体为:
1)单输入单输出的互连线网
设c为随机行走电容提取得出的该线网总电容,σ为其随机误差,p为电容提取的误差阈值,则有σ=cp,又因为线网总电容等于组成它的各导体块的电容和,所以有其中cbi为该线网中导体块i的电容,n为导体块数目。设第i块导体电容对应的随机误差为σbi,则由于随机行走路径的独立性,有
单输入单输出线网的等效RC电路如图2a所示,图中的每一个电阻对应一个导体块,每一个电阻的两端节点都有一个对地电容。这个对地电容由该节点两侧导体块的电容共同贡献,即
根据Elmore模型基于电容的公式,从Vin到Vout端的延迟时间为可设同时将上面的式子代入,则可得
由于电阻值为确定值,根据随机变量的误差传递得时延τ的随机误差στ满足根据上面的式子可得互连时延的随机相对误差pτ满足(这里设r0=0)因为序列{ri}是单调递增的,可得到不等式 即
上式反映了时延误差上限与随机行走电容提取误差的关系。
2)一输入多输出的互连线网
对于一输入多输出的线网,假定需要计算的是从端口N1到端口Nm+1的时延,可用图2b表示该线网的等效RC电路,其中从N1到Nm+1路径的中间节点可能延伸出到其他输出端的路径。假设从N1到Nm+1路径上导体块对节点Ni的电容贡献为ci-1,而从节点Ni(1<i<m+1)延伸出去路径上导体块对节点Ni的电容贡献为c(i-1),s。
由Elmore时延计算模型知,从Vin到Vout端的延迟时间为设根据导体块连接关系,得展开并重新组合得由于导体块电容值的随机独立性,时延τ的随机误差στ满足因为{ri}是单调递增的,可知互连时延的随机相对误差pτ满足因为成立,所以pτ可放大为即其中r1=R1,是所求时延路径上第一个导体块的电阻,rm是所求时延路径上所有导体块的电阻和,rm-1是所求时延路径上除了最后一个导体块的所有导体块的电阻和。
单输入单输出线网是一输入多输出线网的特殊情况,根据上面的推导结果可以看出单输入单输出与一输入多输出的时延误差与随机行走电容的提取的结果误差关系是一样的。
自适应时延计算的基本思想是,首先按某个随机误差阈值来进行随机行走电容提取,然后计算时延及其随机误差,如果不满足用户指定的随机误差阈值,则需要以更高的准确度要求再次执行电容提取过程以及后续的时延计算,通过若干次这样的迭代,直到满足时延误差阈值要求。当再次进行随机行走电容提取时,其精度要求必然比前一次电容提取的精度要求高,即需要执行更多的随机行走路径。本文提出一种“断点续算”提取技术,它利用前一次随机行走的结果,节省后续随机行走电容提取的时间。“断点续算”的原理是,在前一次随机行走电容提取完成后,将其执行的随机行走路径数Nwalk、这Nwalk次的电容估计值的和、及其平方和可直接存在内存中(或硬盘文件中),当再次对同一个例子进行随机行走电容提取时,读取上述数据即相当于执行了Nwalk次随机行走,然后再按更高精度要求执行更多的随机行走,这样可大大节省电容提取时间。
为了保证时延计算的随机误差满足用户要求,本发明实施例提出如下两种计算流程。
1)采用误差上限估计的自适应时延计算流程
如图3a所示,设pusert为用户指定的时延随机误差阈值,p为随机行走电容提取结果的精度阈值,pτ为实际计算时延结果的随机误差。根据上面推导的依赖关系,无论是单输入单输出还是一输入多输出线网,只需要令即可满足pτ≤pusert,所以,设置来进行随机行走电容提取,就能保证用户对时延的精度要求。
因为p=g(pusert)的计算与线网导体块的电阻值有关,所以需要先构造线网的RC等效电路才能得到这些电阻值。在实际操作中,可以先以较低的准确度执行随机行走电容提取,然后利用得到的电容值构造RC等效电路,然后再根据公式计算满足用户要求所需的随机行走电容提取误差阈值,再次执行提取过程与后续的时延计算。
2)采用误差微调的自适应时延计算流程
如图3b所示,根据公式推导可知道,根据随机行走电容提取的结果,是可以求出线网的时延值及其相应的随机误差pτ。通过对较多测试用例进行实验后发现,当设置p=pusert进行随机行走电容提取,其最终导致的时延随机误差pτ大多数情况即可满足pusert的阈值要求。对于少数不满足的情况,可以再将随机行走电容提取的误差阈值调小,利用“断点续算”电容提取技术再次进行电容提取和后续时延计算,如此反复直到时延误差满足用户指定阈值。具体地,电容提取误差阈值的缩小比例设为0.9。
为实现上述实施例的方法,本发明还提供了一种基于随机行走电容提取的保证准确度的线网时延计算系统,包括:
关系式计算模块,用于计算单输入单输出的互连线网或者一输入多输出的互连线网中互连时延随机误差与电容随机误差的关系,得到关系式其中pτ为互连时延随机误差,p为电容提取的误差阈值,r1为所求时延路径上第一个导体块的电阻,rn是所求时延路径上所有导体块的电阻和,rn-1是所求时延路径上除了最后一个导体块的所有导体块的电阻和,n为整数;
随机行走电容的提取模块,用于根据用户指定的随机行走电容提取精度进行随机行走电容的提取;
RC等效电路构造模块,用于根据提取的随机行走电容值构造RC等效电路;
迭代模块,用于根据互连线网中互连时延随机误差与电容随机误差的关系式计算互连时延随机误差pτ,若pτ不满足用户预设的互连时延随机误差阈值pusert的要求,则再次根据设置的随机行走电容提取精度执行提取过程与后续的时延计算,通过若干次迭代,直到满足用户预设的互连时延随机误差阈值pusert的要求。
本发明实施例所选用的例子都是来自实际的集成电路设计,根据原始的GDSII版图数据可以得到互连线的三维结构描述。然后,使用RWCap程序执行随机行走电容提取,经过对互连三维结构的几何处理也得到线网中导体块的连接关系,形成RC等效电路。其中,电阻的计算基于电阻率与解析公式的方法,RC等效电路用SPICE电路网表文件描述。本发明采用C语言实现了提出的自适应线网时延计算方法,它采用Elmore时延模型,并调用RWCap进行不同精度的电容提取。
本实验运行环境是IntelXeonE5-26306核双CPU的UbuntuLinux工作站,主频2.00GHz,内存32GB。
首先,将程序算出的时延值与商业软件HSPICE计算的结果进行比较。HSPICE对电路进行瞬态分析,假设线网输入信号为阶跃信号,上升时间tr=100ps,幅度VDD=5V,在输入电压上升到50%的VDD(即2.5V)时触发计时器,在输出电压也达到50%的VDD时停止计时器,根据HSPICE中的.measure语句计算时延值。
然后对两种保证时延准确度的自适应计算流程进行比较。通过对来自实际电路设计的多端互连线网进行实验,可以发现采用误差微调方案比采用误差上限估计方案的自适应时延计算方法所耗时间更少、效率更高。
综上,本发明通过基于误差上限估计和基于误差微调的2种自适应互连时延计算策略,根据用户指定的时延误差阈值自动调整执行随机行走电容提取的精度设置与次数,并通过“断点续算”提取技术缩短整体计算时间。在确保时延误差可控的同时使包含电容提取的总计算时间最短。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (7)
1.一种基于随机行走电容提取的保证准确度的线网时延计算方法,其特征在于,包括以下步骤:
计算单输入单输出的互连线网或者一输入多输出的互连线网中互连时延随机误差与电容随机误差的关系,得到关系式其中pτ为互连时延随机误差,p为电容提取的误差阈值,r1为所求时延路径上第一个导体块的电阻,rn是所求时延路径上所有导体块的电阻和,rn-1是所求时延路径上除了最后一个导体块的所有导体块的电阻和,n为整数;
根据预设的经验值或者用户指定的随机行走电容提取精度进行随机行走电容的提取;
根据提取的随机行走电容值构造RC等效电路,并根据互连线网中互连时延随机误差与电容随机误差的关系式计算互连时延随机误差pτ,若pτ不满足用户预设的互连时延随机误差阈值pusert的要求,则再次根据设置的随机行走电容提取精度执行提取过程与后续的时延计算,通过若干次迭代,直到满足用户预设的互连时延随机误差阈值pusert的要求。
2.根据权利要求1所述的方法,其特征在于,当采用误差上限估计进行自适应时延计算时,所述用户指定的随机行走电容提取精度小于pusert,在再次执行提取过程中以的精度进行随机行走电容的提取。
3.根据权利要求2所述的方法,其特征在于,所述预设的经验值在0-1之间。
4.根据权利要求1所述的方法,其特征在于,当采用误差微调进行自适应时延计算时,所述用户指定的随机行走电容提取精度等于pusert,再次执行提取过程中以p=0.9pusert的精度进行随机行走电容的提取。
5.根据权利要求2或4所述的方法,其特征在于,所构造的RC等效电路采用SPICE电路网表文件描述。
6.根据权利要求2或4所述的方法,其特征在于,采用Elmore时延模型计算互连时延随机误差pτ,并调用RWCap进行不同精度的电容提取。
7.一种基于随机行走电容提取的保证准确度的线网时延计算系统,其特征在于,包括:
关系式计算模块,用于计算单输入单输出的互连线网或者一输入多输出的互连线网中互连时延随机误差与电容随机误差的关系,得到关系式其中pτ为互连时延随机误差,p为电容提取的误差阈值,r1为所求时延路径上第一个导体块的电阻,rn是所求时延路径上所有导体块的电阻和,rn-1是所求时延路径上除了最后一个导体块的所有导体块的电阻和,n为整数;
随机行走电容的提取模块,用于根据预设的经验值用户指定的随机行走电容提取精度进行随机行走电容的提取;
RC等效电路构造模块,用于根据提取的随机行走电容值构造RC等效电路;
迭代模块,用于根据互连线网中互连时延随机误差与电容随机误差的关系式计算互连时延随机误差pτ,若pτ不满足用户预设的互连时延随机误差阈值pusert的要求,则再次根据设置的随机行走电容提取精度执行提取过程与后续的时延计算,通过若干次迭代,直到满足用户预设的互连时延随机误差阈值pusert的要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610034239.XA CN105701307B (zh) | 2016-01-18 | 2016-01-18 | 基于随机行走电容提取的保证准确度的线网时延计算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610034239.XA CN105701307B (zh) | 2016-01-18 | 2016-01-18 | 基于随机行走电容提取的保证准确度的线网时延计算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105701307A true CN105701307A (zh) | 2016-06-22 |
CN105701307B CN105701307B (zh) | 2018-11-23 |
Family
ID=56226598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610034239.XA Expired - Fee Related CN105701307B (zh) | 2016-01-18 | 2016-01-18 | 基于随机行走电容提取的保证准确度的线网时延计算方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105701307B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110837712A (zh) * | 2019-11-07 | 2020-02-25 | 中国科学院微电子研究所 | 一种物理场中物理量的提取方法 |
CN112784523A (zh) * | 2020-12-31 | 2021-05-11 | 上海集成电路装备材料产业创新中心有限公司 | 提取cis像元阵列电路寄生电阻电容的方法和系统 |
CN113848455A (zh) * | 2021-09-24 | 2021-12-28 | 成都华微电子科技有限公司 | Fpga内部互联线延时测试方法 |
CN114662445A (zh) * | 2022-05-25 | 2022-06-24 | 杭州行芯科技有限公司 | 用于寄生电容提取的随机行走方法、装置和电子装置 |
CN116842895A (zh) * | 2023-08-31 | 2023-10-03 | 青岛展诚科技有限公司 | 随机行走在电容抽取中的细粒度的并行处理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100122222A1 (en) * | 2008-11-09 | 2010-05-13 | International Business Machines Corporation | System and Method for Three-Dimensional Variational Capacitance Calculation |
CN102651047A (zh) * | 2012-04-11 | 2012-08-29 | 清华大学 | 集成电路设计中基于随机行走的电容参数提取计算方法 |
CN103198177A (zh) * | 2013-03-11 | 2013-07-10 | 清华大学 | 基于gpu的集成电路电容参数提取系统及方法 |
CN104008255A (zh) * | 2014-06-13 | 2014-08-27 | 清华大学 | 面向集成电路电容提取的多介质随机行走计算方法及系统 |
-
2016
- 2016-01-18 CN CN201610034239.XA patent/CN105701307B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100122222A1 (en) * | 2008-11-09 | 2010-05-13 | International Business Machines Corporation | System and Method for Three-Dimensional Variational Capacitance Calculation |
CN102651047A (zh) * | 2012-04-11 | 2012-08-29 | 清华大学 | 集成电路设计中基于随机行走的电容参数提取计算方法 |
CN103198177A (zh) * | 2013-03-11 | 2013-07-10 | 清华大学 | 基于gpu的集成电路电容参数提取系统及方法 |
CN104008255A (zh) * | 2014-06-13 | 2014-08-27 | 清华大学 | 面向集成电路电容提取的多介质随机行走计算方法及系统 |
Non-Patent Citations (3)
Title |
---|
CHAO ZHANG 等: ""Efficient Techniques for the Capacitance Extraction of Chip-Scale VLSI Interconnects Using Floating Random Walk Algorithm"", 《DESIGN AUTOMATION CONFERENCE (ASP-DAC)》 * |
董刚: "基于"有效电容"的耦合RC互连延时分析", 《电路与系统学报》 * |
齐明 等: "面向高精度寄生参数提取与时延分析的集成电路版图数据转换方法", 《计算机辅助设计与图形学学报》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110837712A (zh) * | 2019-11-07 | 2020-02-25 | 中国科学院微电子研究所 | 一种物理场中物理量的提取方法 |
CN112784523A (zh) * | 2020-12-31 | 2021-05-11 | 上海集成电路装备材料产业创新中心有限公司 | 提取cis像元阵列电路寄生电阻电容的方法和系统 |
CN113848455A (zh) * | 2021-09-24 | 2021-12-28 | 成都华微电子科技有限公司 | Fpga内部互联线延时测试方法 |
CN114662445A (zh) * | 2022-05-25 | 2022-06-24 | 杭州行芯科技有限公司 | 用于寄生电容提取的随机行走方法、装置和电子装置 |
CN116842895A (zh) * | 2023-08-31 | 2023-10-03 | 青岛展诚科技有限公司 | 随机行走在电容抽取中的细粒度的并行处理方法 |
CN116842895B (zh) * | 2023-08-31 | 2023-11-21 | 青岛展诚科技有限公司 | 随机行走在电容抽取中的细粒度的并行处理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105701307B (zh) | 2018-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105701307A (zh) | 基于随机行走电容提取的保证准确度的线网时延计算方法 | |
US7890915B2 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
US8782583B1 (en) | Waveform based variational static timing analysis | |
US6499131B1 (en) | Method for verification of crosstalk noise in a CMOS design | |
CN106326510B (zh) | 验证时钟树延迟 | |
KR101662401B1 (ko) | 핀 전계 효과 트랜지스터(FinFET) 기반 회로를 설계하는 방법 및 이 방법을 실행하기 위한 시스템 | |
US9002692B2 (en) | Electronic circuit simulation method with adaptive iteration | |
US10262094B2 (en) | Synthesis of DC accurate noise compatible reduced netlist | |
US9672318B2 (en) | Synthesis of reduced netlist having positive elements and no controlled sources | |
US8495544B2 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
Ramesh et al. | Artificial neural network model for arrival time computation in gate level circuits | |
US7844438B1 (en) | Method to analyze and correct dynamic power grid variations in ICs | |
US10331832B2 (en) | Floating node reduction using random walk method | |
US20040073879A1 (en) | Modeling devices in consideration of process fluctuations | |
US8341574B2 (en) | Crosstalk time-delay analysis using random variables | |
US9032352B2 (en) | Method of optimizing capacitive couplings in high-capacitance nets in simulation of post-layout circuits | |
Krishnan et al. | Stochastic behavioral modeling of analog/mixed-signal circuits by maximizing entropy | |
US10339240B2 (en) | Adaptive high sigma yield prediction | |
US11087061B2 (en) | Method and system for improving propagation delay of conductive line | |
US10811316B2 (en) | Method and system of forming integrated circuit | |
Sinha et al. | Statistical timing analysis with coupling | |
Kim et al. | Efficient statistical timing analysis using deterministic cell delay models | |
Zhu et al. | Two-stage newton–raphson method for transistor-level simulation | |
US10395000B1 (en) | Methods, systems, and computer program products for implementing an electronic design using voltage-based electrical analyses and simulations with corrections | |
Zhao et al. | Statistical rare event analysis using smart sampling and parameter guidance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181123 Termination date: 20200118 |
|
CF01 | Termination of patent right due to non-payment of annual fee |