CN116842895B - 随机行走在电容抽取中的细粒度的并行处理方法 - Google Patents

随机行走在电容抽取中的细粒度的并行处理方法 Download PDF

Info

Publication number
CN116842895B
CN116842895B CN202311108380.6A CN202311108380A CN116842895B CN 116842895 B CN116842895 B CN 116842895B CN 202311108380 A CN202311108380 A CN 202311108380A CN 116842895 B CN116842895 B CN 116842895B
Authority
CN
China
Prior art keywords
data
wire
processing
segment
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311108380.6A
Other languages
English (en)
Other versions
CN116842895A (zh
Inventor
孙延辉
马胜军
孙玕
陈瑞
韦欣
袁鹏飞
李世密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Zhencheng Technology Co ltd
Original Assignee
Qingdao Zhencheng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Zhencheng Technology Co ltd filed Critical Qingdao Zhencheng Technology Co ltd
Priority to CN202311108380.6A priority Critical patent/CN116842895B/zh
Publication of CN116842895A publication Critical patent/CN116842895A/zh
Application granted granted Critical
Publication of CN116842895B publication Critical patent/CN116842895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了随机行走在电容抽取中的细粒度的并行处理方法,属于集成电路计算机辅助设计技术领域,其方法包括:生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面;在所述线网高斯面上进行随机采样,得到若干线网导线段;分别统计每个线网导线段的第一长度,并对第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路;确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置;对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值。解决了网格边界的精度无法保证,影响最终电容结果的准确性的问题。

Description

随机行走在电容抽取中的细粒度的并行处理方法
技术领域
本发明涉及集成电路计算机辅助设计技术领域,特别涉及随机行走在电容抽取中的细粒度的并行处理方法。
背景技术
目前,集成电路设计的流程一般先要进行软硬件划分,将设计基本分为两部分:芯片硬件设计和软件协同设计,在物理设计验证中,一个重要的环节称为寄生参数提取,为了提高计算精度,需要对电感、电容等参数进行更加准确的提取计算,但是现有的随机行走并行处理的方法网格边界的精度无法保证,影响最终电容结果的准确性的问题。
因此,本发明提出随机行走在电容抽取中的细粒度的并行处理方法。
发明内容
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,通过生成实际电版图的线网几何包络,并根据线网几何包络得到线网高斯面,在线网高斯面上进行随机采样,得到若干线网导线段,并对若干线网导线段按照细粒度标准进行切段,构造得到每个切段的等效RC电路,确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同切段进行处理配置,对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值,解决了背景技术中网格边界的精度无法保证,影响最终电容结果的准确性的问题。
本发明提出随机行走在电容抽取中的细粒度的并行处理方法,该方法包括:
步骤1:生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面;
步骤2:在所述线网高斯面上进行随机采样,得到若干线网导线段;
步骤3:分别统计每个线网导线段的第一长度,并对第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路;
步骤4:确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置;
步骤5:对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值。
优选的,生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面之前,还包括:
获取电路中晶体管的特性参数,并根据晶体管的特性参数对晶体管进行分组;
根据各组中晶体管的类型以及传输至晶体管各极的信号,对各组中的晶体管进行匹配以形成多个版图组;
根据电路中晶体管之间的电连接关系、晶体管与信号线的电连接关系,对所述多个版图组中的部分晶体管进行层叠设置,并将多个版图组中的晶体管连接以形成与电路对应的完整版图。
优选的,生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面,包括:
获取实际电版图中每个导体的几何数据和位置数据;
基于所述几何数据和位置数据生成实际电版图的线网几何包络;
确定每个导体的电容;
根据所述实际电版图的线网几何包络且基于每个导体的电容,得到线网高斯面。
优选的,在所述线网高斯面上进行随机采样,得到若干线网导线段,包括:
将目标导体对应的高斯面按照预设规则划分为多个面积相等的面积元;
将所有面积元分配给多个工作线程;
在所述工作线程进行随机行走时,在工作线程所对应的面积元上进行随机采样,得到工作线程所对应的面积元上的采样点;
基于相邻采样点的间隔得到若干线网导线段。
优选的,分别统计每个线网导线段的第一长度,并对第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路,包括:
测量每个线网导线段的第一长度并进行统计;
根据细粒度标准确定切段的参考长度,根据参考长度将第一长度进行切段,获得多个第二长度;
获取每个第二长度包含的电容和电阻参数;
基于所述电容和电阻参数构造得到每个切段的等效RC电路。
优选的,确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置,包括:
统计每个线网导线段中的切段数量;
根据处理器的允许最大处理数量和每个线网导线段中的切段数量,确定对于每个线网导线段的切段处理性能指数以及不同线网导线段的线段处理性能指数;
获取不同处理性能指数对应的标准配置要求;
根据所述标准配置要求,对不同线网导线段以及同线网导线段中的不同切段进行处理配置。
优选的,对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值,包括:
通过进程调度器对配置结果中包含的切段进行并行处理进程配置;
检测在并行处理进程中切段的处理状态;
若处理状态为正在处理,则继续等待直到处理状态为完成处理为止,若处理状态为完成处理,获取所包含的每个等效RC电路的返回电容估计值。
优选的,对不同切段进行处理配置之后,还包括:
将处理配置数据与相应待处理线段输入到预设数据分析模型中,得到第一输出数据;
将所述第一输出数据进行聚类处理,得到若干个数据类别;
分别获取每一数据类别对应的数据属性,得到每一数据类别在所述第一输出数据中的属性权重;
分别获取每一数据类别对应的数据量,得到每一数据类别在所述第一输出数据中的含量权重;
基于所述属性权重和含量权重,得到所述第一输出数据中每一数据段对应的数据可信度,利用所述数据可信度修正所述处理配置数据;
当第一输出数据中含有数据可信度低于预设可信度的第一数据段时,判定所述处理配置数据不合理;
获取可信度低于预设可信度的第一数据段,并在所述第一输出数据中标记所述第一数据段的第一位置;
对所述处理配置数据进行反向分析,确定所标记的每个第一位置的第一数据段在所述处理配置数据中的第二位置,并获取所述第二位置的子配置数据;
获取所述第二位置的标准数据规格与解析所述子配置数据得到的子数据规格的规格差,在预设数据库中查找所述子配置数据的不合理属性;
基于所有不合格属性,对所述处理配置数据进行修正;
当第一输出数据中不含有数据可信度低于预设可信度的数据段时,判定所述的处理配置数据合理。
与现有技术相比,本申请的有益效果如下:
通过生成实际电版图的线网几何包络,并根据线网几何包络得到线网高斯面,在线网高斯面上进行随机采样,得到若干线网导线段,并对若干线网导线段按照细粒度标准进行切段,构造得到每个切段的等效RC电路,确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同切段进行处理配置,对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值,解决了背景技术中网格边界的精度无法保证,影响最终电容结果的准确性的问题。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为本发明实施例中随机行走在电容抽取中的细粒度的并行处理方法的流程图;
图2为本发明实施例中获取完整版图的流程图;
图3为本发明实施例中第一长度的分段结构图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
实施例1:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,如图1所示,该方法包括:
步骤1:生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面;
步骤2:在所述线网高斯面上进行随机采样,得到若干线网导线段;
步骤3:分别统计每个线网导线段的第一长度,并对第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路;
步骤4:确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置;
步骤5:对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值。
该实施例中,实际电版图是指真实集成电路物理情况的平面几何形状描述,可以理解为实际IC物理版图。
该实施例中,几何包络是指根据导体的几何数据和位置数据形成包络线,并由包络线得到该版图的集成分布情况,所以,称为线网几何包络。
该实施例中,线网高斯面是一个三维封闭曲面,用于运用高斯定理计算向量场的通量,例如电场。
该实施例中,第一长度是指比如第一个采样点在3微米处,第二个采样点在10微米处,那么第一长度就是7微米。
该实施例中,细粒度标准是指景第一长度进行更加精细的划分。
该实施例中,允许最大处理数量是根据处理器的型号,工作效率决定的,比如一分钟最大处理量是30。
该实施例中,处理配置是指针对不同的切段进行不同的配置,比如线网导线段的横截面越大,那么就需要对处理器的配置要求更高。
上述技术方案的有益效果是:通过生成实际电版图的线网几何包络得到线网高斯面,并进行随机采样,得到若干线网导线段,并对每个线网导线段的第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路,获取切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置,对配置结果中包含的切段进行并行处理,能够保证网格边界的精度,提高最终电容结果的准确性。
实施例2:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,如图2所示,生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面之前,还包括:
S01:获取电路中晶体管的特性参数,并根据晶体管的特性参数对晶体管进行分组;
S02:根据各组中晶体管的类型以及传输至晶体管各极的信号,对各组中的晶体管进行匹配以形成多个版图组;
S03:根据电路中晶体管之间的电连接关系、晶体管与信号线的电连接关系,对所述多个版图组中的部分晶体管进行层叠设置,并将多个版图组中的晶体管连接以形成与电路对应的完整版图。
该实施例中,特性参数包括:晶体管的类型、被配置为传输至每个晶体管各极的信号以及每个晶体管的单位器件宽度。
该实施例中,分组是指根据多个晶体管的单位器件宽度对多个晶体管进行分组,每组包括至少两个晶体管,比如将单位器件宽度为1的晶体管分为第一组,将单位器件宽度为2的晶体管分为第二组。
该实施例中,层叠设置是指每个晶体管包括三个极,如栅极、第一极以及第二极,第一极为漏极,第二极为源极,晶体管的第一极和第二极可以互换。
该实施例中,版图是指真实集成电路物理情况的平面几何形状描述。
上述技术方案的有益效果是:通过获取电路中晶体管的特性参数,并根据晶体管的类型对各组中的晶体管进行匹配,可以提升电路版图设计效率,尽可能避免多余金属走线设计,节省电路版图空间。
实施例3:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面,包括:
获取实际电版图中每个导体的几何数据和位置数据;
基于所述几何数据和位置数据生成实际电版图的线网几何包络;
确定每个导体的电容;
根据所述实际电版图的线网几何包络且基于每个导体的电容,得到线网高斯面。
该实施例中,几何数据是指比如横截面积、长度、宽度和高度。
该实施例中,位置数据是指导体在实际电版图中的具体位置对应的数据,比如在实际版图的长2微米-5微米,宽3微米-4微米,高0微米-1微米的位置。
该实施例中,几何包络是指根据导体的几何数据和位置数据形成包络线。
该实施例中,线网高斯面是一个三维封闭曲面,用于运用高斯定理计算向量场的通量,例如电场。
上述技术方案的有益效果是:通过实际版图中每个导体的几何数据和位置数据生成线网几何包络,同时获取每个导体的电容,得到线网高斯面,能够使电容的获取过程更加高精度、高效率。
实施例4:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,在所述线网高斯面上进行随机采样,得到若干线网导线段,包括:
将目标导体对应的高斯面按照预设规则划分为多个面积相等的面积元;
将所有面积元分配给多个工作线程;
在所述工作线程进行随机行走时,在工作线程所对应的面积元上进行随机采样,得到工作线程所对应的面积元上的采样点;
基于相邻采样点的间隔得到若干线网导线段。
该实施例中,面积元是指将高斯面划分为一块一块很小的面积。
该实施例中,将所有面积元平均分配给多个工作线程,将工作线程所对应的面积元存储到与工作线程对应的存储向量中。
该实施例中,采样是指在工作线程所对应的面积元的数量等于1时,工作线程在对应的面积元上进行一次采样,在工作线程所对应的面积元的数量大于1时,工作线程在对应的每个面积元上均进行一次采样,得到工作线程所对应的多个采样点。
上述技术方案的有益效果是:通过将目标导体的高斯面划分为多个面积相等的面积元,由于每个面积元的面积相等,且每个面积元进行一次采样得到随机行走点,可以保证对高斯面的预设区域的采样是均匀的,避免了在随机行走步数被限定的情况下,高斯面的预设区域上的采样点可能存在分布不均所导致的计算误差,提高了对目标导体电容的提取精度。
实施例5:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,分别统计每个线网导线段的第一长度,并对第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路,包括:
测量每个线网导线段的第一长度并进行统计;
根据细粒度标准确定切段的参考长度,根据参考长度将第一长度进行切段,获得多个第二长度;
获取每个第二长度包含的电容和电阻参数;
基于所述电容和电阻参数构造得到每个切段的等效RC电路。
该实施例中,第一长度是指比如第一个采样点在3微米处,第二个采样点在10微米处,那么第一长度就是7微米。
该实施例中,参考长度是0.5微米。
该实施例中,第二长度是根据参考长度对线网导线段进行切段后的长度,比如第一长度是3um,按照0.5um切段之后,会存在6个第二长度,且第二长度为0.5um,但是在实际切段过程中,有时可以按照0.5um进行参考切段,有时按照0.5um进行切段就显得和实际不符合,此时,就需要对切段过程进行调整,具体如下:
根据参考长度将第一长度进行切段,获得多个第二长度,包括:
统计所述第一长度上涉及到的器件部署顺序,并对所述第一长度上存在的交点以及相邻器件的连接中心点进行标定;
根据器件部署顺序、标定结果以及参考长度,对相应第一长度进行均等切段,并根据均等切段中包含的点数量以及每个交点的交叉难度,确定对应均等切段的可能计算难度;
其中,表示对应均等切段的可能计算难度;/>表示对应均等切段中存在的连接中心点的数量;/>表示对应均等切段中存在的交点的数量;/>表示对应均等切段中第i1个交点的连接分布;/>表示基于连接分布/>的难度函数,且取值范围为;/>表示基于交点的权重;/>表示基于连接中心点的权重,且表示基于连接中心点的数量/>与交点的数量/>的难度函数,且取值范围为[0,0.5];
对可能计算难度小于或等于预设难度的均等切段进行保留,并将可能计算难度大于预设难度的均等切段视为第一切段;
根据所述第一切段中每个交点的难度系数且结合预设难度,对第一切段中的点进行划分,实现对相应第一切段的接续切段;
根据保留结果以及接续切段结果,得到对应第一长度的多个第二长度。
该实施例中,比如,第一切段中存在3个交点,且交点1的难度系数为0.5,交点2的难度系数为0.3,交点3的难度系数为0.6,且预设难度为0.6,此时,就可以将交点2之前的线段归为一段,将交点2以后且包含交点3的线段归为一段,此时,默认连接中心点的难度是0,因为连接中心点是两个器件串联线上的中心点,具体如图3所示,a01为连接中心点,b1与b2为分别的器件。
该实施例中,等效RC电路它可以将复杂的电路简化为一个等效的电路,在RC等效电路中,电容和电阻分别代表了电路中的存储和损耗元件,通过使用RC等效电路,可以更容易地分析电路的行为和性能,从而更好地设计和优化电路。
上述技术方案的有益效果是:通过细粒度标准的参考长度对第一长度进行切段,获取切段后的第二长度的电容和电阻参数,从而构造每个切段的等效RC电路,能够使电路简单化,便于对网格边界的精度的观察,保证最终电容结果的准确性。
实施例6:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置,包括:
统计每个线网导线段中的切段数量;
根据处理器的允许最大处理数量和每个线网导线段中的切段数量,确定对于每个线网导线段的切段处理性能指数以及不同线网导线段的线段处理性能指数;
获取不同处理性能指数对应的标准配置要求;
根据所述标准配置要求,对不同线网导线段以及同线网导线段中的不同切段进行处理配置。
该实施例中,允许最大处理数量是根据处理器的型号,工作效率决定的,比如一分钟最大处理量是30。
该实施例中,处理性能指数是指在单位时间内切段的数量越多,就证明处理性能指数越高,标准配置要求是指处理性能指数越高,那么处理器的切段配置就要越高,其中,切段处理性能指数是根据切段-指数映射表获取得到的,线段处理性能指数是根据线段-切段-指数映射表获取得到的,其中,切段-指数映射表是包含不同切段数量以及与该数量匹配的指数在内,线段-切段-指数映射表是包含不同线段数量、每个线段涉及到的切段数量,以及与该组合匹配的指数在内。
该实施例中,标准配置要求是从指数数据库中获取到的,且该数据库包含切段处理性能指数与要求匹配结果以及线段处理性能指数与要求匹配结果,且标准配置要求是为了对切段或者线段中的RC电路进行并行处理分析,也就是为了提高处理效率,比如将线段1中的切段01、02以及03进行并行处理,或者将线段1中的切段01、02,线段2中的切段11,线段3中的切段21、22进行并行处理。
上述技术方案的有益效果是:通过根据处理器的允许最大处理数量和每个线网导线段中的切段数量,确定该线网导线段的平均切段处理性能指数以及对应的标准配置要求,对不同切段进行处理配置,能够保证每个切段的配置结果都能最优化。
实施例7:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值,包括:
通过进程调度器对配置结果中包含的切段进行并行处理进程配置;
检测在并行处理进程中切段的处理状态;
若处理状态为正在处理,则继续等待直到处理状态为完成处理为止,若处理状态为完成处理,获取所包含的每个等效RC电路的返回电容估计值。
该实施例中,进程调度器是指按一定的策略(该策略是专家预先设定好的),动态地把处理机分配给处于就绪队列中的某一个进程,使系统能够平稳、顺畅地运行。
该实施例中,并行处理是能使计算机系统中能同时执行两个或多个处理的一种计算方法。
该实施例中,处理状态包括:正在处理和处理完毕。
该实施例中,返回电容估计值是指对多个切段进行进行并行处理后,切段电路中的电容值,比如是0.9法拉。
上述技术方案的有益效果是:通过进程调度器对配置结果中包含的切段进行并行处理进程配置,并检测并行处理进程中的处理状态,能够节省大型和复杂问题的解决时间。
实施例8:
本发明提供随机行走在电容抽取中的细粒度的并行处理方法,对不同切段进行处理配置之后,还包括:
将处理配置数据与相应待处理线段输入到预设数据分析模型中,得到第一输出数据;
将所述第一输出数据进行聚类处理,得到若干个数据类别;
分别获取每一数据类别对应的数据属性,得到每一数据类别在所述第一输出数据中的属性权重;
分别获取每一数据类别对应的数据量,得到每一数据类别在所述第一输出数据中的含量权重;
基于所述属性权重和含量权重,得到所述第一输出数据中每一数据段对应的数据可信度,利用所述数据可信度修正所述处理配置数据;
当第一输出数据中含有数据可信度低于预设可信度的第一数据段时,判定所述处理配置数据不合理;
获取可信度低于预设可信度的第一数据段,并在所述第一输出数据中标记所述第一数据段的第一位置;
对所述处理配置数据进行反向分析,确定所标记的每个第一位置的第一数据段在所述处理配置数据中的第二位置,并获取所述第二位置的子配置数据;
获取所述第二位置的标准数据规格与解析所述子配置数据得到的子数据规格的规格差,在预设数据库中查找所述子配置数据的不合理属性;
基于所有不合格属性,对所述处理配置数据进行修正;
当第一输出数据中不含有数据可信度低于预设可信度的数据段时,判定所述的处理配置数据合理。
该实施例中,预设数据分析模型是预先训练好的,是基于不同的配置数据以及配置数据对不同线路的分析结果为样本训练得到的,因此,基于该模型可以直接获取得到处理配置数据对待处理线段的分析结果,且待处理线段也就是相关的电路,第一输出数据即为处理配置数据对电路的处理结果。
该实施例中,聚类处理表示将数据属性一致的数据段归为一类的操作,比如,电路中不同切段存在不同的器件,且不同器件的连接方式会导致需要处理的方式不同,比如,并行处理、单独处理等,进而将具备同属性的归为一类,也就是存在并行类别以及单独类别。
该实施例中,属性权重=同一数据类别的出现次数/所有数据类别的出现总次数。
该实施例中,含量权重=同一数据类别的输出量/所有数据类别的总输出量。
该实施例中,数据段是基于对第一输出数据段按照对实际处理配置过程中产生的输出结果的切割方式进行的同方式切割,主要是为了方便进行比较,比如,在对切段中的器件1处理完之后,进行一次切割等。
该实施例中,数据可信度的计算如下:
;其中,/>表示对应数据段中第j1个数据类别的属性权重,/>表示对应数据段中第j1个数据类别的含量权重,表示对应的数据可信度,/>表示对应数据段基于第j1个数据类别下的模型输出结果与实际处理配置过程中产生的输出结果之间的数据参数差异;/>表示对应数据段基于第j1个数据类别下的模型输出结果与实际处理配置过程中产生的输出结果之间的量差异。
该实施例中,预设可信度是0.8。
该实施例中,反向分析指的是确定输出数据基于处理配置数据的位置,基于预设数据分析模型进行分析之后所获取的是数据段基于输出数据的位置,也就是以处理配置数据为基础,来确定输出数据中不可信度的数据段在对应输出数据中的位置,反向分析相当于是建立了处理配置数据与第一输出数据之间的映射关系,来将数据段在处理配置数据上进行标记。
比如,处理配置数据为01、02以及03,基于模型分析之后所得到的第一输出数据为数据22、24,此时,数据22对应的位置为标记的第一位置。
那么,对处理配置数据反向分析之后,可以确定出与数据22映射的为数据01与02,此时就需要将数据01、02所对应的位置进行标记,该位置的数据作为子配置数据,但是,在实际运行过程中,可能会存在位置偏移等的情况,导致对应标记位置中的数据01、02并不完整位置,所以需要进行规格比较。
该实施例中,标准数据规格是预先确定好的,此时,所确定的位置子规格差,来确定不合理属性。
该实施例中,预设数据库是包含不同的规格差以及所对应的属性在内的,方便调度与不合理属性相关的修正方案,对子配置数据进行调整。
该实施例中,数据规格是包含数据的大小、数据单位、数据距离偏移情况等,比如本应该在位置001上的电容10.1法拉,没有在位置001上体现。
该实施例中,不合理属性比如是数据偏大、偏小、单位不正确或者位置偏离。
上述技术方案的有益效果是:通过将处理配置数据输入到预设数据分析模型中进行分析,获取预设数据分析模型的第一输出数据,然后将第一输出数据划分为若干个数据段,再将同类的数据段归为一个数据类别,然后进一步根据每一数据类别的数据属性和数据量来确定数据类别的属性权重和含量权重,然后基于这两个权重得到每一数据段的可信度,组合利用可信度来修正处理配置数据,再将修正后的处理配置数据输入到数字孪生模型中进行分析,最后可以根据分析结果来侧面分析处理配置数据是否合理,提高数据处理效率,及时对不合理的数据进行修整。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (7)

1.随机行走在电容抽取中的细粒度的并行处理方法,其特征在于,该方法包括:
步骤1:生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面;
步骤2:在所述线网高斯面上进行随机采样,得到若干线网导线段;
步骤3:分别统计每个线网导线段的第一长度,并对第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路;
步骤4:确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置;
步骤5:对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值;
其中,对不同切段进行处理配置之后,还包括:
将处理配置数据与相应待处理线段输入到预设数据分析模型中,得到第一输出数据;
将所述第一输出数据进行聚类处理,得到若干个数据类别;
分别获取每一数据类别对应的数据属性,得到每一数据类别在所述第一输出数据中的属性权重;
分别获取每一数据类别对应的数据量,得到每一数据类别在所述第一输出数据中的含量权重;
基于所述属性权重和含量权重,得到所述第一输出数据中每一数据段对应的数据可信度,利用所述数据可信度修正所述处理配置数据;
当第一输出数据中含有数据可信度低于预设可信度的第一数据段时,判定所述处理配置数据不合理;
获取可信度低于预设可信度的第一数据段,并在所述第一输出数据中标记所述第一数据段的第一位置;
对所述处理配置数据进行反向分析,确定所标记的每个第一位置的第一数据段在所述处理配置数据中的第二位置,并获取所述第二位置的子配置数据;
获取所述第二位置的标准数据规格与解析所述子配置数据得到的子数据规格的规格差,在预设数据库中查找所述子配置数据的不合理属性;
基于所有不合格属性,对所述处理配置数据进行修正;
当第一输出数据中不含有数据可信度低于预设可信度的数据段时,判定所述的处理配置数据合理。
2.根据权利要求1所述的随机行走在电容抽取中的细粒度的并行处理方法,其特征在于,生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面之前,还包括:
获取电路中晶体管的特性参数,并根据晶体管的特性参数对晶体管进行分组;
根据各组中晶体管的类型以及传输至晶体管各极的信号,对各组中的晶体管进行匹配以形成多个版图组;
根据电路中晶体管之间的电连接关系、晶体管与信号线的电连接关系,对所述多个版图组中的部分晶体管进行层叠设置,并将多个版图组中的晶体管连接以形成与电路对应的完整版图。
3.根据权利要求1所述的随机行走在电容抽取中的细粒度的并行处理方法,其特征在于,生成实际电版图的线网几何包络,基于所述线网几何包络得到线网高斯面,包括:
获取实际电版图中每个导体的几何数据和位置数据;
基于所述几何数据和位置数据生成实际电版图的线网几何包络;
确定每个导体的电容;
根据所述实际电版图的线网几何包络且基于每个导体的电容,得到线网高斯面。
4.根据权利要求1所述的随机行走在电容抽取中的细粒度的并行处理方法,其特征在于,在所述线网高斯面上进行随机采样,得到若干线网导线段,包括:
将目标导体对应的高斯面按照预设规则划分为多个面积相等的面积元;
将所有面积元分配给多个工作线程;
在所述工作线程进行随机行走时,在工作线程所对应的面积元上进行随机采样,得到工作线程所对应的面积元上的采样点;
基于相邻采样点的间隔得到若干线网导线段。
5.根据权利要求1所述的随机行走在电容抽取中的细粒度的并行处理方法,其特征在于,分别统计每个线网导线段的第一长度,并对第一长度按照细粒度标准进行切段,构造得到每个切段的等效RC电路,包括:
测量每个线网导线段的第一长度并进行统计;
根据细粒度标准确定切段的参考长度,根据参考长度将第一长度进行切段,获得多个第二长度;
获取每个第二长度包含的电容和电阻参数;
基于所述电容和电阻参数构造得到每个切段的等效RC电路。
6.根据权利要求1所述的随机行走在电容抽取中的细粒度的并行处理方法,其特征在于,确定每个线网导线段中的切段数量,且结合处理器的允许最大处理数量,对不同线网导线段以及同线网导线段中的不同切段进行处理配置,包括:
统计每个线网导线段中的切段数量;
根据处理器的允许最大处理数量和每个线网导线段中的切段数量,确定对于每个线网导线段的切段处理性能指数以及不同线网导线段的线段处理性能指数;
获取不同处理性能指数对应的标准配置要求;
根据所述标准配置要求,对不同线网导线段以及同线网导线段中的不同切段进行处理配置。
7.根据权利要求1所述的随机行走在电容抽取中的细粒度的并行处理方法,其特征在于,对配置结果中包含的切段进行并行处理,获取所包含的每个等效RC电路的返回电容估计值,包括:
通过进程调度器对配置结果中包含的切段进行并行处理进程配置;
检测在并行处理进程中切段的处理状态;
若处理状态为正在处理,则继续等待直到处理状态为完成处理为止,若处理状态为完成处理,获取所包含的每个等效RC电路的返回电容估计值。
CN202311108380.6A 2023-08-31 2023-08-31 随机行走在电容抽取中的细粒度的并行处理方法 Active CN116842895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311108380.6A CN116842895B (zh) 2023-08-31 2023-08-31 随机行走在电容抽取中的细粒度的并行处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311108380.6A CN116842895B (zh) 2023-08-31 2023-08-31 随机行走在电容抽取中的细粒度的并行处理方法

Publications (2)

Publication Number Publication Date
CN116842895A CN116842895A (zh) 2023-10-03
CN116842895B true CN116842895B (zh) 2023-11-21

Family

ID=88172774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311108380.6A Active CN116842895B (zh) 2023-08-31 2023-08-31 随机行走在电容抽取中的细粒度的并行处理方法

Country Status (1)

Country Link
CN (1) CN116842895B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651047A (zh) * 2012-04-11 2012-08-29 清华大学 集成电路设计中基于随机行走的电容参数提取计算方法
CN103793557A (zh) * 2014-01-14 2014-05-14 清华大学 面向集成电路互连电容提取的线网高斯面采样方法及系统
CN105701307A (zh) * 2016-01-18 2016-06-22 武汉理工大学 基于随机行走电容提取的保证准确度的线网时延计算方法
CN114880985A (zh) * 2022-04-18 2022-08-09 杭州行芯科技有限公司 基于高斯面均匀采样的寄生电容提取方法及装置
CN116502595A (zh) * 2023-04-27 2023-07-28 清华大学 基于随机行走的电容提取方法及装置、设备、介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9594727B2 (en) * 2014-12-22 2017-03-14 Synopsys, Inc. Optimization of parasitic capacitance extraction using statistical variance reduction technique
US11314916B2 (en) * 2020-07-31 2022-04-26 International Business Machines Corporation Capacitance extraction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651047A (zh) * 2012-04-11 2012-08-29 清华大学 集成电路设计中基于随机行走的电容参数提取计算方法
CN103793557A (zh) * 2014-01-14 2014-05-14 清华大学 面向集成电路互连电容提取的线网高斯面采样方法及系统
CN105701307A (zh) * 2016-01-18 2016-06-22 武汉理工大学 基于随机行走电容提取的保证准确度的线网时延计算方法
CN114880985A (zh) * 2022-04-18 2022-08-09 杭州行芯科技有限公司 基于高斯面均匀采样的寄生电容提取方法及装置
CN116502595A (zh) * 2023-04-27 2023-07-28 清华大学 基于随机行走的电容提取方法及装置、设备、介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Deep-Learning-Driven Random Walk Method for Capacitance Extraction;Marios Visvardis;Periklis Liaskovitis;Efthymios Efstathiou;IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems;第42卷(第8期);全文 *
基于随机行走电容提取且保证准确度的线网时延计算方法;胡君;徐宁;喻文健;;计算机辅助设计与图形学学报(第01期);全文 *

Also Published As

Publication number Publication date
CN116842895A (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
WO2022266906A1 (zh) 一种集成电路的版图生成方法及装置
US6175947B1 (en) Method of extracting 3-D capacitance and inductance parasitics in sub-micron VLSI chip designs using pattern recognition and parameterization
US20130239077A1 (en) LVS Implementation for FinFET Design
CN108806472B (zh) 电子地图中的道路渲染方法、装置和处理方法、装置
US20040044511A1 (en) Circuit simulation method
CN109685092B (zh) 基于大数据的聚类方法、设备、存储介质及装置
CN111428435B (zh) 一种集成电路版图功耗优化方法及装置
CN111444188B (zh) 存量测试数据的准备方法、装置、存储介质及电子设备
CN110119772B (zh) 一种基于几何形状特征融合的三维模型分类方法
CN105990170A (zh) 晶圆良率分析方法和装置
CN110929218A (zh) 一种差异最小化随机分组方法及系统
US7243321B2 (en) IC layout physical verification method
CN116842895B (zh) 随机行走在电容抽取中的细粒度的并行处理方法
CN113709006B (zh) 一种流量确定方法、装置、存储介质及电子装置
US8352890B2 (en) Method for reading polygon data into an integrated circuit router
CN109948812A (zh) 确定故障原因的方法、装置、存储介质及电子设备
US7171641B2 (en) Voltage change reflecting delay calculation method, and voltage change reflecting delay calculation system
Mitic Improved goodness-of-fit measures
CN113420525B (zh) 一种在eda软件中建立芯片三维扩散模型的建模方法
CN111160334B (zh) 标注归属确认方法、装置和设备
CN115280374A (zh) 标注方法和装置
CN115705462A (zh) Drc测试图形生成方法、装置、电子设备及存储介质
CN107291873B (zh) 地理位置聚类方法
US7006931B2 (en) System and method for efficient analysis of transmission lines
CN116881386B (zh) 一种空间环境时空基准模型的构建方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant