CN105684413A - 一种主板结构及终端 - Google Patents

一种主板结构及终端 Download PDF

Info

Publication number
CN105684413A
CN105684413A CN201480059556.6A CN201480059556A CN105684413A CN 105684413 A CN105684413 A CN 105684413A CN 201480059556 A CN201480059556 A CN 201480059556A CN 105684413 A CN105684413 A CN 105684413A
Authority
CN
China
Prior art keywords
main board
area
component
pcb main
mainboard structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480059556.6A
Other languages
English (en)
Inventor
梁焕兵
李全力
李超
朱广耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Device Co Ltd
Original Assignee
Huawei Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Device Co Ltd filed Critical Huawei Device Co Ltd
Publication of CN105684413A publication Critical patent/CN105684413A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Telephone Set Structure (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明实施例公开了一种主板结构及终端，涉及通信领域，降低了终端的整机厚度。具体方案为：一种主板结构，包括印刷电路板PCB主板，所述PCB主板设置有至少一个镂空区；所述主板结构还包括：与所述镂空区一一对应的栅格阵列封装LGA模块；其中，所述LGA模块的第一表面的面积大于与所述LGA模块对应的镂空区的面积；所述LGA模块的第一表面包括第一区域和第二区域；第一区域与镂空区相对应，用于设置关键高器件；第二区域与PCB主板的第一表面电连接。

Description

一种主板结构及终端
技术领域
本发明涉及通信领域， 尤其涉及一种主板结构及终端。
背景技术
随着社会的不断发展， 对终端屏类产品来说， 工业设计轻薄化 已成为一个大趋势。 众所周知， 在终端屏类产品前期堆叠设计时， 会涉及一些影响产品厚度的关键高器件 （如摄像头的连接器、 耳机 等） 的布局， 且许多公司为了降低成本， 会对这些关键高器件进行 归一化处理。 而由于对关键高器件的归一化处理， 使得在一些场景 下产品的整机厚度增加， 影响用户体验。 例如， 某摄像头前期是根 据手机的堆叠设计的方式定制的， 其中， 该手机的堆叠设计允许在 印刷电路板 ( Printed circuit board , PCB ) 主板的双面进行器件的布 局， 且摄像头的连接器应设置于 PCB主板的背面。 但是， 在如图 1 所示的终端的剖面图中， 该终端在堆叠设计时为了能够降低整机厚 度， 只允许在 PCB主板 01 的第一表面 01 1 进行元器件的布局， 但 由于对摄像头 02的连接器 03进行了归一化处理， 若将摄像头 02的 连接器 03布局在第一表面 01 1 ,则连接器 03的设置有连接线缆的一 端会处于远离摄像头 02 的一侧， 这样便会由于摄像头 02 的连接线 缆过短而无法和摄像头 02进行连接， 因此摄像头 02的连接器 03只 能设置在禁止布器件的第二表面 012 ,这样会浪费如图 1 中所示的空 间 04 , 导致终端的厚度降不下来， 从而导致该终端的整机厚度达不 到理想要求， 破坏产品整体的设计效果， 降低了用户体验。
发明内容
本发明的实施例提供一种主板结构及终端， 降低了终端的整机 厚度。 为达到上述目的， 本发明的实施例釆用如下技术方案： 本发明的第一方面， 提供一种主板结构， 包括印刷电路板 PCB 主板， 所述 PCB主板设置有至少一个镂空区； 所述主板结构还包括： 与所述镂空区——对应的栅格阵列封装 LGA模块；
其中， 所述 LGA模块的第一表面包括第一区域和第二区域； 所 述第一区域与所述镂空区相对应， 用于设置关键高器件； 所述第二 区域与所述 PCB主板的第一表面电连接。
结合第一方面， 在一种可能的实现方式中，
所述第一区域设置有焊盘， 所述第一区域通过所述第一区域设 置的焊盘与至少一个所述关键高器件焊接。
结合第一方面和上述可能的实现方式， 在另一种可能的实现方 式中，
所述第二区域设置有焊盘， 所述第二区域通过所述第二区域设 置的焊盘与所述 PCB主板的第一表面焊接。
结合第一方面和上述可能的实现方式， 在另一种可能的实现方 式中，
所述 PCB主板的第一表面用于设置至少一个元器件。
结合第一方面和上述可能的实现方式， 在另一种可能的实现方 式中，
所述 PCB主板的第一表面用于设置至少一个元器件， 所述 PCB 主板的第二表面用于设置至少一个元器件， 所述 PCB主板的第二表 面与所述 PCB主板的第一表面相对。
结合第一方面和上述可能的实现方式， 在另一种可能的实现方 式中，
所述 LGA模块的第二表面用于设置至少一个元器件，所述 LGA 模块的第二表面与所述 LGA模块的第一表面相对。
结合第一方面和上述可能的实现方式， 在另一种可能的实现方 式中，
所述 LGA模块的厚度小于所述 PCB 主板的第一表面上设置的 至少一个元器件中高度最大的元器件的高度。
本发明的第二方面， 提供一种终端， 包括主板结构；
所述主板结构包括印刷电路板 PCB主板，所述 PCB主板设置有 至少一个镂空区； 所述主板结构还包括： 与所述镂空区——对应的 栅格阵列封装 LGA模块；
其中， 所述 LGA模块的第一表面包括第一区域和第二区域； 所 述第一区域与所述镂空区相对应， 用于设置关键高器件； 所述第二 区域与所述 PCB主板的第一表面电连接。
结合第二方面， 在一种可能的实现方式中， 所述终端还包括： 关键高器件；
其中， 所述关键高器件为高度大于预定阈值的元器件。
结合第二方面和上述可能的实现方式， 在另一种可能的实现方 式中，
所述关键高器件为摄像头的连接器或耳机。
本发明实施例提供一种主板结构及终端， 该主板结构包括 PCB 主板， 该 PCB主板设置有至少一个镂空区， 且该主板结构还包括与 该镂空区——对应的栅格阵列封装 （ Land Grid Array , LGA ) 模块， 其中， LGA模块通过该 LGA模块的第一表面包括的第二区域与 PCB 主板的第一表面电连接， 并通过将关键高器件连接在与镂空区相对 应的该 LGA模块的第一表面包括的第一区域上， 使得关键高器件处 于 PCB主板的镂空区， 从而降低了终端的整机厚度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下 面将对实施例或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例， 对于 本领域普通技术人员来讲， 在不付出创造性劳动性的前提下， 还可 以根据这些附图获得其他的附图。
图 1 为现有技术提供的一种终端的剖面图； 图 2为本发明实施例 1提供的一种主板结构的剖面图； 图 3为本发明实施例 1提供的一种 LGA模块的结构示意图； 图 4为本发明实施例 1提供的一种主板结构的侧视图；
图 5为本发明实施例 1提供的另一种主板结构的侧视图； 图 6为本发明实施例 1提供的又一种主板结构的侧视图； 图 7为本发明实施例 1提供的再一种主板结构的侧视图； 图 8为本发明实施例 2提供的一种终端的剖面图。
具体实施方式
下面将结合本发明实施例中的附图， 对本发明实施例中的技术 方案进行清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明 一部分实施例， 而不是全部的实施例。 基于本发明中的实施例， 本 领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。 实施例 1
本发明实施例 1提供一种如图 2所示的主板结构 10, 该主板结 构 10可以包括： PCB主板 11 , 且该 PCB主板 11设置有至少一个镂 空区 12, 该主板结构 10还可以包括与该镂空区 12 对应的 LGA 模块 13。
其中， 图 3为本发明实施例提供的 LGA模块 13的结构示意图。 如图 2和 3所示， LGA模块 13的第一表面 131 的面积大于与该 LGA 模块 13对应的镂空区 12的面积； LGA模块 13 的第一表面 131 包括 第一区域 1311和第二区域 1312;第一区域 1311与镂空区 12相对应 , 用于设置关键高器件 14; 第二区域 1312与 PCB主板 11 的第一表面 111 电连接。
其中， 如图 3 所示的 LGA模块 13 的结构示意图中， 第一区域 1311和第二区域 1312的形状可以根据 PCB主板 11设置的镂空区 12 的形状来确定， 本发明实施例在此仅是进行举例说明， 并未对第一 区域 1311和第二区域 1312的形状进行限制。
需要说明的是， 本发明实施例中所述的关键高器件 14指的是如 摄像头的连接器、 耳机等高度大于预定阈值的元器件 （该预定阈值 可以根据实际应用场景的需求来定）， 本发明实施例在此不再——列 举。
需要说明的是， 在本发明实施例提供的如图 2 所示的主板结构 10的示意图中， PCB主板 11设置的镂空区 12的位置及大小仅是本 发明实施例为了便于本领域技术人员的理解提供的示意图， 主板结 构 10 中包含的 PCB主板 11 设置的镂空区 12 的位置及大小可以根 据实际应用场景的需要进行设置， 在本发明实施例在此对主板结构 10中包含的 PCB主板 11设置的镂空区 12的位置及大小不做具体限 制。 且在本发明实施例提供的主板结构 10 中， PCB主板 11 设置的 镂空区 12的个数也可以根据实际应用场景的需求进行设置， 本发明 实施例在此对主板结构 10 包含的 PCB主板 11 设置的镂空区 12 的 个数也不做具体限制。
在本发明实施例中， 进一步可选的， 如图 3所示的 LGA模块 13 的第一表面 131 包括的第一区域 1311设置有焊盘 13110。 图 4为本 发明实施例提供的一种主板结构 10的侧视图， 如图 2-图 4所示， 第 一区域 1311 通过第一区域 1311 设置的焊盘 13110与至少一个关键 高器件 14焊接， 以使得关键高器件 14处于与 LGA模块 13对应的 镂空区 12。
其中， 本发明实施例中所述的 LGA模块 13 可以通过第一表面 131 包括的第二区域 1312与 PCB主板 11 的第一表面 111 电连接， 且关键高器件 14 与 LGA模块 13 的第一表面 131 包括的第一区域 1311 焊接， 从而关键高器件 14釆集到的数据通过第一区域 1311设 置的焊盘 13110传输到第二区域 1312设置的焊盘 13120, 进而传输 至 PCB主板 11上， 以便中央处理器对关键高器件 14釆集的到的数 据进行处理。
其中， 在本发明实施例中， 通过将关键高器件 14 焊接在 LGA 模块 13 的第一区域 1311 上， 以使得关键高器件 14处于 LGA模块 13对应的 PCB主板 11设置的镂空区 12, 从而降低产品的厚度。 例 如， PCB主板 11 的厚度为 H, 关键高器件 14 的高度为 h, PCB主 板 11 的第一表面 111上设置的至少一个元器件中高度最大的元器件 的高度为 A(且为了降低产品的厚度， 只允许在 PCB主板 11 的第一 表面 111 布局元器件， 且在一种可能的实现方式中 LGA模块 13 的 厚度小于 PCB主板 11的第一表面 111上设置的至少一个元器件中高 度最大的元器件的高度）， 则如果按照如图 1 所示的现有技术中的布 局方式， 直接将关键高器件 14焊接在 PCB主板 11 的第二表面 112 上， 此时产品的厚度为 PCB主板 11 的厚度、 关键高器件 14的高度， 以及 PCB主板 11的第一表面 111上设置的至少一个元器件中高度最 大的元器件的高度之和， 即为 H+h+A, 而若按照本发明实施例提供 的如图 2所示的布局方式， 将关键高器件 14焊接在 LGA模块 13的 第一表面 131 上， 此时产品的厚度为关键高器件 14 的高度与 PCB 主板 11的第一表面 111上设置的至少一个元器件中高度最大的元器 件的高度之和， 即为 h+A, 也就是说， 釆用本发明实施例的布局方 式， 产品降低的厚度为 H, 即 PCB主板 11 的厚度， 这样便实现了降 低终端整机厚度的目 的。
在本发明实施例中， 进一步可选的， 如图 3所示的 LGA模块 13 的第一表面 131 包括的第二区域 1312设置有焊盘 13120。 如图 2-图 4所示，第二区域 1312通过第二区域 1312设置的焊盘 13120与 PCB 主板 11 的第一表面 111焊接。
在本发明实施例中， 进一步可选的， 在本发明实施例的一种可 能的实现方式中， 参见图 5所示的本发明实施例提供的主板结构 10 的侧视图。 在图 5所示的主板结构 10的侧视图中， PCB主板 11 的 第一表面 111 用于设置至少一个元器件。 例如， 图 5 所示的主板结 构 10的侧视图中， PCB主板 11 的第一表面 111设置有元器件 151、 元器件 152、 元器件 153、 元器件 154。
其中， 在本发明实施例中， PCB主板 11 的第一表面 111可以是 元器件的布局面， 而某些产品为了降低最终产品的厚度， 只允许在
PCB主板 11 的一面进行元器件的布局， 也就是说， PCB主板 11 的 与该 PCB主板 11的第一表面 111相对的第二表面 112禁止布局器件。 且本发明提供的主板结构 10在只允许在 PCB主板 11 的一面进行元 器件的布局的应用场景中降低的产品厚度的效果最好。
在本发明实施例中， 进一步可选的， 在本发明实施例的一种可 能的实现方式中， 参见图 6所示的本发明实施例提供的主板结构 10 的侧视图。 在图 6所示的主板结构 10的侧视图中， PCB主板 11 的 第一表面 111 用于设置至少一个元器件， 例如， 图 6 所示的主板结 构 10的侧视图中， PCB主板 11 的第一表面 111设置有元器件 151、 元器件 152、 元器件 153、 元器件 154。 且 PCB主板 11 的第二表面 112也用于设置至少一个元器件， PCB主板的 11 的第二表面 112与 PCB主板 11 的第一表面 111 相对， 例如， 图 6所示的主板结构 10 的侧视图中， PCB主板 11 的第二表面 112设置有元器件 161、 元器 件 162、 元器件 163、 元器件 164、 元器件 165。
其中， 在本发明实施例中， 当 PCB主板 11允许在第一表面 111 和第二表面 112布局元器件， 且第二表面 112 上设置的至少一个元 器件中的高度最大的元器件的高度小于关键高器件 14的高度， 则釆 用本发明实施例的提供的主板结构 10仍可以降低产品的整机厚度。 例如 PCB主板 11 的厚度为 H, 关键高器件 14的高度为 h, PCB主 板 11 的第一表面 111上设置的至少一个元器件中高度最大的元器件 的高度为 A, PCB主板 11 的第二表面 112上设置的至少一个元器件 中的高度最大的元器件的高度为 B (其中， 在一种可能的实现方式 中 LGA模块 13的厚度小于 PCB主板 11的第一表面 111上设置的至 少一个元器件中高度最大的元器件的高度）， 在这种场景下， 当关键 高器件 14的高度大于第二表面 112上设置的至少一个元器件中的高 度最大的元器件的高度与 PCB 主板 11 的厚度之和时， 降低的产品 的整机厚度为 PCB主板 11 的厚度 H; 当关键高器件 14的高度小于 第二表面 112 上设置的至少一个元器件中的高度最大的元器件的高 度与 PCB 主板 11 的厚度之和时， 降低的产品的整机厚度为关键高 器件 14的高度减去 PCB主板 1 1 的第二表面 1 12上设置的至少一个 元器件中的高度最大的元器件的高度， 即为 h-B。
在本发明实施例中， 进一步可选的， 参见图 7 所示的本发明实 施例提供的主板结构 10的侧视图， LGA模块 13 的第二表面 132也 可以用于设置至少一个元器件 17 , LGA模块 13 的第二表面 132与 LGA模块 13 的第一表面 13 1相对。
在本发明实施例中， 进一步可选的， 为了尽可能的降低主板结 构 10的厚度， LGA模块 13 的厚度小于 PCB主板 1 1 的第一表面 1 1 1 上设置的至少一个元器件中高度最大的元器件的高度。
需要说明的是， 本发明实施例提供的主板结构 10可以适用于终 端屏类产品， 同样也适用于手机、 固定台、 路由器等日趋小型化设 计的产品， 本发明实施例在此不做具体限制。
本发明实施例提供的主板结构， 包括 PCB主板， 该 PCB主板设 置有至少一个镂空区， 且该主板结构还包括与该镂空区——对应的 LGA模块， 其中， LGA模块通过该 LGA模块的第一表面包括的第 二区域与 PCB主板的第一表面电连接， 并通过将关键高器件连接在 与镂空区相对应的该 LGA模块的第一表面包括的第一区域上， 使得 关键高器件处于 PCB主板的镂空区， 从而降低了终端的整机厚度。 实施例 2
本发明实施例 2提供一种终端， 如图 8所示， 该终端包括如图 2 所示的主板结构 10。
该主板结构 10 包括 PCB主板， 所述 PCB主板设置有至少一个 镂空区； 所述主板结构 10还包括： 与镂空区——对应的栅格阵列封 装 LGA模块。
其中， LGA模块的第一表面包括第一区域和第二区域； 第一区 域与镂空区相对应， 用于设置关键高器件 14 ; 第二区域与 PCB主板 的第一表面电连接。 在本发明实施例中， 进一步可选的， 所述终端还可以包括： 关 键高器件 14。其中，该关键高器件 14为高度大于预定阈值的元器件。
在本发明实施例中， 进一步可选的， 关键高器件 14为摄像头的 连接器或耳机。
例如， 如图 8所示的终端中， 关键高器件 14为摄像头 02 的连 接器（在如图 8所示的终端中关键高器件 14以板板连接器（ Board to Board , BTB ) 为例 ）。 根据图 1 和图 8 所示的终端的剖面图， 可以 明显的看出， 釆用本发明实施例所提供的主板结构 10之后， 节省了 如图 1 所示的空间 04 , 从而达到降低终端的整机厚度的目的， 提高 用户的体验。
本发明实施例提供的终端包括主板结构， 该主板结构包括 PCB 主板， 该 PCB主板设置有至少一个镂空区， 且该主板结构还包括与 该镂空区——对应的 LGA模块， 其中， LGA模块通过该 LGA模块 的第一表面包括的第二区域与 PCB主板的第一表面电连接， 并通过 将关键高器件连接在与镂空区相对应的该 LGA模块的第一表面包括 的第一区域上， 使得关键高器件处于 PCB主板的镂空区， 从而降低 了终端的整机厚度。
在本申请所提供的几个实施例中， 应该理解到， 所揭露的装置 和方法， 可以通过其它的方式实现。 例如， 以上所描述的装置实施 例仅仅是示意性的， 例如， 所述模块或单元的划分， 仅仅为一种逻 辑功能划分， 实际实现时可以有另外的划分方式， 例如多个单元或 组件可以结合或者可以集成到另一个装置， 或一些特征可以忽略， 或不执行。 另一点， 所显示或讨论的相互之间的耦合或直接耦合或 通信连接可以是通过一些接口， 装置或单元的间接耦合或通信连接， 可以是电性， 机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分 开的， 作为单元显示的部件可以是一个物理单元或多个物理单元， 即可以位于一个地方， 或者也可以分布到多个不同地方。 可以根据 实际的需要选择其中的部分或者全部单元来实现本实施例方案的目 的。
以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围 并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技 术范围内， 可轻易想到变化或替换， 都应涵盖在本发明的保护范围 之内。 因此， 本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

  1. 权 利 要 求 书
    1、 一种主板结构， 包括印刷电路板 PCB主板， 其特征在于， 所 述 PCB 主板设置有至少一个镂空区； 所述主板结构还包括： 与所述 镂空区——对应的栅格阵列封装 L G A模块；
    其中， 所述 LGA模块的第一表面包括第一区域和第二区域； 所 述第一区域与所述镂空区相对应， 用于设置关键高器件； 所述第二区 域与所述 PCB主板的第一表面电连接。
  2. 2、 根据权利要求 1所述的主板结构， 其特征在于，
    所述第一区域设置有焊盘， 所述第一区域通过所述第一区域设置 的焊盘与至少一个所述关键高器件焊接。
  3. 3、 根据权利要求 1或 2所述的主板结构， 其特征在于，
    所述第二区域设置有焊盘， 所述第二区域通过所述第二区域设置 的焊盘与所述 PCB主板的第一表面焊接。
  4. 4、 根据权利要求 1 -3 中任一项所述的主板结构， 其特征在于， 所述 PCB主板的第一表面用于设置至少一个元器件。
  5. 5、 根据权利要求 1 -3 中任一项所述的主板结构， 其特征在于， 所述 PCB 主板的第一表面用于设置至少一个元器件， 所述 PCB 主板的第二表面用于设置至少一个元器件， 所述 PCB 主板的第二表 面与所述 PCB主板的第一表面相对。
  6. 6、 根据权利要求 1 -5 中任一项所述的主板结构， 其特征在于， 所述 LGA模块的第二表面用于设置至少一个元器件， 所述 LGA 模块的第二表面与所述 L G A模块的第一表面相对。
  7. 7、 根据权利要求 1 -6中任一项所述的主板结构， 其特征在于， 所述 LGA模块的厚度小于所述 PCB主板的第一表面上设置的至 少一个元器件中高度最大的元器件的高度。
  8. 8、 一种终端， 其特征在于， 包括如权利要求 1 -7 中任一项所述 的主板结构。
  9. 9、 根据权利要求 8所述的终端， 其特征在于， 所述终端还包括： 关键高器件； 其中， 所述关键高器件为高度大于预定阈值的元器件。
  10. 10、 根据权利要求 9所述的终端， 其特征在于， 所述关键高器件为摄像头的连接器或耳机。
CN201480059556.6A 2014-01-26 2014-01-26 一种主板结构及终端 Pending CN105684413A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/071518 WO2015109584A1 (zh) 2014-01-26 2014-01-26 一种主板结构及终端

Publications (1)

Publication Number Publication Date
CN105684413A true CN105684413A (zh) 2016-06-15

Family

ID=53680686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480059556.6A Pending CN105684413A (zh) 2014-01-26 2014-01-26 一种主板结构及终端

Country Status (3)

Country Link
EP (1) EP3082330A4 (zh)
CN (1) CN105684413A (zh)
WO (1) WO2015109584A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840238A (zh) * 2017-11-29 2019-06-04 北京搜狗科技发展有限公司 一种主板和翻译机

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108289162A (zh) * 2018-01-31 2018-07-17 广东欧珀移动通信有限公司 一种电子装置、及其摄像头固定组件安装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075412A1 (en) * 2005-09-30 2007-04-05 Gavin Reid Mid-plane arrangement for components in a computer system
CN1967839A (zh) * 2005-11-17 2007-05-23 国际商业机器公司 将存储器元件贴附到相关器件的方法和堆叠结构
CN101393922A (zh) * 2008-10-30 2009-03-25 旭丽电子(广州)有限公司 镜头模组及其制程方法
EP2473012A1 (en) * 2010-12-30 2012-07-04 Research In Motion Limited Combining printed circuit boards
CN103249249A (zh) * 2012-02-08 2013-08-14 哈曼贝克自动系统股份有限公司 电路板系统
FR2952273B1 (fr) * 2009-11-03 2014-04-25 Sierra Wireless Inc Carte-mere destinee a recevoir un circuit electronique, et equipement correspondant.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063391A (ja) * 2002-07-31 2004-02-26 Mitsumi Electric Co Ltd モジュール用コネクタ
DE202004002332U1 (de) * 2004-02-11 2004-04-22 Siemens Ag Leiterplatte
CN202178416U (zh) * 2011-07-29 2012-03-28 惠州Tcl移动通信有限公司 一种手机和pcb板组件及其双sim卡连接器
CN202425201U (zh) * 2011-12-26 2012-09-05 中兴通讯股份有限公司 一种通讯模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075412A1 (en) * 2005-09-30 2007-04-05 Gavin Reid Mid-plane arrangement for components in a computer system
CN1967839A (zh) * 2005-11-17 2007-05-23 国际商业机器公司 将存储器元件贴附到相关器件的方法和堆叠结构
CN101393922A (zh) * 2008-10-30 2009-03-25 旭丽电子(广州)有限公司 镜头模组及其制程方法
FR2952273B1 (fr) * 2009-11-03 2014-04-25 Sierra Wireless Inc Carte-mere destinee a recevoir un circuit electronique, et equipement correspondant.
EP2473012A1 (en) * 2010-12-30 2012-07-04 Research In Motion Limited Combining printed circuit boards
CN103249249A (zh) * 2012-02-08 2013-08-14 哈曼贝克自动系统股份有限公司 电路板系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840238A (zh) * 2017-11-29 2019-06-04 北京搜狗科技发展有限公司 一种主板和翻译机

Also Published As

Publication number Publication date
EP3082330A1 (en) 2016-10-19
WO2015109584A1 (zh) 2015-07-30
EP3082330A4 (en) 2017-02-01

Similar Documents

Publication Publication Date Title
WO2013176954A3 (en) Optimized link training and management mechanism
CN105552521B (zh) 一种天线及包括该天线的电子终端
CN105337052A (zh) 一种移动终端的天线装置和移动终端
CN107134354A (zh) 无线充电线圈及其制作方法
CN105684413A (zh) 一种主板结构及终端
CN103378406A (zh) 天线模块及其辐射效率调整方法
WO2009007378A3 (en) Apparatus for automation of the operative functionalities of one or more loads of an environment
CN104470248A (zh) 一种优化钢网的方法
CN107797705A (zh) 终端、触控电极组件、触控电极板及触控电极板设置方法
CN201248215Y (zh) 模板布线装置
CN101983003B (zh) 电路板
CN105208769A (zh) 印刷电路板及其丝印方法
CN108617075A (zh) 电子装置及其柔性电路板组件
CN102695409A (zh) 一种用于电路板上的屏蔽罩、电路板及其电子产品
CN102469688B (zh) 用于软性电路板生产设备的贴合装置及其制造方法
CN105027518B (zh) 用于通信设备的互连系统
CN217363062U (zh) 一种单根馈线走双mimo的5g移频系统
CN205721701U (zh) 将天线设计在功能片上的电容屏结构
CN203967396U (zh) 一种屏蔽线接地装置
CN102930328A (zh) 数据卡和数据交互系统
CN206878159U (zh) 一种手机
CN103887606B (zh) 天线装置和用于形成天线装置的方法
CN205377951U (zh) 电子设备及其屏蔽框、屏蔽罩
CN202995727U (zh) 一种基于双cpu的多核处理系统
CN202425201U (zh) 一种通讯模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160615