CN105679931A - 一种异质结及其制备方法 - Google Patents
一种异质结及其制备方法 Download PDFInfo
- Publication number
- CN105679931A CN105679931A CN201610058918.0A CN201610058918A CN105679931A CN 105679931 A CN105679931 A CN 105679931A CN 201610058918 A CN201610058918 A CN 201610058918A CN 105679931 A CN105679931 A CN 105679931A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- electrode
- hetero
- junctions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明实施例公开了一种异质结,包括由半导体材料组成的第一电极层和由磁性氧化物材料组成的第二势垒层,以及在所述第一电极层和所述第二势垒层的接触面之间夹设的2-4nm厚的第一势垒层;所述第一势垒层为第一电极层中半导体材料的氧化物;所述第二势垒层的厚度为6-10nm,所述第二势垒层上还引出有第二电极;所述第一电极层为n型掺杂Si层,所述第一势垒层为SiO2-v层,所述第二势垒层为CoFe2O4-w层,其中,0.1<v<0.5,0.1<w<0.5。本发明实施例提供的异质结中,通过调节氧离子的运动,便可在异质结中同时实现电致电阻效应与磁电阻效应,在电场和磁场的调控下,异质结可处于多重电阻状态,从而进一步增加异质结在多态存储以及模拟神经网络等诸多领域的发展前景。
Description
技术领域
本发明涉及半导体材料与器件技术领域,特别是涉及一种异质结及其制备方法。
背景技术
异质结是指由不同材料构成的多层膜结构,基于异质结中的多种物理学现象,使其在光电信息等领域具有广泛的应用。其中,利用异质结的电致电阻效应和磁电阻效应等物理学现象使得异质结在信息存储领域得到了广泛的应用。
电致电阻效应是指材料的电阻可以通过外电场来调控,实现其在高阻态和低阻态之间反复转变的现象,基于电致电阻效应的阻变存储器(RRAM,ResistiveRandomAccessMemory)由于其制备简单、操作电压低以及存储密度高等优点而在新型存储领域具有很大的发展空间;磁电阻效应是指材料的电阻可以通过外磁场来调控,实现电阻随磁场的变化而发生变化的现象,基于磁电阻效应的磁传感器、磁头以及磁电阻型的随机存储器等,由于其读写速度快、耗能少以及寿命长等优点而在磁存储等领域得到了广泛的发展。
然而,随着集成化程度的进一步提高和器件尺度的进一步减小,半导体器件已经越来越接近其物理极限,基于电致电阻效应的阻变存储器和基于磁电阻效应的磁传感器等的进一步发展也越来越难。
发明内容
本发明实施例中提供了一种异质结及其制备方法,以解决现有技术中异质结只能实现电致电阻效应或磁电阻效应的一种,在存储领域受到限制的问题。
为了解决上述技术问题,本发明实施例公开了如下技术方案:
一种异质结,包括由半导体材料组成的第一电极层和由磁性氧化物材料组成的第二势垒层,以及在所述第一电极层和所述第二势垒层的接触面之间夹设的2-4nm厚的第一势垒层;所述第一势垒层为第一电极层中半导体材料的氧化物;所述第二势垒层的厚度为6-10nm,所述第二势垒层上还引出有第二电极;所述第一电极层为n型掺杂Si层,所述第一势垒层为SiO2-v层,所述第二势垒层为CoFe2O4-w层,其中,0.1<v<0.5,0.1<w<0.5。
优选的,所述第二势垒层在所述第一电极层所在的平面内的投影位于所述第一电极层之内。
优选的,所述第二电极为In电极。
优选的,异质结还包括绝缘体,所述绝缘体包覆所述第一势垒层和所述第二势垒层的全部外表面以及所述第一电极层和所述第二电极的部分外表面。
优选的,所述绝缘体为HfO绝缘体,且所述绝缘体的厚度为10-16nm。
一种异质结的制备方法,包括:
步骤S100:在由半导体材料Si组成的第一电极层上覆盖设置有第一开口的第一金属掩膜板;
步骤S200:利用脉冲激光沉积设备,在覆盖有所述第一金属掩膜板的所述第一电极层上沉积磁性氧化物CoFe2O4,形成6-8nm厚的第二势垒层CoFe2O4-w层,0.1<w<0.5,并在所述第一电极层和所述第二势垒层的接触面上生成2-4nm厚的第一势垒层SiO2-v层,0.1<v<0.5,其中沉积氛围为纯度高于99.99%的氧气,沉积压强在1.4-1.8Pa的范围内,沉积能量为300mJ,沉积时长为12-16分钟;
步骤S300:在所述第二势垒层上引出第二电极。
优选的,在步骤S200之后还包括:步骤S201:在所述第二势垒层上覆盖设置有第二开口的第二金属掩膜板,其中所述第二开口的内部设置有覆盖部,且所述覆盖部在所述第一电极层上的投影在所述第一开口的投影内,所述第一开口在所述第一电极层上的投影在所述第二开口的投影内;
步骤S202:利用脉冲激光设备,在真空度高于6×10-5Pa的真空氛围中,控制沉积能量为200mJ的条件下,在覆盖有所述第二金属掩膜板的所述第二势垒层上沉积绝缘体HfO,沉积20-32分钟,形成10-16nm厚的HfO绝缘体。
由以上技术方案可见,本发明实施例提供的异质结,设置有氧离子可在其中自由移动的第一势垒层和第二势垒层,通过调节氧离子的运动,便可在异质结中同时实现电致电阻效应与磁电阻效应,在电场和磁场的调控下,异质结可处于多重电阻状态,从而进一步增加异质结在多态存储以及模拟神经网络等诸多领域的发展前景。另外,第一势垒层采用在制备第二势垒层时控制条件自然生成的方式,不仅可简化制备工艺,还可使得第一势垒层和第二势垒层中氧离子的自由移动不受限制,更好的实现集电致电阻效应与磁电阻效应于一体。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种异质结的结构示意图;
图2为本发明实施例提供的一种异质结的制备方法流程示意图;
图3为本发明实施例提供的一种异质结的电阻随电压变化曲线的示意图;
图4为本发明实施例提供的一种异质结的电阻随磁场变化曲线的示意图;
图示说明:
1-第一电极层,2-第一势垒层,3-第二势垒层,4-第二电极,5-绝缘体。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
为了实现未来信息存储和通讯领域对器件尺寸更小、密度更高、能耗更低以及寿命更长的要求,本发明实施例提供了一种异质结,可以实现集电致电阻与磁电阻效应于一体。图1为本发明实施例提供的一种异质结的结构示意图,如图1所示,本发明实施例提供的一种异质结,包括由半导体材料组成的第一电极层1和由磁性氧化物材料组成的第二势垒层2,以及在第一电极层1和第二势垒层2的接触面之间夹设的2-4nm厚的第一势垒层2,其中,异质结的电阻主要来源于第一势垒层2,当第一势垒层2的厚度小于2nm时,异质结的电阻就会过小,从而不能具有电致阻变效应,而当第一势垒层2的厚度大于4nm时,异质结就会因为势垒层过厚,电子不能隧穿,从而不能具有磁电阻效应。
另外,第一势垒层2为第一电极层1中半导体材料的氧化物,在本发明实施例提供的异质结中,第一电极层1采用n型掺杂的Si层,第一势垒层2为SiO2-v层,第二势垒层3为CoFe2O4-w层,其中SiO2-v层为在氧氛围中制备CoFe2O4-w层时,在Si层和CoFe2O4-v层的接触面之间自然氧化形成的,当一定的条件下制备6-10nm的CoFe2O4-w层时,便会自动生成2-4nm厚的SiO2-v层,其中SiO2-v中v表示氧空位,且0.1<v<0.5,表示SiO2-v层中氧空位浓度在5%-25%之间,CoFe2O4-w层中,w表示氧空位,且0.1<w<0.5,表示CoFe2O4-w层中氧空位浓度在2.5%-12.5%之间,第一势垒层2和第二势垒层3均为含有氧空位的势垒层。其中,氧空位浓度如果高于上述范围,则导致SiO2-v层中氧空位过多,从而更接近半导体导电特性,同时CoFe2O4-w层中氧空位过多,更接近金属导电特性,因此过高的氧空位浓度会使得异质结的电阻过小,不能产生电致电阻效应和磁电阻效应;另外,氧空位浓度如果低于上述范围,则导致SiO2-v层和CoFe2O4-w层中氧空位过少,氧离子不能在其中自由移动,不能实现电致电阻效应中电场对氧离子运动的调控,因此本发明实施例提供的异质结,通过控制氧空位的含量,控制氧离子在其中的运动,从而实现及电致电阻效应与磁电阻效应于一体。
此外,第二势垒层3上还引出有第二电极4,第二电极4和第一电极层1均用于连接外部电路,方便外部电路对异质结施加电压和电流。在本发明实施例提供的异质结中,第二电极4采用电阻较小,且易于制备的In电极。
为了便于本领域的技术人员更好的理解本发明实施例提供的异质结中能够集电致电阻效应和磁电阻效应的于一体原因,下面将对其产生机理进行详细说明。
由于在缺氧的氛围中制备,制备成的第一势垒层2和第二势垒层3均为含有大量氧空位的氧化物层,因此在外加电场的作用下,氧离子可以在第一势垒层2和第二势垒层3之间自由移动,当在异质结上施加正电压(即在第二电极4上施加正电压,而在第一电极层1上施加负电压)时,氧离子会由第一势垒层2移动至第二势垒层3,从而使得第一势垒层2中氧离子的含量减少,由于第一势垒层2为第一电极层1自然氧化而来,因此第一势垒层2中氧离子含量减少,便相当于第一势垒层2发生还原反应,第一势垒层2还原为第一电极层1,从而导致第一势垒层2厚度减小,而第一电极层1厚度增加。由于异质结的电阻主要来源于第一势垒层2,故第一势垒层2厚度的减小便会而引起异质结的电阻减小,即异质结的电阻随着正电压的施加而减小;同理,当在异质结上施加负电压(即在第二电极4上施加负电压,而在第一电极层1上施加正电压)时,异质结的电阻会随着负电压的施加而增大。由此产生的便是异质结的电致电阻效应,其电阻随外加电压的变化如图3所示,图中的箭头表示电阻随电压走向的变化,其中,低阻态表示电阻较低的状态,高阻态表示电阻较高的状态,Vreset表示异质结电阻由低阻态变为高阻态时所需的电压,Vset表示异质结电阻由高阻态变为低阻态时所需的电压。由图中可以看出,本发明实施例提供的异质结具有良好的电致电阻效应,其电阻随外加电压的变化,在高阻态和和低阻态之间变化,其中电阻最大值是电阻最小值的70倍。
另外,本发明实施例提供的异质结,其磁电阻起源于第二势垒层3即CoFe2O4-w层的自旋过滤效应,由于第二势垒层3即CoFe2O4-w中不同自旋方向的势垒高度不同,其中磁场变化下的磁电阻也不相同。当调节电阻值高阻态时,氧离子聚集于第一势垒层2中,而第二势垒层3中则有大量的氧空位,大量氧空位的存在则直接增强第二势垒层3的磁性,增大势垒的自旋劈裂大小,从而增强其自旋过滤效应,并增大磁电阻的大小。其电阻随外加磁场的变化如图4所示,图中显示的是异质结的电阻随磁场的变化,由图中可以看出,本发明实施例提供的异质结具有良好的磁电阻效应,随外加磁场的变化,其电阻具有明显的双峰(电阻最小值)出现,磁电阻最大可达251%,即MR=251%,其中MR=[R(H)-R(0)]/R(0)×100%。
本发明实施例提供的异质结,基于半导体Si电极设计,更有利于与现代微电子电路进行集成,同时选用的第二势垒层CoFe2O4-w中,起源于自旋过滤效应的磁电阻比隧穿磁电阻更大,而增大的磁电阻可增强本发明实施例提供的异质结作为传感器的灵敏度。
基于上述描述,在本发明提供的一种优选实施例中,第二势垒层3在第一电极层1所在的平面内的投影位于第一电极层1内,即第一电极层1的表面除了与第二势垒层3接触、并氧化生成第一势垒层2外,还有一部分为未氧化部分,从而可以使得第一电极层1更容易和外部电路连接,而不产生较大的电阻,影响异质结的特性。
在本发明提供的另一种优选实施例中,异质结还包括绝缘体5,绝缘体5包覆第一势垒层2和第二势垒层3的全部外表面以及第一电极层1和第二电极4的部分外表面,即绝缘层将第一势垒层2和第二势垒层3与外界空气隔绝开来,防止空气中的氧气将异质结的势垒层进一步氧化,影响异质结的特性,另外,绝缘层还将第一电极层1和第二电极4分离开来,避免第一电极层1和第二电极4的短接而造成的异质结短路。其中,绝缘体5可以选取HfO绝缘体,且绝缘体5的厚度为10-16nm,当然,也可以选取其他绝缘材料,在此不做详细限定,凡是能起到上述效果的绝缘材料,均应落入本发明的保护范围之内。
针对上述异质结,在本发明实施例中还提供的一种异质结的制备方法,采用脉冲激光沉积设备,如图2所示,该方法包括以下步骤:
步骤S100:在由半导体材料组成的第一电极层1上覆盖设置有第一开口的第一金属掩膜板;其中,第一电极层1可以为半导体材料构成的衬底,也可以在其他衬底上制备一层半导体材料作为第一电极层1,且第一电极层1的厚度不小于10nm,其可以选择脉冲激光法沉积或磁控溅射仪溅射中的任何一种,在此不做详细限定。另外,第一金属掩膜板在第一电极层1平面的投影不小于第一电极层1,且第一开口在第一电极层1平面的投影落在第一电极层1内部。
步骤S200,利用脉冲激光沉积设备,在覆盖有所述第一金属掩膜板的所述第一电极层1上沉积磁性氧化物CoFe2O4,形成6-8nm厚的第二势垒层3即CoFe2O4-w层,0.1<w<0.5,并在所述第一电极层1和所述第二势垒层3的接触面上生成2-4nm厚的第一势垒层2即SiO2-v层,0.1<v<0.5,其中沉积氛围为纯度高于99.99%的氧气,沉积压强在1.4-1.8Pa的范围内,沉积能量为300mJ,沉积时长为12-16分钟;其中第一势垒层2为在氧氛围中沉积氧化物时,将第一电极层1氧化而自然生成。
其中,氧气气压需要控制在1.4-1.8Pa的范围内,如果氧分压过低,则制备的第二势垒层3和生成的第一势垒层2中将含有较少的氧离子,却含有大量氧空位,对于第一势垒层2的氧化物,其更趋近于半导体的导电特性,而对于第二势垒层3的氧化物,其趋近于金属导电特性,故不能产生异质结所需要的电阻;如果氧分压过高,则制备的第二势垒层3和生成的第一势垒层2中含有大量的氧离子,却含有较少的氧空位,氧空位的减少会阻碍氧离子的移动,从而影响电致电阻效应中电场对氧离子运动的调控,且第一势垒层2厚度过大会阻碍电子的隧穿,影响异质结的磁电阻效应。
步骤S300:在第二势垒层3上引出第二电极4;其中,第二电极4可以采用在第二势垒层3上压制金属In,从而引出导线,或用电焊的方式焊接其他导电性良好的金属,凡是能引出电极的方式均应落入本发明的保护范围。
在一种优选的实施方式中,异质结的制备方法在步骤S200之后还包括:
步骤S201:在第二势垒层3上覆盖设置有第二开口的第二金属掩膜板,其中第二开口的内部设置有覆盖部,且覆盖部在第一电极层1上的投影在第一开口的投影内,第一开口在第一电极层1上的投影在第二开口的投影内;另外,第二金属掩膜板在第一电极层1平面的投影不小于第一电极层1,且第二开口在第一电极层1平面的投影落在第一电极层1内部。
步骤S202:利用脉冲激光设备,在真空度高于6×10-5Pa的真空氛围中,控制沉积能量为200mJ的条件下,在覆盖有所述第二金属掩膜板的所述第二势垒层3上沉积绝缘体5,沉积20-32分钟,形成10-16nm厚的绝缘体5。
如此设计,便可在第一势垒层2和第二势垒层3的外表面覆盖一层绝缘层,而内部设置的覆盖部则可在第二势垒层3上留出空隙,以便引出第二电极4。绝缘层既可以保护第一势垒层2和第二势垒层3不受空气氧化,又可以隔绝开第一电极层1和第二电极4,避免短路现象。此外,绝缘层的厚度大于第一势垒层2和第二势垒层3的厚度之和。
由以上技术方案可见,本发明实施例提供的异质结设置有氧离子可在其中自由移动的第一势垒层2和第二势垒层3,通过调节氧离子的运动,便可在异质结中同时实现电致电阻效应与磁电阻效应,在电场和磁场的调控下,异质结可处于多重电阻状态,从而进一步增加异质结在多态存储以及模拟神经网络等诸多领域的发展前景。另外,第一势垒层2采用在制备第二势垒层3时控制条件自然生成的方式,不仅可简化制备工艺,还可使得第一势垒层2和第二势垒层3中氧离子的自由移动受限制,更好的实现集电致电阻效应与磁电阻效应于一体。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种异质结,其特征在于,包括由半导体材料组成的第一电极层(1)和由磁性氧化物材料组成的第二势垒层(3),以及在所述第一电极层(1)和所述第二势垒层(3)的接触面之间夹设的2-4nm厚的第一势垒层(2);
所述第一势垒层(2)为所述第一电极层(1)中半导体材料的氧化物;所述第二势垒层(3)的厚度为6-10nm,所述第二势垒层(3)上还引出有第二电极(4);
所述第一电极层(1)为n型掺杂Si层,所述第一势垒层(2)为SiO2-v层,所述第二势垒层(3)为CoFe2O4-w层,其中,0.1<v<0.5,0.1<w<0.5。
2.根据权利要求1所述的异质结,其特征在于,所述第二势垒层(3)在所述第一电极层(1)所在的平面内的投影位于所述第一电极层(1)之内。
3.根据权利要求1所述的异质结,其特征在于,所述第二电极(4)为In电极。
4.根据权利要求2所述的异质结,其特征在于,还包括绝缘体(5),所述绝缘体(5)包覆所述第一势垒层(2)和所述第二势垒层(3)的全部外表面以及所述第一电极层(1)和所述第二电极(4)的部分外表面。
5.根据权利要求4所述的异质结,其特征在于,所述绝缘体(5)为HfO绝缘体,且所述绝缘体(5)的厚度为10-16nm。
6.一种异质结的制备方法,其特征在于,包括:
步骤S100:在由半导体材料Si组成的第一电极层上覆盖设置有第一开口的第一金属掩膜板;
步骤S200:利用脉冲激光沉积设备,在覆盖有所述第一金属掩膜板的所述第一电极层上沉积磁性氧化物CoFe2O4,形成6-8nm厚的第二势垒层CoFe2O4-w层,0.1<w<0.5,并在所述第一电极层和所述第二势垒层的接触面上生成2-4nm厚的第一势垒层SiO2-v层,0.1<v<0.5,其中沉积氛围为纯度高于99.99%的氧气,沉积压强在1.4-1.8Pa的范围内,沉积能量为300mJ,沉积时长为12-16分钟;
步骤S300:在所述第二势垒层上引出第二电极。
7.根据权利要求6所述的异质结的制备方法,其特征在于,在步骤S200之后还包括:
步骤S201:在所述第二势垒层上覆盖设置有第二开口的第二金属掩膜板,其中所述第二开口的内部设置有覆盖部,且所述覆盖部在所述第一电极层上的投影在所述第一开口的投影内,所述第一开口在所述第一电极层上的投影在所述第二开口的投影内;
步骤S202:利用脉冲激光设备,在真空度高于6×10-5Pa的真空氛围中,控制沉积能量为200mJ的条件下,在覆盖有所述第二金属掩膜板的所述第二势垒层上沉积绝缘体HfO,沉积20-32分钟,形成10-16nm厚的HfO绝缘体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610058918.0A CN105679931B (zh) | 2016-01-28 | 2016-01-28 | 一种异质结及其制备方法 |
CN201711158999.2A CN107946455B (zh) | 2016-01-28 | 2016-01-28 | 一种异质结及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610058918.0A CN105679931B (zh) | 2016-01-28 | 2016-01-28 | 一种异质结及其制备方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711158999.2A Division CN107946455B (zh) | 2016-01-28 | 2016-01-28 | 一种异质结及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105679931A true CN105679931A (zh) | 2016-06-15 |
CN105679931B CN105679931B (zh) | 2018-01-02 |
Family
ID=56302771
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711158999.2A Active CN107946455B (zh) | 2016-01-28 | 2016-01-28 | 一种异质结及其制备方法 |
CN201610058918.0A Active CN105679931B (zh) | 2016-01-28 | 2016-01-28 | 一种异质结及其制备方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711158999.2A Active CN107946455B (zh) | 2016-01-28 | 2016-01-28 | 一种异质结及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN107946455B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113241369A (zh) * | 2021-04-29 | 2021-08-10 | 齐鲁工业大学 | 一种支持孤波传导的模拟神经纤维的pn微米线 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108906056A (zh) * | 2018-06-28 | 2018-11-30 | 济南大学 | 一种具有氧缺陷的反尖晶石型钴铁氧体纳米粉体制备及电催化应用 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000028742A (ko) * | 1998-10-08 | 2000-05-25 | 가타오카 마사타카 | 박막자기헤드 및 그 제조방법 |
CN101376600A (zh) * | 2008-09-26 | 2009-03-04 | 清华大学 | 一种利用导电氧化物作为缓冲层的叠层铁电/磁性多铁性磁电复合薄膜及其制备方法 |
CN102037561A (zh) * | 2008-05-22 | 2011-04-27 | 美光科技公司 | 存储器单元、存储器单元构造及存储器单元编程方法 |
CN102544366A (zh) * | 2012-02-29 | 2012-07-04 | 天津大学 | 基于钴铁氧体纳米薄膜的电阻开关及制备方法 |
-
2016
- 2016-01-28 CN CN201711158999.2A patent/CN107946455B/zh active Active
- 2016-01-28 CN CN201610058918.0A patent/CN105679931B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000028742A (ko) * | 1998-10-08 | 2000-05-25 | 가타오카 마사타카 | 박막자기헤드 및 그 제조방법 |
CN102037561A (zh) * | 2008-05-22 | 2011-04-27 | 美光科技公司 | 存储器单元、存储器单元构造及存储器单元编程方法 |
CN101376600A (zh) * | 2008-09-26 | 2009-03-04 | 清华大学 | 一种利用导电氧化物作为缓冲层的叠层铁电/磁性多铁性磁电复合薄膜及其制备方法 |
CN102544366A (zh) * | 2012-02-29 | 2012-07-04 | 天津大学 | 基于钴铁氧体纳米薄膜的电阻开关及制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113241369A (zh) * | 2021-04-29 | 2021-08-10 | 齐鲁工业大学 | 一种支持孤波传导的模拟神经纤维的pn微米线 |
CN113241369B (zh) * | 2021-04-29 | 2022-05-06 | 齐鲁工业大学 | 一种支持孤波传导的模拟神经纤维的pn微米线 |
Also Published As
Publication number | Publication date |
---|---|
CN105679931B (zh) | 2018-01-02 |
CN107946455A (zh) | 2018-04-20 |
CN107946455B (zh) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102856488B (zh) | 基于可逆电致电阻效应的逻辑器件 | |
US11563169B2 (en) | Magnetic tunnel junction element and magnetic memory | |
CN108665921A (zh) | 半导体器件 | |
CN108258115B (zh) | 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法 | |
US20090067232A1 (en) | Multiple Magneto-Resistance Devices Based on Doped Magnesium Oxide | |
CN105514260B (zh) | 自旋逻辑器件和包括其的电子设备 | |
CN110061127A (zh) | 磁隧道结的形成方法及磁阻式随机存储器 | |
CN102544359A (zh) | 忆阻器及其制作方法 | |
CN101000821B (zh) | 一种闭合形状的磁性多层膜及其制备方法和用途 | |
CN107895757A (zh) | 一种量子电导特性可控的纳米点接触 | |
CN103545339B (zh) | 一种可高速计算、大容量存储的存储单元 | |
CN105679931A (zh) | 一种异质结及其制备方法 | |
JP3566531B2 (ja) | 磁気装置 | |
Wang et al. | Memristive devices based on solution‐processed ZnO nanocrystals | |
CN105226183A (zh) | 一种阻变存储器及提高其正负向电流差的方法 | |
EP2328180A1 (en) | Tunneling magnetoresistive element, semiconductor junction element, magnetic memory and semiconductor light emitting element | |
CN111816760A (zh) | 一种磁性随机存储器磁性存储单元及其形成方法 | |
US10038140B2 (en) | ReRAM using stack of iron oxide and graphene oxide films | |
KR20170083730A (ko) | 아날로그 멤리스터 및 멤캐패시터 특성을 갖는 전자소자와 그 제조방법 | |
CN107123732B (zh) | 磁性纳米线器件、其制作方法与磁性纳米线的构筑方法 | |
CN101000822B (zh) | 一种含金属芯的闭合形状的磁性多层膜及其制法和用途 | |
KR100647332B1 (ko) | 저항 변환 물질을 포함하는 rram | |
CN102738391A (zh) | 一种可调控介质层磁性的阻变存储器 | |
CN106374040A (zh) | 一种多层阻变存储器单元及其制备方法 | |
KR102599623B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: 266071 Qiingdao University, 7 Hongkong East Road, Laoshan District, Qingdao, Shandong Patentee after: Qingdao University Address before: 266071 Ningxia Road, Laoshan District, Qingdao, Shandong Province, No. 308 Patentee before: Qingdao University |