CN105676957A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN105676957A
CN105676957A CN201511021169.6A CN201511021169A CN105676957A CN 105676957 A CN105676957 A CN 105676957A CN 201511021169 A CN201511021169 A CN 201511021169A CN 105676957 A CN105676957 A CN 105676957A
Authority
CN
China
Prior art keywords
logical device
chip
pin
integrated
door
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511021169.6A
Other languages
English (en)
Inventor
卫文斌
侯俊捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201511021169.6A priority Critical patent/CN105676957A/zh
Publication of CN105676957A publication Critical patent/CN105676957A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种电子设备，包括：主板，第一芯片，连接在所述主板上，包括：电源引脚、接地引脚和使能引脚；第一逻辑器件，集成在所述第一芯片中，用于执行第一逻辑功能；第二逻辑器件，集成在所述第一芯片中，用于执行第二逻辑功能；其中所述第一逻辑器件和所述第二逻辑器件共用所述第一芯片中的电源引脚、接地引脚、使能引脚中的一个或多个。

Description

电子设备
技术领域
本发明涉及电子技术的领域，更具体地说，涉及硬件集成的技术领域。
背景技术
在现有的笔记本电脑设计中，为了实现信号的转换，在线路设计上使用很多与门、非门、比较器、缓冲器等逻辑器件。这些逻辑器件分布在笔记本电脑主板的不同位置。
然而，现在笔记本电脑的设计趋势是轻薄化、低成本化。笔记本电脑的主板设计越来越小，笔记本电脑的主板上可供放置电子元器件的空间也相应地越来越小。由于分布在笔记本电脑主板的不同位置上的多个逻辑器件分别需要独立的封装以及单独的电源线、地线(GNDpin)和使能线，因此这些分散的逻辑器件从面积上已经制约了主板面积的进一步缩小。
发明内容
鉴于以上情形，期望提供一种新的电子设备，其中能够将一些分散的逻辑器件和功能集成起来，定制一颗集成化的芯片，从而节省面积和成本。
根据本发明的一个方面，提供了一种电子设备，包括：
主板，
第一芯片，连接在所述主板上，包括：电源引脚、接地引脚和使能引脚；
第一逻辑器件，集成在所述第一芯片中，用于执行第一逻辑功能；
第二逻辑器件，集成在所述第一芯片中，用于执行第二逻辑功能；
其中所述第一逻辑器件和所述第二逻辑器件共用所述第一芯片中的电源引脚、接地引脚、使能引脚中的一个或多个。
优选地，根据本发明实施例的电子设备可以进一步包括：
第三逻辑器件，集成在所述第一芯片中，用于执行第三逻辑功能；
第四逻辑器件，集成在所述第一芯片中，用于执行第四逻辑功能。
优选地，在根据本发明实施例的电子设备中，所述第一逻辑器件、所述第二逻辑器件、所述第三逻辑器件和所述第四逻辑器件为以下逻辑器件中的任意一种：与门、非门、比较器和缓冲器，并且其数量为一个或多个。
优选地，根据本发明实施例的电子设备可以进一步包括：
通用输入/输出引脚，集成在所述第一芯片中。
优选地，在根据本发明实施例的电子设备中，所述通用输入/输出引脚为脉宽调制通用输入/输出引脚。
优选地，在根据本发明实施例的电子设备中，所述通用输入/输出引脚为时序控制通用输入/输出引脚。
优选地，在根据本发明实施例的电子设备中，所述时序控制通用输入/输出引脚共用所述第一逻辑器件或所述第二逻辑器件中的输入引脚。
优选地，在根据本发明实施例的电子设备中，所述第一芯片中还集成脉宽调制发生器。
优选地，在根据本发明实施例的电子设备中，所述第一芯片中还集成延时器。
优选地，在根据本发明实施例的电子设备中，所述第一芯片中还集成振荡器。
在根据本发明实施例的电子设备中，通过将多个逻辑器件集成在同一个芯片中，与将多个逻辑器件分别连接在主板的不同位置的情况相比，可以节省重复的封装并且省掉一些重复的引脚，从而能够缩小设备的尺寸。另外，通过将PWMGPIO控制逻辑集成进入，可以缓解目前嵌入式控制器中GPIO引脚不够用的情况。并且，通过将多种逻辑器件集成在同一个芯片中，可以使用相同厂商、相同规格的元器件来制造逻辑器件，从而可以有效地减少元器件之间的损耗，进一步降低设备功耗，并实现多功能逻辑控制。
附图说明
图1是图示根据本发明实施例的电子设备的整体配置的功能性框图；
图2是图示根据本发明实施例的电子设备中的第一芯片的引脚排列的一种示例；以及
图3示出了根据本发明的实施例的电子设备中的第一芯片的内部功能框图。
具体实施方式
下面将参照附图对本发明的各个优选的实施方式进行描述。提供以下参照附图的描述，以帮助对由权利要求及其等价物所限定的本发明的示例实施方式的理解。其包括帮助理解的各种具体细节，但它们只能被看作是示例性的。因此，本领域技术人员将认识到，可对这里描述的实施方式进行各种改变和修改，而不脱离本发明的范围和精神。而且，为了使说明书更加清楚简洁，将省略对本领域熟知功能和构造的详细描述。
首先，将参照图1描述根据本发明实施例的电子设备的整体配置。例如，根据本发明实施例的电子设备可以是笔记本电脑。
如图1所示，电子设备100包括：主板101、第一芯片102、第一逻辑器件103和第二逻辑器件104。
其中，第一芯片102连接在所述主板101上。一般而言，第一芯片102包括：电源引脚、接地引脚和使能引脚。
第一逻辑器件103集成在所述第一芯片102中，用于执行第一逻辑功能。
第二逻辑器件104也集成在所述第一芯片102中，用于执行第二逻辑功能。
通过将第一逻辑器件103和第二逻辑器件104集成在同一个芯片102中，与将第一逻辑器件103和第二逻辑器件104分别连接在主板101的不同位置的情况相比，首先可以节省重复的封装。也就是说，当将第一逻辑器件103和第二逻辑器件104分别连接在主板101的不同位置中时，第一逻辑器件103和第二逻辑器件104均需要独立的封装。而当二者集成在同一个芯片102中时，只需要一个统一的封装即可，这对于缩小设备的体积是有利的。
此外，考虑到第一逻辑器件103和第二逻辑器件104中一些引脚的通用性，在根据本发明实施例的电子设备中，所述第一逻辑器件103和所述第二逻辑器件104可以共用所述第一芯片102中的电源引脚、接地引脚、使能引脚中的一个或多个。例如，当第一逻辑器件103和第二逻辑器件104的工作电压一致时，二者可以共用一个电源引脚。从而，可以省掉一些重复的引脚，有利于设备尺寸的进一步减小。
第一逻辑器件103和第二逻辑器件104所实现的第一逻辑功能和第二逻辑功能可以相同，也可以不同。并且，第一逻辑器件103和第二逻辑器件104的数量可以是一个，也可以是多个。
在上文中，给出了在第一芯片102中集成具有两种逻辑功能的两个逻辑器件的示例。然而，本发明并不仅限于此。在实践中，根据具体的设计需求，可以在第一芯片102中集成具有两种或两种以上逻辑功能的多个逻辑器件。并且，每一种逻辑功能的逻辑器件的数量可以是一个，也可以是多个。
例如，在电子设备100中，除了第一逻辑器件103和第二逻辑器件104之外，还可以进一步包括：第三逻辑器件(图1中未示出)，集成在所述第一芯片中，用于执行第三逻辑功能；以及第四逻辑器件(图1中未示出)，集成在所述第一芯片中，用于执行第四逻辑功能。
在电子设备100尤其是笔记本电脑中常用的逻辑器件包括：与门、或门、非门、或非门、与非门、缓冲器、比较器等。与门可以用于实现信号逻辑乘功能。非门可以用于实现信号电平反转功能。比较器可以用于实现信号比较延时输出功能。缓冲器可以用于实现信号电平转化功能。
例如，所述第一逻辑器件、所述第二逻辑器件、所述第三逻辑器件和所述第四逻辑器件为以下逻辑器件中的任意一种：与门、非门、比较器和缓冲器，并且其数量可以为一个或多个。当然，本发明并不仅限于此。任何其他种类的逻辑器件也可以类似地应用于本发明。
在实际使用中，可以根据期望实现的功能来自由地组合第一逻辑器件、第二逻辑器件、第三逻辑器件和第四逻辑器件。例如，第一芯片中可以包括一个三输入的与门、一个非门、一个比较器和一个缓冲器。
由于将多种逻辑器件集成在同一个芯片中，因此可以使用相同厂商、相同规格的元器件来制造逻辑器件，从而可以有效地减少元器件之间的损耗，进一步降低设备功耗。
此外，还可以将电子设备的主板上其他芯片上放不下的引脚集成在第一芯片中。例如，在电子设备的主板上，可以配置有一嵌入式控制器EC(EmbeddedController)。该嵌入式控制器可以负责键盘、设备充放电、电源管理、散热风扇控制、热键、触摸板等。然而，该嵌入式控制器中的通用输入/输出(GPIO，GeneralPurposeInput/Output)引脚数量有限。考虑到电子设备的主板上ECGPIO引脚不够用，因此在根据本发明的电子设备中，可以进一步将GPIO引脚集成在第一芯片中。
例如，在根据本发明实施例的电子设备中，所述通用输入/输出引脚可以为脉宽调制(PWM)通用输入/输出引脚。PWMGPIO控制逻辑可以电子设备的电源灯的状态。
或者，又如，在根据本发明实施例的电子设备中，所述通用输入/输出引脚可以为时序控制通用输入/输出引脚。
并且，更优选地，所述时序控制通用输入/输出引脚可以共用所述第一逻辑器件或所述第二逻辑器件中的输入引脚。
例如，如果时序控制为当第一信号为高且第二信号为高时，输出为高，则时序控制通用输入引脚可以共用与门的输入引脚。或者，如果时序控制为当第一信号为高时，输出为低，则时序控制通用输入引脚可以共用非门的输入引脚。当然，本发明并不仅限于此。根据具体的时序控制，可以具体地配置共用何种逻辑器件的输入引脚。
接下来，将参照图2描述根据本发明的实施例的电子设备中的第一芯片的一种具体示例。
在该示例中，第一芯片共包括14种类型的引脚。具体来讲，如图2所示，第1引脚为电源引脚，其向该芯片提供工作电压。
第2引脚、第4引脚、和第12引脚为与门输入引脚，用于接收与门的输入。第14引脚为与门输出引脚，用于提供与门的输出。在该示例中，提供了与门三个输入引脚和一个与门输出引脚，从而可以满足三个与门输入设计。
第5引脚和第10引脚为比较器输入引脚，用于接收比较器的比较输入。第3引脚为比较器输出引脚，用于提供比较输入的比较结果作为比较输出。
第7引脚为非门输入引脚，用于接收非门输入。第6引脚为非门输出引脚，用于提供非门输出。
第8引脚为接地引脚，用于将第一芯片接地。
第9引脚为缓冲器(Buffer)输入引脚，用于接收缓冲器输入。第11引脚为Buffer输出引脚，用于提供缓冲器输出。
第13引脚为PWM输出引脚。
在该示例中，此颗芯片设计了与门三个输入管脚，一个与门输出，可以满足三个与门输入设计。另外，在该芯片中，集成设计了比较器、非门、buffer等逻辑器件，通过这些逻辑器件，可以涵盖笔记本设计的许多类型。并且，在该芯片中，设计了一个PWMGPIO引脚控制，可以缓解ECGPIO引脚不足。
当然，图2中所示的具体引脚排列仅为示例，本发明并不仅限于此。本领域的技术人员可以理解，根据实际的设计需求，任何其他的引脚排列也是可能的。例如，第一芯片中也不一定包括与门、非门、比较器、缓冲器中的所有逻辑器件。或者，第一芯片也可以包括与门、非门、比较器、缓冲器之外的其他逻辑器件。
然后，将参照图3描述根据本发明的实施例的电子设备中的第一芯片的内部功能框图的一种具体示例。图3示出了根据本发明的实施例的电子设备中的第一芯片的内部功能框图。如图3所示，该芯片包括三个与门输入引脚AND_IN1、AND_IN2以及AND_IN3、与门输出引脚AND_OUT、与门、缓冲器输入引脚BUF_IN、缓冲器输出引脚BUF_OUT、缓冲器、非门输入引脚INV_IN、非门输出引脚INV_OUT、非门、比较器输出引脚ACMP_IN+以及ACMP_IN-、比较器、延时器、数模转换器、比较器输出引脚ACMP_OUT、振荡器、脉宽调制发生器以及脉宽调制输出引脚等。其中，三个与门输入引脚AND_IN1、AND_IN2以及AND_IN3，该三个与门输入引脚连接到与门输入端，并且将与门的输出连接到与门输出引脚AND_OUT。缓冲器输入引脚BUF_IN连接到缓冲器输入端，并且将缓冲器的输出连接到缓冲器输出引脚BUF_OUT。非门输入引脚INV_IN连接到非门输入端，并且将非门的输出连接到非门输出引脚INV_OUT。两个比较器输出引脚ACMP_IN+以及ACMP_IN-连接到比较器的输入端，并且将比较器的输出连接到延时器，然后经过数模转换器输出到比较器输出引脚ACMP_OUT。脉宽调制发生器连接到振荡器输入端，振荡器的输出连接到分频器，然后经过反相器输出到脉宽调制输出引脚PWM_OUT。
在本说明书中提及的各逻辑器件仅为示例，本领域的技术人员应该理解，只要遵循本发明的总的构思，即：将电子设备中原本分散的逻辑器件和功能集成起来，形成一颗集成定制化的芯片，以便减小设备尺寸，任何其他种类的逻辑器件都可以适当地应用于本发明，并取得与本发明相同的技术效果。
迄今为止，已经参照附图详细描述了根据本发明实施例的电子设备。在根据本发明实施例的电子设备中，通过将多个逻辑器件集成在同一个芯片中，与将多个逻辑器件分别连接在主板的不同位置的情况相比，可以节省重复的封装并且省掉一些重复的引脚，从而能够缩小设备的尺寸。另外，通过将PWMGPIO控制逻辑集成进入，可以缓解目前嵌入式控制器中GPIO引脚不够用的情况。并且，通过将多种逻辑器件集成在同一个芯片中，可以使用相同厂商、相同规格的元器件来制造逻辑器件，从而可以有效地减少元器件之间的损耗，进一步降低设备功耗，并实现多功能逻辑控制。
需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后，还需要说明的是，上述一系列处理不仅包括以这里所述的顺序按时间序列执行的处理，而且包括并行或分别地、而不是按时间顺序执行的处理。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的硬件平台的方式来实现，当然也可以全部通过软件来实施。基于这样的理解，本发明的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种电子设备，包括：
主板，
第一芯片，连接在所述主板上，包括：电源引脚、接地引脚和使能引脚；
第一逻辑器件，集成在所述第一芯片中，用于执行第一逻辑功能；
第二逻辑器件，集成在所述第一芯片中，用于执行第二逻辑功能；
其中所述第一逻辑器件和所述第二逻辑器件共用所述第一芯片中的电源引脚、接地引脚、使能引脚中的一个或多个。
2.根据权利要求1所述的电子设备，进一步包括：
第三逻辑器件，集成在所述第一芯片中，用于执行第三逻辑功能；
第四逻辑器件，集成在所述第一芯片中，用于执行第四逻辑功能。
3.根据权利要求2所述的电子设备，其中所述第一逻辑器件、所述第二逻辑器件、所述第三逻辑器件和所述第四逻辑器件为以下逻辑器件中的任意一种：与门、非门、比较器和缓冲器，并且其数量为一个或多个。
4.根据权利要求1所述的电子设备，进一步包括：
通用输入/输出引脚，集成在所述第一芯片中。
5.根据权利要求4所述的电子设备，其中所述通用输入/输出引脚为脉宽调制通用输入/输出引脚。
6.根据权利要求4所述的电子设备，其中所述通用输入/输出引脚为时序控制通用输入/输出引脚。
7.根据权利要求6所述的电子设备，其中时序控制通用输入/输出引脚共用所述第一逻辑器件或所述第二逻辑器件中的输入引脚。
8.根据权利要求2所述的电子设备，其中所述第一芯片中还集成脉宽调制发生器。
9.根据权利要求2所述的电子设备，其中所述第一芯片中还集成延时器。
10.根据权利要求2所述的电子设备，其中所述第一芯片中还集成振荡器。
CN201511021169.6A 2015-12-30 2015-12-30 电子设备 Pending CN105676957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511021169.6A CN105676957A (zh) 2015-12-30 2015-12-30 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511021169.6A CN105676957A (zh) 2015-12-30 2015-12-30 电子设备

Publications (1)

Publication Number Publication Date
CN105676957A true CN105676957A (zh) 2016-06-15

Family

ID=56298073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511021169.6A Pending CN105676957A (zh) 2015-12-30 2015-12-30 电子设备

Country Status (1)

Country Link
CN (1) CN105676957A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102073110A (zh) * 2009-11-23 2011-05-25 亿光电子工业股份有限公司 光耦合器
CN103312195A (zh) * 2012-03-12 2013-09-18 立锜科技股份有限公司 电源转换器的控制装置及其控制方法
CN204440909U (zh) * 2015-02-02 2015-07-01 建荣集成电路科技(珠海)有限公司 单面pcb无线音乐播放器及其主控制电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102073110A (zh) * 2009-11-23 2011-05-25 亿光电子工业股份有限公司 光耦合器
CN103312195A (zh) * 2012-03-12 2013-09-18 立锜科技股份有限公司 电源转换器的控制装置及其控制方法
CN204440909U (zh) * 2015-02-02 2015-07-01 建荣集成电路科技(珠海)有限公司 单面pcb无线音乐播放器及其主控制电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
俞雅珍: "《电子技术基础与技能》", 31 July 2010, 复旦大学出版社 *

Similar Documents

Publication Publication Date Title
US9621173B1 (en) Circuits and methods of implementing time-average-frequency direct period synthesizer on programmable logic chip and driving applications using the same
US9641166B2 (en) Bootstrapped switching circuit with fast turn-on
US10491217B2 (en) Low-power clock gate circuit
CN106130523A (zh) 用于开关晶体管驱动器的系统和方法
CN109256945A (zh) 用于提供最小on时间的pwm控制方案
CN105006961A (zh) 一种多路电源上电顺序控制电路及方法
CN107368442A (zh) 一种硬盘转接板及计算机装置
CN103885034A (zh) 一种雷达用数字信号处理装置
CN207884599U (zh) 分频电路
US8368369B2 (en) Single-bound hysteretic regulation of switched-capacitor converters
CN105471255B (zh) 分数输出电压倍增器
KR101939238B1 (ko) 신호 생성 회로와 이의 동작 방법
CN105676957A (zh) 电子设备
KR20140030717A (ko) 전자 장치, 디-커플링 커패시터 최적화 방법 및 컴퓨터 판독가능 기록매체
CN105406839B (zh) 一种电路和电子装置
CN110391745A (zh) 用于具有高效率切换的功率转换器的装置以及相关方法
CN208128214U (zh) 用于fpga的多模式por电路
CN107210066B (zh) 三维逻辑电路
CN108347244A (zh) 用于fpga的多模式por电路
Sugahara et al. High performance FPGA controller for digital control of power electronics applications
CN101483429A (zh) 一种0.5分频步长的多模可编程分频器
Abraham et al. Reconfigurable highly efficient CMOS‐based dual input variable output switched capacitor converter for low power applications
CN103312195B (zh) 电源转换器的控制装置及其控制方法
CN208460003U (zh) I2c从地址生成装置及芯片
CN113994581A (zh) 三电平降压调节器的连接端子图案及布局

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160615