CN113994581A - 三电平降压调节器的连接端子图案及布局 - Google Patents

三电平降压调节器的连接端子图案及布局 Download PDF

Info

Publication number
CN113994581A
CN113994581A CN202080044755.5A CN202080044755A CN113994581A CN 113994581 A CN113994581 A CN 113994581A CN 202080044755 A CN202080044755 A CN 202080044755A CN 113994581 A CN113994581 A CN 113994581A
Authority
CN
China
Prior art keywords
terminal
package
connection terminal
pattern
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080044755.5A
Other languages
English (en)
Inventor
俞成越
刘振宁
郭国勇
陈吉伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN113994581A publication Critical patent/CN113994581A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Abstract

本申请总体涉及针对三电平降压调节器的连接端子图案和布局。一个示例电子模块总体包括衬底，设置在衬底上并且包括三电平降压调节器的晶体管的集成电路(IC)封装(502)，设置在衬底上的三电平降压调节器的电容元件(202)，以及设置在衬底上的三电平降压调节器的电感元件(204)。电容元件和电感元件被设置为与IC封装的不同侧邻近。

Description

三电平降压调节器的连接端子图案及布局
相关申请的交叉引用
本专利申请要求2019年6月18日提交的题为“CONNECTION TERMINAL PATTERN ANDLAYOUT FOR THREE-LEVEL BUCK REGULATOR”的美国非临时申请号16/444,844的优先权，其被转让给本申请的受让人，并通过引用明确地并入本文。
技术领域
本公开的某些方面总体涉及电子电路，更具体地，涉及三电平降压调节器的连接端子图案和布局。
背景技术
电压调节器理想地提供所需的直流(DC)输出电压，而不考虑负载电流或输入电压的改变。电压调节器，也称为功率转换器，可以分类为线性调节器或开关调节器。虽然线性调节器往往小巧且紧凑，但许多应用可能受益于开关调节器的效率提高。开关调节器可以由开关模式电源(SMPS)实现，诸如降压转换器、升压转换器或电荷泵转换器。
功率管理集成电路(功率管理IC或PMIC)用于管理主机系统的功率需求。PMIC可用于电池操作设备，诸如移动电话、平板电脑、膝上型计算机、可穿戴设备等，以控制设备中的功率流动和方向。PMIC可以执行设备的各种功能，诸如DC到DC转换、电池充电、功率源选择、电压缩放、功率排序等。
发明内容
本公开的某些方面总体涉及电子电路，更具体地，涉及三电平降压调节器的连接端子图案和布局。
本公开的某些方面提供了一种电子模块。所述电子模块一般包括：衬底；设置在所述衬底上并且包括三电平降压调节器的晶体管的集成电路(IC)封装；设置在所述衬底上的所述三电平降压调节器的电容元件；以及设置在所述衬底上的所述三电平降压调节器的电感元件，所述电容元件和所述电感元件被设置为与所述IC封装的不同侧邻近。
本公开的某些方面提供了一种IC封装。所述IC封装一般包括至少一个第一连接端子，用于耦合到三电平降压调节器的电容元件的第一端子，所述至少一个第一连接端子被定位在所述IC封装的端子图案的第一侧；至少一个第二连接端子，其耦合到所述三电平降压调节器的开关节点，所述至少一个第二连接端子被定位在所述端子图案的第二侧；至少一个第三连接端子，用于耦合到所述电容元件的第二端子，所述至少一个第三连接端子被定位在所述端子图案的所述第一侧；以及IC，包括：耦合在输入电压(VIN)节点和所述至少一个第一连接端子之间的第一晶体管；耦合在所述至少一个第一连接端子和所述至少一个第二连接端子之间的第二晶体管；耦合在所述至少一个第二连接端子和所述至少一个第三连接端子之间的第三晶体管；以及耦合在所述至少一个第三连接端子和所述三电平降压调节器的参考电位节点之间的第四晶体管。
本公开的某些方面提供了一种电压调节方法。所述方法一般包括：经由三电平降压调节器的多个晶体管，选择性地耦合在开关节点与电压轨或参考电位节点之间的电容元件，所述多个晶体管集成在衬底上的IC封装中；以及在所述三电平降压调节器的输出节点处生成输出电压，所述三电平降压调节器具有耦合在所述开关节点与所述输出节点之间的电感元件，所述电容元件和所述电感元件在所述衬底的同一层上邻近所述IC封装的不同侧设置。
附图说明
为了能够详细地理解本公开的上述特征的方式，可以通过参考各方面来进行更具体的描述(上面对其进行了简要概述)，其中一些方面在所附附图中示出。然而，应当注意，所附附图仅示出了本公开的某些典型方面，因此不应被认为是对其范围的限制，因为本说明书可以承认其他同等有效的方面。
图1示出了其中可以实现本公开的各方面的示例设备。
图2是根据本公开的某些方面的示例三电平降压调节器的示意图。
图3A至图3D示出了根据本公开的某些方面，对于调节器的各个操作阶段具有小于0.5的占空比的示例三电平降压调节器的开关的配置。
图4A至图4D示出了根据本公开的某些方面、对于各个操作阶段具有大于0.5的占空比的示例三电平降压调节器的开关的配置。
图5示出了根据本公开的某些方面，耦合到电容元件和电感元件的集成电路(IC)封装的示例连接端子图案。
图6是示出根据本公开的某些方面的电压调节的示例操作的流程图。
具体实施方式
本公开的某些方面总体指向实现三电平降压调节器的集成电路(IC)封装的端子图案(例如，球状栅格阵列(BGA)图案)。某些方面还提供了与本文描述的端子图案所允许的与IC封装的不同侧邻近的电容和电感元件的布局。
下面参照附图更全面地描述本公开的各个方面。然而，本公开可以以许多不同的形式实施，并且不应被解释为限于贯穿本公开呈现的任何特定结构或功能。相反，提供这些方面使得本公开将是全面且完整的，并且将向本领域技术人员充分传达本公开的范围。基于本文的教导，本领域技术人员应当理解，本公开的范围旨在涵盖本文所公开的本公开的任何方面，无论是独立于本公开的任何其他方面实现还是与本公开的任何其他方面结合实现。例如，可以使用本文陈述的任何数量的方面来实现装置或实践方法。此外，本公开的范围旨在涵盖这样的装置或方法，即其除了本文陈述的本公开的各个方面之外还使用其他结构、功能或结构和功能来实践，或者其使用不同于本文陈述的本公开的各个方面的其他结构、功能或结构和功能来实践。应当理解，本文所公开的本公开的任何方面可以通过权利要求中的一个或多个元件来实施。
本文使用的词语“示例性”意为“作为示例、实例或说明”。本文描述为“示例性”的任何方面不一定被解释为优于其他方面或相对于其他方面有优势。
如本文所使用的，动词“连接”的各种时态中的术语“与…连接”可以意为元件A直接连接到元件B，或者其他元件可以连接在元件A和B之间(即，元件A间接与元件B连接)。在电气组件的情况下，本文也可以使用术语“与…连接”来表示导线、迹线或其他导电材料用于电连接元件A和B(以及它们之间电连接的任何组件)。
示例设备
图1示出了其中可以实现本公开的各方面的示例设备100。例如，设备100可以是电池操作的便携式设备，诸如蜂窝电话、个人数字助理(PDA)、手持设备、无线设备、膝上型计算机、平板电脑、智能手机等。
设备100可以包括控制设备100的操作的处理器104。处理器104也可以被称为中央处理单元(CPU)。可以包括只读存储器(ROM)和随机存取存储器(RAM)的存储器106，向处理器104提供指令和数据。存储器106的一部分还可以包括非易失性随机存取存储器(NVRAM)。处理器104通常基于存储在存储器106内的程序指令执行逻辑和算术运算。
在某些方面，设备100还可以包括外壳108，外壳108可以包括传输器110和接收器112，以允许在设备100和远程位置之间发送和接收数据。对于某些方面，传输器110和接收器112可以组合成收发器114。一个或多个天线116可以附接或以其他方式耦合到外壳108，并电连接到收发器114。设备100还可以包括(未示出)多个传输器、多个接收器和/或多个收发器。
设备100还可以包括信号检测器118，信号检测器118可以用于检测和量化由收发器114接收的信号电平。信号检测器118可以检测诸如总能量、每符号每副载波的能量和功率谱密度等信号参数。设备100还可以包括用于处理信号的数字信号处理器(DSP)120。
设备100还可以包括用于为设备100的各种组件供电的电池122。设备100还可以包括功率管理集成电路(功率管理IC或PMIC)124，用于管理从电池到设备100的各种组件的功率。PMIC 124可以执行设备的各种功能，诸如DC到DC转换、电池充电、功率源选择、电压缩放、功率排序等。在某些方面，PMIC 124可以包括电源电路125，诸如本文更详细描述的三电平降压调节器。设备100的各种组件可以通过总线系统126耦合在一起，除了数据总线之外，总线系统126还可以包括功率总线、控制信号总线和/或状态信号总线。
三电平降压调节器的示例连接端子图案和布局
本公开的某些方面总体涉及实现三电平降压调节器的集成电路(IC)封装的端子图案(例如，球状栅格阵列(BGA)图案)。某些方面还提供了与本文描述的端子图案所允许的与IC封装的不同侧邻近的电容和电感元件的布局。三电平降压调节器一般是指使用飞行电容元件(CFLY)实现的直流(DC)到DC调节器，其经由开关选择性地耦合在电感元件与输入电压源或参考电位节点(例如，电接地)之间，从而与传统的降压转换器实现方式相比，允许具有改进功率效率的电压调节。
图2是根据本公开的某些方面的示例三电平降压调节器200的示意图。三电平降压调节器200可以包括CFLY 202，其中CFLY 202的第一端子耦合到CFLY高(CFH)节点208，而CFLY 202的第二端子耦合到三电平降压调节器200的CFLY低(CFL)节点210。如图所示，三电平降压调节器200可以包括耦合在输入电压(VIN)节点和CFH节点208之间的开关M1，以及耦合在CFH节点208和开关(SW)节点220之间的开关M2。如图所示，三电平降压调节器200还可以包括耦合在SW节点220和CFL节点210之间的开关M3，以及耦合在CFL节点210和参考电位节点(例如，电接地)之间的开关M4。在某些方面，开关M1、M2、M3和M4可以使用场效应晶体管(FET)来实现。
取决于三电平降压调节器200的操作条件(即，相位)，三电平降压调节器200的SW节点220处的电压可以是三个电压电位之一。例如，取决于三电平降压调节器200的占空比，SW节点220处的电压(本文也称为“VSW”)可以是VIN、输入电压的一半(VIN/2)或参考电位(例如，电接地)。占空比是指输出节点230处的输出电压(VOUT)与VIN的比。如图所示，输出节点230可以耦合到负载250和负载电容元件(Cload)206。当三电平降压调节器200的占空比小于0.5时，VSW可以在VIN/2和参考电位之间交替，如参考图3A至图3D更详细地描述的。当三电平降压调节器200的占空比大于0.5时，VSW可以在VIN和VIN/2之间交替，如参考图4A至图4D更详细地描述的。
图3A至图3D示出了根据本公开的某些方面的、当对于调节器的不同操作阶段占空比小于0.5时、示例三电平降压调节器200的开关的配置。如图3A中所示，在时间t0和t1之间的第一时段期间，开关M1、M3闭合，开关M2、M4断开，从而对CFLY 202和电感元件204(具有电感L)充电。因此，开关节点220处的电压(VSW)可以等于VIN减去VC(例如，VIN/2)，其中VC是跨CFLY 202的电压。
如图3B所示，在时间t1和t2之间的第二时段期间，开关M3、M4可以闭合，而开关M1、M2可以断开，从而使电感元件204放电。因此，在时间t1和t2之间的时段期间，VSW可以处于参考电位(例如，电接地)。
如图3C所示，在时间t2和t3之间的第三时段期间，开关M2、M4可以闭合，开关M1、M3可以断开，从而在对电感元件204充电的同时使CFLY 202放电。因此，在时间t2和t3之间的第三时段期间，VSW可以处于VC。
如图3D所示，在时间t3和t4之间的第四时段期间，开关M3、M4可以闭合，开关M1、M2可以断开，从而使电感元件204放电。因此，VSW可以处于参考电位，类似于第二周期。当占空比小于0.5时，可以调整第一周期和第三周期的持续时间以调节输出电压VOUT。在第四周期之后，降压调节器可以返回到第一周期以重复不同的操作阶段。
图4A至图4D示出了根据本公开的某些方面、当对于调节器的不同操作阶段占空比大于0.5时、示例三电平降压调节器200的开关的配置。如图4A所示，在时间t0和t1之间的第一时段期间，开关M1、M2闭合，开关M3、M4断开。因此，VSW可以等于VIN，从而对电感元件204充电。
如图4B所示，在时间t1和t2之间的第二时段期间，开关M1、M3可以闭合，开关M2、M4可以断开。因此，在时间t1和t2之间的第二时段期间，VSW可以处于VIN减去VC(例如，VIN/2)，从而使电感元件204放电。
如图4C所示，在时间t2和t3之间的第三时段期间，开关M1、M2可以闭合，开关M3、M4可以断开，类似于第一时段。因此，在时间t2和t3之间的第三时段期间，VSW可以处于VIN，从而对电感元件204充电。
如图4D所示，在时间t3和t4之间的第四时段期间，开关M2、M4可以闭合，开关M1、M3可以断开。因此，VSW可以处于VC(例如，VIN/2)，从而使电感元件204放电。当占空比大于0.5时，可以调整第一和第三周期的持续时间以调节输出电压VOUT。在第四周期之后，降压调节器可以返回到第一周期以重复不同的操作阶段。
在某些方面，如图2所示，三电平降压调节器200还可以包括与电感元件204并联耦合的模式转换FET(MTF)270。MTF 270可以被操作为开关，当该开关闭合时，使电感元件204短路，从而将三电平降压调节器200配置为与电感元件204短路不同的操作模式。如图所示，MTF 270的端子(例如，漏极)短路到SW节点220。然而，MTF 270可以但不需要被定位在电感元件204的旁边。例如，如本文更详细地描述的，MTF 270可以集成在IC(例如，PMIC 124)中，而电感元件204可以邻近IC设置。作为另一示例，MTF 270可以被定位在远离电感元件204的位置。
在某些方面，开关M1、M2、M3、M4可以集成在IC(例如PMIC124)中。在一些情况下，CFLY 202和电感元件204可以放置在与IC邻近的同一侧，并且在其上设置IC的衬底590(例如，印刷电路板(PCB))的同一层上。在这种情况下，可以仅将CFLY 202和电感元件204之一放置为与IC直接邻近。例如，IC和电感元件204可以设置为与CFLY的相对侧邻近，从而导致从IC的SW节点220到电感元件204的迹线相对较长，并且增加了布线电阻和寄生现象。在其他情况下，CFLY 202和电感元件204可以设置在IC设置在其上的衬底590的不同层上。由于SW节点220处的信号是高频信号，因此SW节点220可以将高频噪声耦合到其他电路组件上。因此，将SW节点220布线到另一层可能增加由SW节点220导致的噪声耦合。本公开的某些方面指向一种IC(例如，PMIC 124)的连接端子的分配图案，该分配图案允许将CFLY 202和电感元件204放置在邻近IC的不同侧，与传统实现方式相比，以允许降低布线电阻、寄生现象和噪声耦合。与传统实现方式相比，分配图案还可以实现将CFLY 202和电感元件204放置在同一层上，以降低噪声耦合。
图5示出了根据本公开的某些方面的IC封装502的示例连接端子图案(例如，BGA图案)，示例连接端子图案耦合到CFLY 202和电感元件204。标记为“CFH”的连接端子(例如，BGA的球)被连接(或者至少被分配用于连接)到参照图2描述的CFH节点208。标记为“CFL”的连接端子被连接(或者至少被指定用于连接)到参照图2描述的CFL节点210。标记为“SW”的连接端子被连接(或者至少被分配用于连接)到参照图2描述的SW节点220。标记为“MTF”的连接端子被连接(或者至少被分配用于连接)到参照图2描述的MTF 270的漏极。
如图所示，CFLY 202和电感元件204被放置在IC封装502的不同侧530、532上，从而允许从IC封装502到CFLY 202和电感元件204的布线相对较短。例如，迹线510将与SW节点(标记为“SW”)相关联的IC封装502的连接端子(例如，BGA的球540)耦合到设置在IC封装502的左侧530上的电感元件204。此外，迹线512可以将CFH节点208的连接端子(标记为“CFH”)耦合到CFLY 202的第一端子，并且迹线514可以将CFL节点210的连接端子(标记为“CFL”)耦合到CFLY 202的第二端子，如图所示。在某些方面，迹线510、512和514可以全部设置并完整布线在衬底590的同一层上。在其他方面，CFLY 202或电感元件204中的至少一个可以设置在与IC封装502不同的层上。例如，IC封装502和电感元件204可以设置在衬底590的相对侧上。在这种情况下，与SW节点相关联的IC封装502的连接端子可以通过衬底590的一个或多个过孔电耦合到电感元件204。
IC封装502的端子图案可以包括将被定位在IC封装502的一侧530的边缘处的一个或多个球(例如，球540)分配给SW节点220，从而允许将SW节点220耦合到电感元件204，在侧530处，电感元件204位于IC旁边。此外，IC封装502的连接端子图案可以包括将被定位在IC封装的另一侧532的边缘处的一个或多个球(例如，球542)分配给CFH节点208，从而允许将CFH节点208耦合到CFH 202的第一端子。IC封装502的连接端子图案还可以包括将被定位在IC封装的同一侧(例如，侧532)的边缘处的一个或多个球(例如，球544)分配给CFL节点210，从而允许将CFL节点210耦合到CFLY 202的第二端子。
如本文所使用的，如果连接端子可以被布线到与IC封装邻近的组件而不经过活动连接端子，则连接端子被认为被定位在IC封装的端子图案的一侧。活动连接端子是分配给IC封装中的电路节点的任何连接端子。如本文所使用的，端子图案的一侧的边缘是指端子图案的最外面的行或列之一。如本文所使用的，最外边缘是指端子图案的周界处的行或列。
参照图5描述的连接端子图案允许CFLY 202和电感元件204与IC封装502的不同侧530、532邻近放置。因此，与在IC封装502的同一侧上具有CFLY 202和电感元件204两者相比，用于将SW节点220耦合到电感元件204和/或CFL和CFH节点208、210到CFLY202的迹线可以更短，从而降低了布线电阻和寄生现象。此外，连接端子图案允许将CFLY 202和电感元件204放置在衬底590与IC封装502相同的层上。因此，可以在没有用于连接到不同层的过孔的情况下实现CFLY 202和电感元件204到IC封装502的各个球的连接，从而降低了其他组件的噪声耦合。
虽然本文提供的示例描述了使用BGA型IC封装来布线迹线的图案以便于理解，但是本文描述的技术可以应用于任何类型的IC封装，诸如管脚栅格阵列(PGA)或陆地栅格阵列(LGA)。例如，使用LGA，可以将IC封装的第一侧上的管脚分配给CFH和CFL节点，并且可以将IC封装的第二侧上的一个或多个管脚分配给SW节点，从而允许相对较短的迹线以降低本文描述的布线电阻和寄生现象。
图6是示出根据本公开的某些方面的用于电压调节的示例操作600的流程图。操作600可以由三电平降压调节器(诸如本文描述的三电平降压调节器200)来执行。
在框602，操作600开始于三电平降压调节器经由三电平降压调节器的多个晶体管(例如，开关M1、M2、M3和M4)选择性地耦合在开关节点(例如，SW节点220)和电压轨(例如，VIN)或参考电位节点之间的电容元件(例如，CFLY 202)，该开关节点耦合到电感元件(例如，电感元件204)。在某些方面，多个晶体管集成在设置在衬底(例如，衬底590)上的IC封装中。操作600还包括，在框604，三电平降压调节器在三电平降压调节器的输出节点(例如，输出节点230)处生成输出电压(例如，VOUT)，三电平降压调节器具有耦合在开关节点与输出节点之间的电感元件(例如，电感元件204)。电容元件和电感元件可以设置在邻近IC封装的不同侧(例如，侧530、532)。在某些方面，电容元件和电感元件可以设置在衬底的同一层上。
上述方法的各种操作可以由能够执行相应功能的任何适当部件执行。这些部件可以包括各种硬件和/或(多个)软件组件和/或(多个)模块，包括但不限于，电路、专用集成电路(ASIC)或处理器。一般地，在存在附图中所示的操作的情况下，这些操作可以具有编号相似的相应的对应部件加功能(means-plus-function)组件。
如本文所使用的，术语“确定”包括各种各样的动作。例如，“确定”可以包括计算、运算、处理、推导、调查、查找(例如，在表、数据库或另一数据结构中查找)、确认等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括解析、选择、挑选、建立等。
如本文所使用的，引用项目列表中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”意在涵盖：a、b、c、a-b、a-c、b-c和a-b-c，以及具有相同元件的倍数的任意组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或a、b和c的任何其他排序)。
结合本公开描述的各种说明性逻辑块、模块和电路可以用被设计成执行本文描述的功能的通用处理器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)或其他可编程逻辑器件(PLD)、离散门或晶体管逻辑、离散硬件组件或它们的任意组合来实现或执行。通用处理器可以是微处理器，但是备选地，处理器可以是任何商用处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、结合DSP核的一个或多个微处理器或任何其他这样的配置。
本文公开的方法包括用于实现所描述方法的一个或多个步骤或动作。在不脱离权利要求的范围的情况下，方法步骤和/或动作可以彼此互换。换言之，除非指定了步骤或动作的特定顺序，否则可以在不脱离权利要求的范围的情况下修改特定步骤和/或动作的顺序和/或使用。
所描述的功能可以以硬件、软件、固件或其任意组合来实现。如果以硬件实现，则示例硬件配置可以包括无线节点中的处理系统。该处理系统可以用总线架构来实现。取决于处理系统的具体应用和总体设计约束，总线可以包括任意数量的互连总线和网桥。总线可以将包括处理器、机器可读介质和总线接口的各种电路链接在一起。总线接口可用于经由总线将网络适配器等连接到处理系统。网络适配器可以用于实现物理层(PHY)的信号处理功能。在用户终端的情况下，用户接口(例如，键盘、显示器、鼠标、操纵杆等)也可以连接到总线。总线还可以链接各种其他电路，诸如定时源、外围设备、电压调节器、功率管理电路等，它们是本领域公知的，因此将不再进一步描述。
处理系统可以被配置为通用处理系统，其具有提供处理器功能的一个或多个微处理器和提供机器可读介质的至少一部分的外部存储器，所有这些都通过外部总线架构与其他支持电路链接在一起。备选地，处理系统可以用ASIC来实现，该ASIC具有处理器、总线接口、在接入终端的情况下的用户接口、支持电路、以及集成到单个芯片中的机器可读介质的至少一部分，或者用一个或多个FPGA、PLD、控制器、状态机、门控逻辑、离散硬件组件、或者任何其他合适的电路，或者可以执行贯穿本公开描述的各种功能的电路的任何组合来实现。本领域技术人员将认识到，如何根据特定应用和强加于整个系统的总体设计约束来最好地实现处理系统的所描述的功能。
应当理解，权利要求不限于上面所示的精确配置和组件。在不脱离权利要求的范围的情况下，可以在上述方法和装置的布置、操作和细节中进行各种修改、改变和变化。

Claims (22)

1.一种电子模块，包括：
衬底；
集成电路(IC)封装，其设置在所述衬底上并且包括三电平降压调节器的晶体管；
所述三电平降压调节器的电容元件，设置在所述衬底上；以及
所述三电平降压调节器的电感元件，设置在所述衬底上，所述电容元件和所述电感元件被设置为与所述IC封装的不同侧邻近。
2.根据权利要求1所述的电子模块，其中所述电容元件和所述电感元件被设置在所述衬底的同一层上。
3.根据权利要求1所述的电子模块，其中所述IC封装包括：
至少一个第一连接端子，经由所述衬底的第一迹线耦合到所述电容元件的第一端子；
至少一个第二连接端子，耦合到所述三电平降压调节器的开关节点，并且经由所述衬底的第二迹线耦合到所述电感元件；以及
至少一个第三连接端子，经由所述衬底的第三迹线耦合到所述电容元件的第二端子。
4.根据权利要求3所述的电子模块，其中：
所述至少一个第一连接端子位于所述IC封装的端子图案的第一侧处；
所述至少一个第二连接端子位于所述端子图案的第二侧处；以及
所述至少一个第三连接端子位于所述端子图案的所述第一侧处。
5.根据权利要求4所述的电子模块，其中：
所述IC封装包括球状栅格阵列(BGA)封装，所述端子图案包括所述BGA封装的BGA图案；
所述至少一个第一连接端子包括至少一个第一球，所述至少一个第一球位于所述BGA图案的所述第一侧的第一最外边缘处；
所述至少一个第二连接端子包括至少一个第二球，所述至少一个第二球位于所述BGA图案的所述第二侧的第二最外边缘处；以及
所述至少一个第三连接端子包括至少一个第三球，所述至少一个第三球位于所述BGA图案的所述第一侧的所述第一最外边缘处。
6.根据权利要求4所述的电子模块，其中：
所述至少一个第一连接端子是所述IC封装的第一多个端子中的一个端子，所述第一多个端子经由所述第一迹线耦合到所述电容元件的所述第一端子，所述第一多个端子中的至少另一端子位于所述端子图案的内部部分处；
所述至少一个第二连接端子是所述IC封装的第二多个端子中的一个端子，所述第二多个端子经由所述第二迹线耦合到所述电感元件，所述第二多个端子中的至少另一端子位于所述端子图案的所述内部部分处；以及
所述至少一个第三连接端子是所述IC封装的第三多个端子中的一个端子，所述第三多个端子经由所述第三迹线耦合到所述电容元件的所述第二端子，所述第三多个端子中的至少另一端子位于所述端子图案的所述内部部分处。
7.根据权利要求6所述的电子模块，其中所述第二多个端子中的所述至少另一端子，位于所述第一多个端子中的所述至少另一端子与所述第三多个端子中的所述至少另一端子之间。
8.根据权利要求6所述的电子模块，其中所述第二多个端子中的所述至少另一端子位于所述端子图案的所述第一侧处。
9.根据权利要求3所述的电子模块，其中：
所述三电平降压调节器的晶体管包括模式转换场效应晶体管(MTF)；
所述IC封装还包括耦合到所述MTF的至少一个第四连接端子；并且
所述至少一个第四连接端子经由所述衬底的所述第二迹线耦合到所述至少一个第二连接端子。
10.根据权利要求1所述的电子模块，其中所述IC封装的所述晶体管包括：
第一晶体管，耦合在输入电压(VIN)节点与所述电容元件的第一端子之间；
第二晶体管，耦合在所述电容元件的所述第一端子与所述电感元件之间；
第三晶体管，耦合在所述电感元件与所述电容元件的第二端子之间；以及
第四晶体管，耦合在所述电容元件的所述第二端子与所述三电平降压调节器的参考电位节点之间。
11.一种集成电路(IC)封装，包括：
至少一个第一连接端子，用于耦合到三电平降压调节器的电容元件的第一端子，所述至少一个第一连接端子位于所述IC封装的端子图案的第一侧处；
至少一个第二连接端子，耦合到所述三电平降压调节器的开关节点，所述至少一个第二连接端子位于所述端子图案的第二侧处；
至少一个第三连接端子，用于耦合到所述电容元件的第二端子，所述至少一个第三连接端子位于所述端子图案的所述第一侧处；以及
IC，包括：
第一晶体管，耦合在输入电压(VIN)节点和所述至少一个第一连接端子之间；
第二晶体管，耦合在所述至少一个第一连接端子与所述至少一个第二连接端子之间；
第三晶体管，耦合在所述至少一个第二连接端子与所述至少一个第三连接端子之间；以及
第四晶体管，耦合在所述至少一个第三连接端子与所述三电平降压调节器的参考电位节点之间。
12.根据权利要求11所述的IC封装，其中：
所述至少一个第一连接端子位于所述IC封装的所述端子图案的所述第一侧的第一边缘处；
所述至少一个第二连接端子位于所述端子图案的所述第二侧的第二边缘处；以及
所述至少一个第三连接端子位于所述端子图案的所述第一侧的所述第一边缘处。
13.根据权利要求11所述的IC封装，其中：
所述IC封装包括球状栅格阵列(BGA)封装，所述端子图案包括所述BGA封装的BGA图案；
所述至少一个第一连接端子包括至少一个第一球，所述至少一个第一球位于所述BGA图案的所述第一侧的第一最外边缘处；
所述至少一个第二连接端子包括至少一个第二球，所述至少一个第二球设置在所述BGA图案的所述第二侧的第二最外边缘处；以及
所述至少一个第三连接端子包括至少一个第三球，所述至少一个第三球设置在所述BGA图案的所述第一侧的所述第一最外边缘处。
14.根据权利要求11所述的IC封装，其中：
所述至少一个第一连接端子是所述IC封装的第一多个连接端子中的一个连接端子，所述第一多个连接端子用于耦合到所述电容元件的所述第一端子，所述第一多个连接端子中的至少另一连接端子位于所述端子图案的内部部分处；
所述至少一个第二连接端子是所述IC封装的第二多个连接端子中的一个连接端子，所述第二多个连接端子耦合到所述开关节点，所述第二多个连接端子中的至少另一连接端子位于所述端子图案的所述内部部分处；以及
所述至少一个第三连接端子是所述IC封装的第三多个连接端子中的一个连接端子，所述第三多个连接端子用于耦合到所述电容元件的所述第二端子，所述第三多个连接端子中的至少另一连接端子位于所述端子图案的所述内部部分处。
15.根据权利要求14所述的IC封装，其中所述第二多个连接端子中的所述至少另一连接端子，位于所述第一多个连接端子中的所述至少另一连接端子与所述第三多个连接端子中的所述至少另一连接端子之间。
16.根据权利要求14所述的IC封装，其中所述第二多个连接端子中的所述至少另一个连接端子位于所述端子图案的所述第一侧处。
17.根据权利要求11所述的IC封装，其中所述IC包括模式转换场效应晶体管MTF，并且其中所述IC封装还包括耦合到所述MTF的至少一个第四连接端子。
18.一种用于电压调节的方法，包括：
经由三电平降压调节器的多个晶体管，选择性地耦合在开关节点与电压轨或参考电位节点之间的电容元件，所述多个晶体管被集成在衬底上的集成电路(IC)封装中；以及
在所述三电平降压调节器的输出节点处生成输出电压，所述三电平降压调节器具有耦合在所述开关节点与所述输出节点之间的电感元件，所述电容元件和所述电感元件被设置为与在所述衬底的同一层上的所述IC封装的不同侧邻近。
19.根据权利要求18所述的方法，其中所述电容元件和所述电感元件被设置在所述衬底的同一层上。
20.根据权利要求18所述的方法，其中所述IC封装包括：
至少一个第一连接端子，经由所述衬底的第一迹线耦合到所述电容元件的第一端子；
至少一个第二连接端子，耦合到所述三电平降压调节器的所述开关节点，并且经由所述衬底的第二迹线耦合到所述电感元件；以及
至少一个第三连接端子，经由所述衬底的第三迹线耦合到所述电容元件的第二端子。
21.根据权利要求20所述的方法，其中：
所述至少一个第一连接端子位于所述IC封装的端子图案的第一侧处；
所述至少一个第二连接端子位于所述端子图案的第二侧处，所述端子图案的所述第二侧与所述端子图案的第一侧不同；以及
所述至少一个第三连接端子位于所述端子图案的所述第一侧处。
22.根据权利要求21所述的方法，其中：
所述IC封装包括球状栅格阵列(BGA)封装，所述端子图案包括所述BGA封装的BGA图案；
所述至少一个第一连接端子包括至少一个第一球，所述至少一个第一球位于所述BGA图案的所述第一侧处；
所述至少一个第二连接端子包括至少一个第二球，所述至少一个第二球位于所述BGA图案的所述第二侧处；以及
所述至少一个第三连接端子包括至少一个第三球，所述至少一个第三球位于所述BGA图案的所述第一侧处。
CN202080044755.5A 2019-06-18 2020-05-15 三电平降压调节器的连接端子图案及布局 Pending CN113994581A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/444,844 US11601051B2 (en) 2019-06-18 2019-06-18 Connection terminal pattern and layout for three-level buck regulator
US16/444,844 2019-06-18
PCT/US2020/033088 WO2020256866A1 (en) 2019-06-18 2020-05-15 Connection terminal pattern and layout for three-level buck regulator

Publications (1)

Publication Number Publication Date
CN113994581A true CN113994581A (zh) 2022-01-28

Family

ID=70978608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080044755.5A Pending CN113994581A (zh) 2019-06-18 2020-05-15 三电平降压调节器的连接端子图案及布局

Country Status (4)

Country Link
US (1) US11601051B2 (zh)
EP (1) EP3987641A1 (zh)
CN (1) CN113994581A (zh)
WO (1) WO2020256866A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230130646A (ko) * 2021-01-19 2023-09-12 퀄컴 인코포레이티드 멀티-셀-인-시리즈 배터리 충전을 위한 멀티-출력 스위치드모드 전력 공급부

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2587648A1 (en) * 2011-10-28 2013-05-01 ST-Ericsson SA Charge pump circuit
EP2984743B1 (en) * 2013-04-11 2019-11-06 Lion Semiconductor Inc. Apparatus, systems, and methods for providing a hybrid voltage regulator
WO2015120023A1 (en) * 2014-02-04 2015-08-13 The Trustees Of Dartmouth College System and method for reducing power loss in switched-capacitor power converters
JP6434274B2 (ja) * 2014-10-27 2018-12-05 ローム株式会社 半導体装置
US20160190921A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Selectable-mode voltage regulator topology
KR102452492B1 (ko) * 2015-05-06 2022-10-07 삼성전자주식회사 전압 컨버터 및 이를 포함하는 전력 관리 장치
US9595871B1 (en) * 2015-12-21 2017-03-14 Texas Instruments Deutschland Gmbh High efficiency inductive capacitive DC-DC converter
US9933842B2 (en) * 2016-04-15 2018-04-03 Emerson Climate Technologies, Inc. Microcontroller architecture for power factor correction converter
CN109565240B (zh) * 2016-07-15 2021-02-09 凌力尔特科技有限责任公司 用于控制开关电容器转换器的预平衡电路和方法
US10651735B2 (en) * 2017-02-06 2020-05-12 Futurewei Technologies, Inc. Series stacked DC-DC converter with serially connected DC power sources and capacitors
US10734898B1 (en) * 2017-06-27 2020-08-04 Maxim Integrated Products, Inc. Multi-level switching power converters including bypass transistors and associated methods
US10014778B1 (en) * 2018-01-12 2018-07-03 BravoTek Electronics Co., Ltd. SIBO buck-boost converter and control method thereof

Also Published As

Publication number Publication date
WO2020256866A1 (en) 2020-12-24
US11601051B2 (en) 2023-03-07
US20200403514A1 (en) 2020-12-24
EP3987641A1 (en) 2022-04-27

Similar Documents

Publication Publication Date Title
US11557962B2 (en) Chip embedded power converters
Jiang et al. Digital 2-/3-phase switched-capacitor converter with ripple reduction and efficiency improvement
CN110383661B (zh) 芯片嵌入式电源转换器
Andersen et al. A 10 W on-chip switched capacitor voltage regulator with feedforward regulation capability for granular microprocessor power delivery
Van Breussegem et al. CMOS integrated capacitive DC-DC converters
KR102456266B1 (ko) 재구성 가능한 전력 조정기
EP1662646B1 (en) Low voltage logic operation using higher voltage supply levels
US6600296B2 (en) Method and semiconductor die with multiple phase power converter
US10447166B2 (en) Power module
Ahn et al. A multiphase buck converter with a rotating phase-shedding scheme for efficient light-load control
US8190932B2 (en) Power supply converting circuit
US20130169310A1 (en) Testing circuit for dc-dc converter
CN106896855A (zh) 动态电容器调制电压调节器
Jiang et al. A multiphase switched-capacitor converter for fully integrated AMLED microdisplay system
Pillonnet et al. Dual-input switched capacitor converter suitable for wide voltage gain range
US10181788B2 (en) Rational conversion ratio converter
US8368369B2 (en) Single-bound hysteretic regulation of switched-capacitor converters
CN113994581A (zh) 三电平降压调节器的连接端子图案及布局
US20090009137A1 (en) Apparatus and method to integrate the power management IC with the system IC
An et al. High‐efficiency low‐noise pulse‐width modulation DC–DC buck converter based on multi‐partition switching for mobile system‐on‐a‐chip applications
Abramov et al. Optimal design of a voltage regulator based resonant switched-capacitor converter IC
CN108111016B (zh) 功率模块
CN117280613A (zh) 具有浮置电源节点的栅极驱动器
Zhang et al. A 0.79 pJ/K-gate, 83% efficient unified core and voltage regulator architecture for sub/near-threshold operation in 130 nm CMOS
US20230283163A1 (en) Hybrid buck converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination