CN105655379B - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN105655379B CN105655379B CN201610018011.1A CN201610018011A CN105655379B CN 105655379 B CN105655379 B CN 105655379B CN 201610018011 A CN201610018011 A CN 201610018011A CN 105655379 B CN105655379 B CN 105655379B
- Authority
- CN
- China
- Prior art keywords
- conductor
- plain conductor
- plain
- cluster
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000004020 conductor Substances 0.000 claims abstract description 448
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 24
- 238000012360 testing method Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical compound [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板及其制作方法。所述的阵列基板包括多个公共电极;至少一个金属导线簇,各金属导线簇包括多条金属导线,其中,各金属导线与各公共电极一一对应连接;以及至少一个导体块组,各导体块组包括至少一个导体块,各导体块组与各金属导线簇一一对应;其中,导体块包括至少两个导电部,相邻各导电部之间设置开口以使相邻各导电部绝缘,各导电部电连接对应的金属导线簇中的一条金属导线。按照本申请的方案,能够防止阵列基板的制作过程中,各公共电极之间产生静电,进而影响触控和/或显示效果。
Description
技术领域
本公开一般涉及显示技术领域,尤其涉及阵列基板及其制作方法。
背景技术
现有的触控显示面板包括多个阵列排布的块状公共电极,这些块状公共电极在触控扫描阶段可复用为触控电极。各触控电极与一条触控扫描线的一端电连接,触控扫描线的另一端连接至显示触控芯片以接收并向触控电极发送触控扫描信号。
如图1所示,为现有的触控显示面板的一个实施例的示意性结构图。其中,附图标记110所示,为块状公共电极,该块状公共电极110可以通过过孔130与触控扫描线120的一端电连接。触控扫描线120的另一端连接至显示触控IC140,以接收触控扫描信号。
由于现有的触控显示面板的制作过程中,各状公共电极110(也即触控电极)之间无电连接,且与各公共电极110对应连接的触控扫描线之间也无电连接,因此,在触控显示面板的制作过程中,各公共电极110之间容易产生静电,若累积的静电荷较多,可能会导致触控扫描线所在的导体层与公共电极110所在的导体层之间的绝缘层被击穿,进而引发面板触控不良的问题。
发明内容
鉴于现有技术中的上述缺陷或不足,期望提供一种阵列基板及其制作方法,以期解决现有技术中存在的技术问题。
第一方面,本申请实施例提供了一种阵列基板,包括:多个公共电极;至少一个金属导线簇,各金属导线簇包括多条金属导线,其中,各金属导线与各公共电极一一对应连接;以及至少一个导体块组,各导体块组包括至少一个导体块,各导体块组与各金属导线簇一一对应;其中,导体块包括至少两个导电部,相邻各导电部之间设置开口以使相邻各导电部绝缘,各导电部电连接对应的金属导线簇中的一条金属导线。
第二方面,本申请实施例还提供了一种阵列基板的制作方法,包括:形成成多个公共电极;形成至少一个金属导线簇,金属导线簇包括多条金属导线,其中,各金属导线与各公共电极一一对应连接;以及形成至少一个导体块组,各导体块组包括至少一个导体块;其中,各导体块组与各金属导线簇一一对应,金属导线簇中的各金属导线通过对应的导体块组的导体块电连接。
按照本申请实施例的方案,通过将多个公共电极电连接,可以防止阵列基板的制作过程中,各公共电极之间产生静电,进而影响触控和/或显示效果。
在本申请实施例的一些实现方式中,在完成公共电极的沉积之后的上层导体制作过程中,可以将各公共电极之间的电连接切断,使得各公共电极之间绝缘。当这些公共电极复用为触控电极时,其可正常地接收与之连接的触控扫描线(即与之连接的各金属导线)发送的触控扫描信号。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1示出了现有的触控显示面板的示意性结构图;
图2示出了根据本申请一个实施例的阵列基板的示意性结构图;
图3示出了图2中的导体块的一个实施例的示意性结构图;
图4示出了根据本申请又一个实施例的阵列基板的示意性结构图;
图5示出了根据本申请再一个实施例的阵列基板的示意性结构图;
图6示出了根据本申请还一个实施例的阵列基板的示意性结构图;
图7示出了本申请各实施例的阵列基板沿垂直于阵列基板方向的示意性剖视图;
图8示出了根据本申请一实施例的阵列基板的制作方法的示意性流程图;
图9A~图9E示出了根据本申请一实施例的阵列基板的制作方法的阵列基板的一个制程;
图10A~图10E示出了根据本申请一实施例的阵列基板的制作方法的阵列基板的另一个制程。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与发明相关的部分。
参见图2所示,为本申请一实施例的阵列基板的示意性结构图。
本实施例的阵列基板包括:多个公共电极210,至少一个金属导线簇(图2中示意性地示出了两个金属导线簇221和222)。各金属导线簇包括多条金属导线,其中,各金属导线与各公共电极210一一对应连接。在一些可选的实现方式中,各公共电极210和与之对应的金属导线可以通过形成于二者之间的过孔211电连接。
在一些可选的实现方式中,公共电极210可以形成于导体层,例如,由ITO(氧化铟锡)制成的透明导体层上,并通过图形化工艺使得各公共电极之间相互绝缘。在本案中,公共电极的形状可以是任意的形状,而且各公共电极可以具有相同或者不同的形状和/或尺寸。
金属导线簇221、222中的各金属导线可以形成于与导体层叠置的金属层。
此外,本实施例的阵列基板还包括至少一个导体块组(图2中示意性地示出了两个导体块组231和232),各导体块组包括至少一个导体块,各导体块组与各金属导线簇一一对应。图2中,示意性地示出了导体块组231和导体块组232均包括一个导体块。
在一些可选的实现方式中,导体块组中的各导体块可以形成于共电极所在的导体层,并与这些公共电极在同一个图形化工艺步骤中形成。或者,在另一些可选的实现方式中,导体块组中的各导体块也可以形成于与公共所在导体层不同的其它导体层。
需要说明的是,尽管图2中示意性地示出了两个金属导线簇221和222、两个导体块组231和232,且各导体块组231、232均仅包括一个导体块。然而,以上的数量仅仅是示意性的,本领域技术人员在得到本申请公开的技术方案的基础上,可以根据实际应用的需要设计任意数量的金属导线簇、导体块组和各导体块组包含的导体块数目。因此,无论金属导线簇、导体块组和各导体块组包含的导体块具体数目多少,只要各金属导线簇、导体块组和各导体块组包含的导体块具有本申请各实施例公开的技术方案的连接关系,便视为落入了本申请的保护范围之内。
图3示出了图2中的导体块(组)231的示意性结构图。
如图3所示,导体块包括至少两个导电部310,相邻各导电部之间设置开口320以使相邻各导电部绝缘,各导电部310电连接对应的金属导线簇中的一条金属导线。
图3示出的导体块包括五个导电部310和四个开口320。开口320使得相邻导电部310之间相互绝缘。
在一些可选的实现方式中,导体块的形成和导体块中的各导电部310和各开口320可以是在不同的工艺步骤中形成的。
在这些可选的实现方式的一些应用场景中,例如,在较早的工艺步骤中,可形成一导体块,而在较晚的工艺步骤中,通过例如刻蚀的工艺,来形成用于将导体块划分为至少两个导电部的开口320,并通过各开口320来将导体块分割为相互绝缘的多个导电部310。
在这些应用场景中,由于各导电部分别对应连接金属导线簇中的一条金属导线,在形成各开口和各导电部之前,导体块为一个整体,金属导线簇中与该导体块电连接的各金属导线通过该导体块电连接。又由于每条金属导线均一一对应地与一个公共电极电连接,在形成各开口和各导电部之前,金属导线簇中的各金属导线及与这些金属导线连接的公共电极均具有相等的电位,因而彼此之间不会产生静电荷,它们之间发生静电击穿的可能性较低。而在形成各开口和各导电部之后,同一导体块中的各导电部通过各开口断开电连接,从而使得与该导体块电连接的金属导线簇中的各金属导线之间相互绝缘,进而,与这些金属导线一一对应电连接的公共电极之间也相互绝缘。
返回继续参照图2,在一些可选的实现方式中,导电部和与之对应的金属导线簇中的金属导线通过形成于金属导线和导电部之间的第一过孔240电连接。
在这些可选的实现方式中,金属导线所在的金属层与导电部所在的导体层之间可以形成有绝缘层。为了使金属导线和与之对应的导电部电连接,可以在绝缘层上的二者连接的相应位置上打孔(即第一过孔),以使电子可以通过这些过孔自金属导线向与之对应的导电部流动,或者自导电部向与之对应的金属导线流动,进而使得二者具有相等的电位。
参见图4所示,为本申请又一实施例的阵列基板的示意性结构图。
本实施例的阵列基板包括多个公共电极410和一个金属导线簇420,该金属导线簇420包括多条金属导线421。各金属导线421与各公共电极410一一对应连接。
此外,本实施例中,金属导线簇420包括n条金属导线421,与该金属导线簇420对应的导体块组包括n-1个导体块431,各导体块431设置在该金属导线簇中的其中二条金属导线421之间,以使该金属导线簇中的金属导线421首尾相接。
此外,为了使金属导线簇420中的各金属导线421首尾相接,在一些可选的实现方式中,各导体块可以包括两个导电部,且各导体块可以对应连接金属导线簇420中相邻的两条金属导线421。也即是说,第i条金属导线的第一端与第i-1条金属导线的第一端可通过一个导体块连接,而第i条金属导线的第二端与第i+1条金属导线的第二端可通过另一个导体块连接,在这里,2≤i≤n-1。以此类推,便可以实现整个金属导线簇420中的各金属导线421的首尾相接。
这样一来,在形成各导体块的开口和导电部的工艺步骤之前,导体块的各导电部均电连接,相应地,与同一个导体块的各导电部电连接的金属导线均电连接,进而与各金属导线电连接的各公共电极也电连接。因此,在形成各导体块的开口和导电部的工艺步骤之前,各公共电极具有相等的电位,彼此之间不会产生静电荷,它们之间发生静电击穿的可能性也相应地较低。
此外,在一些应用场景中,在形成各导体块的开口和导电部的工艺步骤之前,由于各条金属导线421首尾相接,可以对这些金属导线进行电学测试,以测试这些金属导线是否存在断路。
参见图5所示,为本申请又一实施例的阵列基板的示意性结构图。
本实施例的阵列基板包括多个公共电极510和两个金属导线簇520、530,金属导线簇520包括多条金属导线521,金属导线簇530包括多条金属导线531。各金属导线521、531与各公共电极510一一对应连接。
在一些可选的实现方式中,可以将各奇数条金属导线作为一个金属导线簇520(以下简称为“奇数簇”),并将各偶数条金属导线作为另一个金属导线簇530(以下简称为“偶数簇”)。显然,奇数条金属导线与偶数条金属导线是相对的。本领域技术人员可以理解,若从不同的起始位置进行计数,同一条金属导线可能是奇数条金属导线,或者是偶数条金属导线。
奇数簇中的各金属导线521可以通过多个导体块522首尾连接。例如,将第2i-1条金属导线的第一端与第2i-3条金属导线的第1端通过一个导体块连接,而第2i-1条金属导线的第二端与第2i+1条金属导线的第二端可通过另一个导体块连接,以此类推,使得所有奇数簇中的各金属导线521首尾相接。在这里,其中,m为阵列基板所包含的金属导线的总数,且m、i均为自然数。#
类似地,偶数簇中的各金属导线531也可以通过多个导体块532首尾连接。例如,将第2i条金属导线的第一端与第2i-2条金属导线的第一端通过一个导体块连接,而第2i条金属导线的第二端与第2i+2条金属导线的第二端连接,以此类推,使得所有偶数簇中的各金属导线531首尾相接。在这里,其中,m为阵列基板所包含的金属导线的总数,且m、i均为自然数。#
这样一来,在形成各导体块的开口和导电部的工艺步骤之前,导体块的各导电部均电连接,相应地,与同一个导体块的各导电部电连接的金属导线均电连接,进而与各金属导线电连接的各公共电极也电连接。因此,在形成各导体块的开口和导电部的工艺步骤之前,与奇数簇520中各金属导线521对应连接的各公共电极具有相等的电位,彼此之间不会产生静电荷,它们之间发生静电击穿的可能性也相应地较低。类似地,与偶数簇530中各金属导线531对应连接的各公共电极也具有相等的电位,彼此之间不会产生静电荷,它们之间发生静电击穿的可能性也相应地较低。
此外,在一些应用场景中,在形成各导体块的开口和导电部的工艺步骤之前,由于奇数簇520中的各条金属导线521首尾相接,且偶数簇530中的各条金属导线531也首尾相接,可以对这些金属导线进行电学测试,以测试同一金属导线簇中的各金属导线是否存在断路,或者,测试不同金属导线簇中的各金属导线是否存在短路。
在这里,需要说明的是,尽管图4所示的实施例和图5所示的实施例中,均示意性地示出了同一金属导线簇中的相邻两条金属导线通过一个导体块连接。然而,同一导体块连接在同一金属导线簇中的“相邻”二金属导线之间的这种连接关系仅是示意性的。本领域技术人员在得到本申请图4所示实施例和图5所示实施例公开的技术方案的基础上,可以根据实际应用场景的不同来确定同一金属导线簇中与同一导体块连接的金属导线是否“相邻”。因此,无论导体块是否连接至同一金属导线簇中的“相邻”二金属导线之间,只要导体块与同一金属导线簇中的各金属导线的连接使得该金属导线簇中的各金属导线首尾相接,便视为落入了本申请的保护范围之内。
参见图6所示,为本申请还一实施例的阵列基板的示意性结构图。
本实施例的阵列基板包括多个公共电极610和一个金属导线簇620,该金属导线簇620包括多条金属导线621。各金属导线621与各公共电极610一一对应连接。
此外,本实施例中,金属导线簇620包括n条金属导线621。导体块组包括一个导体块630,导体块630设置在与之对应的金属导线簇620中的各金属导线621的第一端或第二端。
这样一来,在形成各导体块的开口和导电部的工艺步骤之前,导体块的各导电部均电连接,相应地,与同一个导体块的各导电部电连接的金属导线均电连接,进而与各金属导线电连接的各公共电极也电连接。因此,在形成各导体块的开口和导电部的工艺步骤之前,各公共电极具有相等的电位,彼此之间不会产生静电荷,它们之间发生静电击穿的可能性也相应地较低。
此外,本实施例中的各金属导线均与同一个导体块对应连接。在通过图形化工艺形成导体块时,图形较为简单,进而可降低图形化工艺的工艺难度。
在本实施例中,为了使得金属导线簇中的各金属导线绝缘,显然,导体块包含的导电部的数量n等于与之对应的金属导线簇所包含的金属导线的数量,且各导体块包含的开口的数量为n-1。
在一些可选的实现方式中,本申请各实施例的阵列基板中的导体块可以与公共电极同层。在这些可选的实现方式的一些应用场景中,可以通过同一道图形化工艺在同一导体层(例如ITO层)上形成各公共电极和各导体块。
在一些可选的实现方式中,本申请各实施例的阵列基板还包括多个像素电极以及位于像素电极与公共电极之间的绝缘层。
其中,绝缘层包括第二过孔,第二过孔与开口在垂直于阵列基板的方向的投影重叠。
在这些可选的实现方式中,像素电极可以阵列排布。在显示期间,通过在像素电极和公共电极上施加的电压产生的电场使驱动液晶分子偏转,以显示预定的画面。
形成于像素电极所在的导体层和公共电极所在的导体层之间的绝缘层例如可以是由氮化硅等材料制成的无机绝缘层。
参见图7所示,为本申请各实施例的沿垂直于阵列基板方向的示意性剖视图。
图7示意性地示出了两条金属导线711和712,以及分别与之连接的导电部721和722。两个导电部721、722之间开设有开口723,以使二导电部721、722之间相互绝缘。像素电极750与二导电部721、722之间形成有绝缘层740,绝缘层740上形成有第二过孔741。第二过孔741与开口723在垂直于阵列基板的方向的投影重叠。
需要说明的是,尽管图7仅示意性地示出了一个开口723和一个第二过孔741,然而,该数量仅是示意性的,仅用于说明开口723和第二过孔741之间的相对位置关系。本领域技术人员在得到本申请图7所示的阵列基板的结构的情况下,可以根据实际情况的需要任意设置开口和第二过孔的数量。因此,无论开口和第二过孔的具体数量多少,只要二者具备了图7所示的相对位置关系,即视为落入了本申请的保护范围之内。
此外,本申请各实施例所示的阵列基板可应用于触控显示面板。各公共电极可在触控检测期间复用为触控电极,与各公共电极一一对应连接的各金属导线可用作触控扫描线。触控扫描线的一端与对应的公共电极电连接,触控扫描线的另一端可连接至触控显示芯片,以接收触控显示芯片输出的触控扫描信号。
参见图8所示,为本申请的阵列基板的制作方法的一个实施例的示意性流程图。
本实施例的阵列基板的制作方法,包括如下的步骤:
步骤810,形成多个公共电极。
在一些可选的实现方式中,公共电极可以形成于透明的导体层上,例如,由ITO(氧化铟锡)制成的导体层上,并通过图形化工艺使得各公共电极之间相互绝缘。
在本案中,公共电极的形状可以是任意的形状,而且各公共电极可以具有相同或者不同的形状和/或尺寸。
步骤820,形成至少一个金属导线簇,金属导线簇包括多条金属导线,其中,各金属导线与各公共电极一一对应连接。金属导线簇中的各金属导线之间相互绝缘。
在一些可选的实现方式中,金属导线簇中的各金属导线可以形成于与公共电极所在的导体层叠置的金属层上,各金属导线可在该金属层上通过图形化工艺形成,且各金属导线例如可以相互平行。
在这里,“一一对应”的含义可以是,每个公共电极与其中一条金属导线电连接,且每一条金属导线仅对应连接至一个公共电极。这样一来,可以使得各公共电极之间相互绝缘,且与各公共电极分别对应连接的金属导线之间也相互绝缘。
在一些可选的实现方式中,各公共电极和与之对应的金属导线可以通过形成于二者之间的过孔电连接。
步骤830,形成至少一个导体块组,各导体块组包括至少一个导体块。其中,各导体块组与各金属导线簇一一对应,金属导线簇中的各金属导线通过对应的导体块组的导体块电连接。
在这里需要说明的是,本实施例的步骤编号810~830不用于限定各个工艺步骤的先后顺序,仅用于示意性地描述本实施例的阵列基板的制作方法所包含的工艺步骤。
例如,在一些可选的实现方式中,可以先形成多个公共电极,再形成金属导线簇。或者,在另一些可选的实现方式中,可以先形成金属导线簇,再形成多个公共电极。
此外,在一些可选的实现方式中,各导体块组可以形成于与公共电极相同的导体层,或者,各导体块组也可以形成于与公共电极不同的导体层。
因此,无论形成公共电极的工艺步骤和形成金属导线簇的工艺步骤先后顺序,也无论导体块组是否与公共电极同层,只要包含了如上所述的步骤810~830,便视为落入了本申请的保护范围之内。
通过将金属线簇中的各金属导线通过导体块电连接,可以使得金属线簇中的各条金属导线具有相等的电位。此外,由于每条金属导线与各公共电极一一对应连接,因而还可以使得与该金属线簇中各条金属导线对应连接的公共电极之间具有相等的电位,进而可以避免这些公共电极之间由于电位不同而可能引发的静电击穿。
在一些可选的实现方式中,各导体块组可以形成于阵列基板的非显示区。或者,在另一些可选的实现方式中,各导体块组还可以形成于相邻的二阵列基板之间。
在一些可选的实现方式中,各导体块组中的各导体块和与之电连接的金属导线可以通过形成于金属导线和导体块之间的第一过孔电连接。
在这些可选的实现方式中,金属导线所在的金属层与导体块所在的导体层之间可以形成有绝缘层。为了使金属导线和与之对应的导体块电连接,可以在绝缘层上的二者连接的相应位置上打孔(即第一过孔),以使电子可以通过这些过孔自金属导线向与之对应的导体块流动,或者自导体块向与之对应的金属导线流动,进而使得二者具有相等的电位。
在一些可选的实现方式中,金属导线簇可以包括n条金属导线,与该金属导线簇对应的导体块组可以包括n-1个导体块,导体块将金属导线簇中的金属导线首尾相接。此外,在这些可选的实现方式中,导体块组中的导体块电可连接在与之对应的金属导线簇中的相邻两条金属导线之间。
在这些可选的实现方式中,若金属导线簇的数量为1,则制作形成的阵列基板例如可以具有如图4所示的结构。若金属导线簇的数量为2,且奇数条金属导线组成奇数簇,偶数条金属导线组成偶数簇,则制作形成的阵列基板例如可以具有如图5所示的结构。
在一些可选的实现方式中,导体块组可包括一个导体块,导体块可以和与之对应的金属导线簇中的各金属导线的第一端或第二端电连接。在这些可选的实现方式中,制作形成的阵列基板例如可以具有如图6所示的结构。
在一些可选的实现方式中,本实施例的阵列基板的制作方法还可以包括:
步骤840(图中未示出),对金属导线簇中的各金属导线进行电学测试。
在一些应用场景中,例如,可以对金属导线簇中的各金属导线进行断路测试和/或短路测试。
下面,以形成了如图4所示的阵列基板为例,来说明如何进行断路测试。
需要说明的是,经过本实施例的制作方法中的步骤810~840形成的阵列基板,尚未形成开口,因此,与同一导体块电连接的各金属导线相互电连接。
假设将一个测试芯片与第一条金属导线的第一端(例如,图4中最左侧金属导线的下端)电连接,并将另一个测试芯片与最后一条金属导线的第二端(例如,图4中最右侧金属导线的上端)电连接。在二测试芯片上施加不相等的电压,若各金属导线正常导通,则可以检测到二测试芯片之间有电流流过,证明各金属导线未发生断路异常。反之,若其中某一条或某几条金属导线断路,则不能检测到二测试芯片之间的电流。此时,便可证明金属导线簇中至少有一条金属导线发生了断路异常。
下面,以形成了如图5所示的阵列基板为例,来说明如何进行短路测试。
需要说明的是,经过本实施例的制作方法中的步骤810~840形成的阵列基板,尚未形成开口,因此,与同一导体块电连接的各金属导线相互电连接。此外,图5所示的阵列基板的断路测试方法与如上描述的类似,在此将不再赘述。
在进行短路测试时,例如,可以将一个测试芯片与奇数簇中第一条(或最后一条)金属导线的第一端(例如,图5中最左侧金属导线的下端)连接,将另一个测试芯片与偶数簇中第一条(或最后一条)金属导线的第一端(例如,图5中左数第二条金属导线的下端)连接,并向二测试芯片施加不相等的电压。由于奇数簇中的各金属导线与偶数簇中的各金属导线之间应当相互绝缘。若检测二测试芯片之间无电流流过,则可证明奇数簇中的各金属导线与偶数簇中的各金属导线之间绝缘正常。反之,若检测二测试芯片之间有电流流过,则可证明奇数簇中的各金属导线与偶数簇中的各金属导线之间绝缘异常,即至少一条奇数簇中的金属导线和至少一条偶数簇中的金属导线发生了短路故障。
在一些可选的实现方式中,在本实施例的步骤810形成的公共电极和在本实施例的步骤830形成的导体块组中的各导体块可以处于相同的导体层且同时形成。在这里,“同时”的含义例如可以是在同一个工艺步骤(例如,图形化的工艺步骤)中形成。
在一些可选的实现方式中,本实施例的阵列基板的制作方法还可进一步包括如下的步骤:
步骤850,形成像素电极层。
在一些可选的实现方式中,本实施例的阵列基板的制作方法所形成的各金属导线沿垂直于阵列基板的方向的投影位于各相邻像素电极列之间。这样一来,金属导线可以不影响阵列基板的开口率和透过率,使得最终形成的显示面板具有较佳的显示效果。
在一些可选的实现方式中,若导体块组中的各导体块形成于阵列基板的非显示区,本实施例的阵列基板的制作方法还可以包括:
步骤860,蚀刻像素电极层形成多个像素电极且同时蚀刻各导体块形成开口,以使各金属导线簇中的各金属导线之间相互绝缘。
在另一些可选的实现方式中,若导体块组中的各导体块形成于相邻的二阵列基板之间,可以通过切割的方式,直接将各导体块与阵列基板中的各金属导线断开,进而使得各金属导线之间相互绝缘。
在一些应用场景中,采用本实施例的阵列基板的制作方法制作形成的阵列基板可以应用于触控显示面板中。在这些应用场景中,各公共电极可在触控检测期间复用为触控电极,与各公共电极一一对应连接的各金属导线可用作触控扫描线。触控扫描线的一端与对应的公共电极电连接,触控扫描线的另一端可连接至触控显示芯片,以接收触控显示芯片输出的触控扫描信号。
下面将分别以图9A~图9E和图10A~图10E为例,来说明采用本实施例的阵列基板的制作方法所制作的阵列基板的制程。
图9A~图9E示意性地示出了先形成金属导线簇,再形成公共电极,且公共电极与各导体块位于同一导体层的情形。
在图9A中,首先形成金属导线簇,金属导线簇中的各金属导线910可贯穿显示区并延伸至非显示区(或者,延伸至相邻二阵列基板之间的连接区)。接着,在金属导线簇上形成第一绝缘层920。
接着,在图9B中,在第一绝缘层920上显示区和非显示区(或者相邻二阵列基板之间的连接区)的相应位置打孔,并在第一绝缘层920上形成公共电极931以及导体块组932,以使各公共电极931与其中一条金属导线910一一对应电连接,并使同一金属导线簇中的各金属导线通过导体块组932中的至少一个导体块电连接。
接着,在图9C中,在公共电极931和导体块组932上形成第二绝缘层940。并在第二绝缘层940上对应于在后续制程中形成的开口的位置打孔(即第二过孔)。
接着,在图9D中,在第二绝缘层940上的显示区形成像素电极层950。
接着,在图9E中,图形化像素电极层940和导体块组932所在的导体层,以形成像素电极941,并形成导体块上分隔各导电部的开口933。或者,在一些可选的实现方式中,若各导体块组形成于相邻的二阵列基板之间的连接区域,可以直接切割导体块所在的连接区域以使各金属导线910断开连接。
图10A~图10E示意性地示出了先形成公共电极,再形成金属导线簇,且公共电极与各导体块位于同一导体层的情形。
在图10A中,首先,在阵列基板的显示区形成公共电极1011,并在阵列基板的非显示区(或者,延伸至相邻二阵列基板之间的连接区)形成导体块1012。并在公共电极1011和导体块1012上形成第一绝缘层1020。
接着,在图10B中,在第一绝缘层1020上显示区和非显示区(或者相邻二阵列基板之间的连接区)的相应位置打孔,并在第一绝缘层1020上形成金属导线1031,各金属导线1031贯穿显示区并延伸至非显示区(或者,延伸至相邻二阵列基板之间的连接区)。各公共电极可通过形成于第一绝缘层1020上的过孔与相应的金属导线1031电连接,且各导体块也可通过形成于第一绝缘层1020上的过孔与相应的金属导线1031电连接。
接着,在图10C中,在金属导线上形成第二绝缘层1040,并在第二绝缘层1040上对应于在后续制程中形成的开口的位置(即第二过孔)打孔。
接着,在图10D中,在第二绝缘层上的显示区形成像素电极层1050。
接着,在图10E中,图形化像素电极层950和导体块组1012所在的导体层,以形成像素电极1051,并形成导体块上分隔各导电部的开口1013。或者,在一些可选的实现方式中,若各导体块组形成于相邻的二阵列基板之间的连接区域,可以直接切割导体块所在的连接区域以使各金属导线1031断开连接。
此外,当公共电极和导体块形成于不同的导体层时,例如,可以先形成金属导线簇,接着形成公共电极/导体块,再形成导体块/公共电极。或者,还可以先形成公共电极/导体块,接着形成导体块/公共电极,再形成金属线簇。或者,还可以先形成公共电极/导体块,接着形成金属线簇,再形成导体块/公共电极。
本领域技术人员可以明白,在阵列基板的制作工艺中,除了本实施例公开的各工艺步骤之外,还包括其它的一些公知的工艺步骤(例如,形成扫描线的工艺步骤、形成数据线的工艺步骤等)。为了不模糊本实施例的核心工艺步骤,在描述本实施例的阵列基板的制作方法时,略去了对这些公知的工艺步骤的描述。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (7)
1.一种阵列基板的制作方法,其特征在于,包括:
形成多个公共电极;
形成至少一个金属导线簇,所述金属导线簇包括多条金属导线,其中,各所述金属导线与各所述公共电极一一对应连接;以及
形成至少一个导体块组,各所述导体块组包括至少一个导体块;
其中,各所述导体块组与各所述金属导线簇一一对应,所述金属导线簇中的各所述金属导线通过对应的所述导体块组的导体块电连接;
对所述金属导线簇中的各所述金属导线进行电学测试;
形成像素电极层;
蚀刻所述像素电极层形成多个像素电极且同时蚀刻各所述导体块形成开口,以使各所述金属导线簇中的各所述金属导线之间相互绝缘。
2.根据权利要求1所述的方法,其特征在于:
所述导体块和与之电连接的所述金属导线通过形成于所述金属导线和所述导体块之间的第一过孔电连接。
3.根据权利要求2所述的方法,其特征在于:
所述金属导线簇包括n条所述金属导线,与该金属导线簇对应的所述导体块组包括n-1个所述导体块,所述导体块将所述金属导线簇中的所述金属导线首尾相接。
4.根据权利要求3所述的方法,其特征在于:
所述导体块组中的所述导体块电连接在与之对应的所述金属导线簇中的相邻所述两条金属导线之间。
5.根据权利要求2所述的方法,其特征在于:
所述导体块组包括一个所述导体块,所述导体块和与之对应的所述金属导线簇中的各所述金属导线的第一端或第二端电连接。
6.根据权利要求1至5任一项所述的方法,其特征在于,所述导体块与所述公共电极同层且同时形成。
7.根据权利要求1至5任一项所述的方法,其特征在于:
各所述金属导线沿垂直于所述阵列基板的方向的投影位于各相邻所述像素电极列之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610018011.1A CN105655379B (zh) | 2016-01-12 | 2016-01-12 | 阵列基板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610018011.1A CN105655379B (zh) | 2016-01-12 | 2016-01-12 | 阵列基板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105655379A CN105655379A (zh) | 2016-06-08 |
CN105655379B true CN105655379B (zh) | 2019-03-22 |
Family
ID=56487266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610018011.1A Active CN105655379B (zh) | 2016-01-12 | 2016-01-12 | 阵列基板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105655379B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110061147B (zh) * | 2019-04-24 | 2022-03-25 | 昆山国显光电有限公司 | 显示面板及其制作方法、显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681573A (zh) * | 2012-09-12 | 2014-03-26 | 三星电子株式会社 | 包括过孔结构的集成电路器件及其制造方法 |
CN104536636A (zh) * | 2015-01-27 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板、触控面板及阵列基板的制作方法 |
CN204302936U (zh) * | 2014-11-20 | 2015-04-29 | 宸鸿科技(厦门)有限公司 | 触控面板与具有该触控面板之触控装置 |
CN104880840A (zh) * | 2015-05-08 | 2015-09-02 | 厦门天马微电子有限公司 | 触控显示基板、vt测试方法和液晶显示面板 |
CN105045433A (zh) * | 2015-08-31 | 2015-11-11 | 重庆京东方光电科技有限公司 | 一种触控显示面板及显示装置 |
-
2016
- 2016-01-12 CN CN201610018011.1A patent/CN105655379B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681573A (zh) * | 2012-09-12 | 2014-03-26 | 三星电子株式会社 | 包括过孔结构的集成电路器件及其制造方法 |
CN204302936U (zh) * | 2014-11-20 | 2015-04-29 | 宸鸿科技(厦门)有限公司 | 触控面板与具有该触控面板之触控装置 |
CN104536636A (zh) * | 2015-01-27 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板、触控面板及阵列基板的制作方法 |
CN104880840A (zh) * | 2015-05-08 | 2015-09-02 | 厦门天马微电子有限公司 | 触控显示基板、vt测试方法和液晶显示面板 |
CN105045433A (zh) * | 2015-08-31 | 2015-11-11 | 重庆京东方光电科技有限公司 | 一种触控显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105655379A (zh) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104699320B (zh) | 一种阵列基板、彩膜基板以及触摸显示装置 | |
CN113963622B (zh) | 一种显示面板和显示装置 | |
CN106933416B (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
CN106325608B (zh) | 触控显示面板及触控显示装置 | |
CN108919535A (zh) | 显示基板母板、显示基板及其制造方法、显示装置 | |
CN104571758B (zh) | 一种阵列基板和显示面板 | |
CN106066740A (zh) | 触控显示面板和触控显示装置 | |
CN104699356B (zh) | 阵列基板、触控显示面板和触控显示装置 | |
CN206541551U (zh) | 显示面板 | |
CN204964956U (zh) | 一种阵列基板及显示面板 | |
CN107179639B (zh) | 阵列基板及其制作方法和显示面板 | |
WO2019174387A1 (zh) | 布线结构及其制造方法、显示装置 | |
US20220035472A1 (en) | Touch substrate and method for manufacturing the same, and display device | |
CN102681230A (zh) | 显示装置及其制造方法 | |
CN106816459A (zh) | 一种柔性显示基板和柔性显示装置 | |
CN108984052A (zh) | 触摸显示装置和触摸面板 | |
JP5882538B2 (ja) | センサシート、センサシートモジュール、タッチセンサパネルモジュールおよび電子機器 | |
CN108108070A (zh) | Tft基板及应用其的触控显示面板 | |
JP2015148942A (ja) | タッチパネルセンサおよびタッチパネルセンサを備える入出力装置 | |
CN101655627B (zh) | 具有触控功能的像素阵列基板及其修补方法及平面显示器 | |
CN110187575A (zh) | 阵列基板及阵列基板母板 | |
CN104701327B (zh) | 阵列基板、阵列基板的制造方法和显示装置 | |
CN109270758A (zh) | 阵列基板、显示面板和阵列基板的切割控制方法 | |
CN105655379B (zh) | 阵列基板及其制作方法 | |
CN106646979B (zh) | 一种阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |