CN105637514A - 将单量子位量子门高效分解成斐波那契任意子编结电路的方法和系统 - Google Patents
将单量子位量子门高效分解成斐波那契任意子编结电路的方法和系统 Download PDFInfo
- Publication number
- CN105637514A CN105637514A CN201480056668.6A CN201480056668A CN105637514A CN 105637514 A CN105637514 A CN 105637514A CN 201480056668 A CN201480056668 A CN 201480056668A CN 105637514 A CN105637514 A CN 105637514A
- Authority
- CN
- China
- Prior art keywords
- door
- unitary
- circuit
- sequence
- quantum bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
-
- G—PHYSICS
- G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
- G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
- G16Z99/00—Subject matter not provided for in other main groups of this subclass
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computational Linguistics (AREA)
- Complex Calculations (AREA)
- Image Analysis (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
用于将单量子位量子门编译成由斐波那契任意子模型描述的非阿贝尔准粒子的编结表示的方法基于概率多项式算法,该算法对于给定的单量子位幺正门和期望的目标精度,输出将所述幺正近似到所需的精度、并且具有渐近最优(对于具有这样的性质的电路)的长度的编结图案。可以由斐波那契任意子编结图案精确地实现的单量子位幺正被分类,并且使用迭代程序来获取相关联的编结图案。不能够精确地表示为编结图案的目标幺正门,首先由可以精确地表示的幺正近似到期望的精度,然后获取与所述可以精确地表示的幺正相关联的编结图案。
Description
技术领域
本公开涉及将单量子位量子门分解成基于斐波那契任意子编结(braid)的渐近最优量子电路的方法。
背景技术
随着用于执行量子计算的设备的成熟,对高效量子编译方法的需求增加。虽然常规量子设备将会需要巨量的纠错来应对退相干(decoherence),但某些基于非阿贝尔任意子的二维量子系统或者服从非阿贝尔统计的准粒子激发将会几乎不需要纠错。通过将信息全局地存储而不是局部地存储,这些系统被内在地保护而免于局部错误。当两个准粒子被保持充分远离并且被绝热地编结时,实现了幺正(unitary)演化。这样的演化被称为世界线的编结,并且这样的编结被拓扑地保护而免于局部错误。
针对拓扑量子计算使用非阿贝尔任意子将会允许内在的容错性。对于所谓的斐波那契任意子,状态可以通过在填充分数μ=12/5处的分数量子霍尔(FQH)平台来描述。事实上,已经示出,在一些情况下,这样的任意子能够单独地利用编结来实现通用的量子计算。斐波那契任意子被认为使得能够实现拓扑量子计算。这些准粒子允许对量子信息进行本地拓扑保护以使其免于退相干,并且还允许称为“编结矩阵”或“编结”的被拓扑保护的量子门的通用集合。
近来,将量子电路实际编译(在本文中也称为分解或合成)成编结矩阵已经成为公开的话题。常规的编译过程是基于Solovay-Kitaev定理的Dawson-Nielsen实现的,其指出,可以使用深度的电路来将任何单量子位量子门近似到期望的精度∈,其中c为约3.97。
先前已经开发了用于基于暴力搜索来对单量子位幺正进行近似以找到具有深度(其中c=1)的编结的方法,但需要指数级的时间。然而,编结的数量随着编结的深度呈指数级地增长,这使得该技术对于要求达到所要求精度的长编结而言不可行。因此,对于对单量子位幺正进行近似来说,这些方法是不实用的,并且,需要改进的方法。本文中公开的是产生将单量子位量子门分解到根据斐波那契任意子编结矩阵的基来绘制的电路以使得电路深度为的方法和装置,其中,c=1并且∈是期望的分解精度。
发明内容
提供本发明内容以便于以简化的形式引入一系列概念,这些概念将在下文的具体实施方式中进一步描述。本发明内容既不是要标识要求保护的主题的关键特征或必要特征,也不是要用于限制要求保护的主题的范围。
本文中公开的是,在预期的多项式时间内产生将单量子位量子门分解到根据斐波那契任意子编结矩阵的基来绘制的电路以使得电路深度为的方法和装置,其中,c=1,并且∈是期望的分解精度。
在典型的示例中,对目标门进行评价以确定其是否可以被精确地表示为编结图案电路、或“编结电路”。如果是,则以迭代的过程(在该迭代过程中,电路复杂度在每个迭代处被降低)将目标电路分解为下文中定义的F门和T门的序列。如果目标电路不能精确地表示为编结图案电路,则识别可以被精确地表示为编结图案电路的替换目标门,该替换目标门在指定精度内近似所述目标门。然后,将替换目标门分解成由F门和T门的序列构成的编结图案电路。与精确的或不精确的幺正目标门相对应的门序列包括与乘积FTk相对应的门,其中,k是非负整数,k≤9,并且
且ω=eiπ/5.
这样的门序列还包括与乘积ωkTj相对应的门,其中j和k是非负整数。当电路复杂度被降低到预定值时,ωkTj形式的门被包括在分解中。
根据参照附图来进行的以下具体实施方式,所公开的技术的上述的和其他的目标、特征、和优点将变得更加显而易见。
附图说明
图1示出了获取与精确幺正电路相关联的编结图案的方法。
图2示出了范数求解器过程。
图3示出了与Ζ(ω)中的随机选择相关联的构造。
图4是获取与可以是或可以不是精确幺正的输入量子位电路相对应的F、T序列的方法的简化框图。
图5是其中可实现所公开的方法的典型计算环境的框图。
图6是包括经典处理和量子处理的典型计算环境的框图。
图7示出了建立与输入量子位电路相对应的F、T序列的方法,以及基于所建立的F、T序列而构造的电路。
具体实施方式
如在本申请和权利要求中所用的,单数形式“一”、“一个”和“该”包括复数形式,除非上下文另有明确说明。此外,术语“包含”表示“包括”。此外,术语“耦合”不排除耦合的项目之间存在中间元件。
本文中描述的系统、装置和方法不应被解释为以任何方式进行限制。相反地,本公开,单独地以及以相互间的各种组合和子组合,涉及各种公开实施例的所有新颖并且非显而易见的特征和方面。所公开的系统、方法和装置不限于任何特定方面或特征或其组合,所公开的系统、方法和装置也不要求任何一个或多个具体优点必须存在或任何一个或多个问题必须被解决。任何操作理论都是为了便于说明,但所公开的系统、方法和装置不限于这样的操作理论。
尽管为了便于呈现,而将所公开的方法中的一些的操作以特定的、有序的次序来描述,但是应该理解的是,该描述方式涵盖了重新布置,除非在下文中阐述的特定语言要求特定的次序。例如,被顺序描述的操作在一些情况下可以被重新布置,或者被并发地执行。此外,为简单起见,附图可能未示出能够将所公开的系统、方法和装置与其他系统、方法和装置结合使用的各种方式。此外,说明书有时使用如“产生”和“提供”这样的术语来描述所公开的方法。这些术语是对执行的实际操作的高层次抽象。与这些术语相对应的实际操作将会取决于特定的实现而变化,并且可以由本领域普通技术人员容易地辨别。诸如“优化”、“最优”、“优选”、“最好”或其他类似术语等的术语用来表示在可替换物中的选择,而不是暗示实现了任何特定程度的性能。
公开的方法可以用计算机可读介质实现。计算机可读介质是可以在计算环境内访问的任何可用的有形介质。作为示例而非限制,对于计算系统,计算机可读介质包括存储器、存储装置以及上述任何组合。这样的介质可以存储计算机可执行指令,例如在目标真实虚拟处理器上的计算系统中执行的程序模块中的那些指令。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、库、对象、类、部件、数据结构等。程序模块的功能在各种实施例中可以根据需要组合或在程序模块之间拆分。程序模块的计算机可执行指令可以在本地计算系统或分布式计算系统中执行。
I.介绍和定义
原十次单位根ω=eiπ/5
黄金分数
黄金分数的倒数
T门,
F门,
泡利门,
编结矩阵:σ1=(ωI)6T7,σ2=(ωI)6FT7F
注意,T=(ωI)2(σ1)3,F=(ωI)4σ1σ2σ1
为了便于描述,目标电路有时被称为“幺正”或“精确幺正”或“幺正矩阵”。它们有时也被称为“门”或“量子门”。此外,如本文中所使用的,“电路”可以指或者量子计算设备的物理实现,或者与要利用量子计算设备来执行的计算相关联的定义。为方便起见,门的序列通常被称为“电路”,但术语“门”和“电路”有时可以互换地使用,并且在特定情况下的含义将是显而易见的。
一些单量子位幺正可以通过对斐波那契任意子进行编结来精确地实现。本文中所公开的是用于识别这样的幺正、以及找到与这样的精确幺正相对应的编结图案电路的方法。为了便于描述,这些方法都是参照定义<F,T>电路的T门和F门来描述的。在其他示例中,可以使用定义<σ1,σ2>电路的编结矩阵<σ1,σ2>。可以被实现为<F,T>电路的任何电路也可以被实现为<σ1,σ2>电路。
如本文中所使用的,精确幺正是由整数k以及u,v∈Z(ω)定义的,其中Ζ(ω)是由原五次单位根扩张的整数环,即Z(w)={a+bw+cw2+dw3},a,b,c,d∈Z,Z是整数环,并且|u2|+τ|v2|=1。利用这些定义,可以将精确幺正U[u,v,k]表达为:
当且仅当幺正是精确的时,幺正可以被表达为F门和T门的乘积。下文中描述了针对精确幺正的确定F门和T门的适当序列的方法。此外,还提供了用于确定近似非精确幺正的精确幺正的方法。随后可以将适当的F门和T门分配给这些进行近似的幺正(其为精确幺正)。
II.精确合成
参见图1,用于获取作为F门和T门的乘积的编结图案电路的方法100包括,在102获取精确幺正U[u,v,k]。在104,将约化矩阵Ur的初始值赋值为输入精确幺正中的那些,并且将相关联的电路C定义为空,即,定义为缺少任何门。在106,将U的复杂度确定为g=G(U)。(获取高斯复杂度测量的典型程序在下文中详细描述)。如果所估计的复杂度大于2,则在110,对于J∈{1,…,10},将整数值J获取为argminG(FTJUr)。在112,向约化矩阵Ur赋以新值为Ur=FTJUr,并且获取新的约化矩阵的复杂度g。来自110的J值被用来定义乘积FT10-J,在114,该乘积被添加到电路C的开头。
方法100随后返回到108,并且如上所述地继续进行,直到复杂度g≤2为止。一旦复杂度g降低,则在116,找到整数值k、j,以使得Ur=ωkTj,并且在118,将ωkTj添加到电路的开头。在120,将电路C输出为基于F、T和ω的序列。
使用上述方法,任何精确幺正可以与F门和T门的序列相关联。使用F和T的定义,可以示出F2=I并且T10=I,其中I是2×2的单位矩阵。因此,可以将任何幺正表示为矩阵乘积ωk(m+1)Tk(m)FTk(m-1)FTk(m-2)…FTk(0),其中k(j)是从0到9的整数。由此,该门的序列表示精确的幺正,并且m是用来获取序列表示的步骤的数量。不存在如下形式的整数序列k(m-1),...,k(1):
4,4
4,1,4
4,1,4
4,1,...,1,4
高斯复杂度测量
可以参照基于由(.)·指示的伽罗华自同构的Ζ(ω)的自同构来描述高斯复杂度的确定,其中映射由(.)·:Z(ω)→Z(ω)给出,以使得(ω)·=ω3。环自同构必须保留和与积,由此
考虑到并且来自Z(τ),则被限制在Z(τ)上的自同构也是Z(τ)的自同构。还可以示出(x·)·=x*。这暗示着(x*)·=(x·)*,并且|x·|*=(|x|2)·,这是因为|x|2=xx*。
利用伽罗华自同构的定义,高斯复杂度测量由下式给出:
G(u)=|u|2+|u·|2
对于一般的精确幺正,高斯复杂度测量由下式给出:
G(U[u,v,k])=G(u)
在上文中公开的精确合成方法中,在每个步骤,通过乘法将幺正Ur的复杂度约化了FTk。
对于任何x∈Ζ(ω),G(x)是整数,并且
G(a+bω+cω2+dω3)≤5/2(a2+b2+c2+d2).
若G(x)=0,则x=0。若G(x)=2,则x=ωk,其中k是整数。否则,G(x)≥3。
精确合成算法由下面的伪码给出。
表1.精确合成程序
基于以下内容,该精确合成算法是正确的。对于来自Ζ(ω)的使得|u|≠1,|u|≠0,|u|2+τ|v|2=1的任何u,v,存在k0(u,v),使得:(a)(b)其中r(n)在上。此外,对于任何k,比率以为上界。
对于采用由给出的形式的任何精确幺正U,精确合成算法终止并且产生实现U的电路,n是实现U的<F,T>电路的最小长度并且在Θ(log(G(U)))上,并且该算法需要至多O(n)的算术操作并且输出具有O(n)的门的<F,T>电路。
III.范数方程求解
如上文所讨论的,精确幺正具有如下形式:
使用上文描述的精确合成程序,这样的精确幺正可以与F门和T门的乘积相关联,而不需要任何近似(即,精度∈=0)。需要一种方法来完成来自环Ζ(ω)的元素,以使得其共同构成U[u,v,k]形式的幺正。
例如,考虑目标幺正是泡利X门的情况。非对角元素1需要被表示为并且需要被近似。假设已经找到使得的u∈Ζ(ω)。由于不能使得|u|精确地等于所以矩阵将会是轻微地非幺正的。因此,对角元素将会需要利用元素v,v*∈Ζ(ω)被填充,无论多小,以使得|v|2+|u|2τ=1。这相当于针对v∈Z(ω)来求解方程|v|2=1-|u|2。
下文描述了重构精确幺正(在给定其项之一的条件下)的典型方法。在最一般的设置中,这个问题是困难的。这里,将识别可以在概率多项式时间内被求解的问题的特定实例。因此,提供了用于识别“容易”实例以及对它们进行求解的高效算法。
存在精确幺正重构问题的两种不同情况,并且两种情况都被约化为从Ζ(ω)中找到使得满足以下的x的问题
对于来自Ζ(ω)的ξ,|x|2=ξ。
第一情况是给定u找到精确幺正U[u,v,k],而第二情况是在v给定时找到精确幺正。在第一情况中,v是通过求解方程ξ=φ(1-|u|2)来找到的,而在第二情况中,u是通过考虑ξ=1-τ|v|2来找到的。引入了称为相对范数方程的方程,这是因为将|·|2从Ζ[ω]映射到Ζ[τ]是相对扩张~(Ζ[ω]/Ζ[τ])的相对范数。
在表2中,提供了用于识别“容易”的实例的方法,并且概述了针对这些实例的高效的可计算标准。对于这一点以及对于解决该问题的更一般的实例的关键观察是:|·|2是积性函数(multiplicativefunction)。换言之,如果方程的右侧能够被写成ξ1·ξ2,我们就能够找到针对每个ξi的解,并且将这些解组合来得到对原始方程的解。出于该原因,Z[τ]的元素上的可整除关系是基本工具之一。如本文所使用的,如果存在来自Z[τ]的ξ2使得ξ=ξ1ξ2,则ξ1整除ξ。该关系被指示为ξ1|ξ。在该情况中,我们也写作ξ=0modξ1,或者,更一般地,当ξ1|(η2-η1)时,η1=η2modξ1。理解Z[τ]的元素的可整除性的可替换方式是使用Z[τ]的代数范数,该代数范数被定义为Nτ(a+bτ)=(a+bτ)(a+bτ)·=a2-ab-b2。则当且仅当Nτ(ξ1)|Nτ(ξ)时,ξ1|ξ。范数方程问题的基本实例是Z[τ]的元素,以使得它们的代数范数Nτ是素数,并且它们能够在概率多项式时间内被求解。如果对于右侧的ξ,Nτ(ξ)=5np(其中,n是整数并且p是素数),则实例是容易的。在表2中概述的“容易求解”的测试高效地确定了实例是否是容易的。
在表3中概述了范数求解程序,而在范数求解器中使用的程序在表4-8中概述,且其中一些被进一步详述。
表2:用于确定容易求解的实例的程序
表3.用于求解范数方程的程序
表4.用于范数方程求解的程序UNIT-DLOG
表5.用于范数方程求解的程序BINARY-GCD
表6.用于范数方程求解的程序TAU-TO-INT
表7.用于范数方程求解的程序INV-TO-MOD5
表8.用于范数方程求解的程序TONELLI-SHANKS
图2是示出范数方程求解方法的框图。参见图2,范数方程求解器程序200包括,在202,接收范数方程的右侧作为输入ξ。在204,确定具有该右侧的方程是否是容易的/可求解的。如果在204,测试产生了“否”的回答,则在222,程序以无解来终止。在206,该测试使用描述的谓词来完成。在208,计算ξ的τ-范数。在210,将整数n设置为整除被取出的所述范数的5的最大幂。在212,将(2-τ)的n次幂从输入中因数分离,产生较小的商数a+bτ,并且设p为a+bτ的范数。在214,将τ-2转换为余数模p。在216,使用Tonelli-Shanks算法来计算该余数的平方根。在218,使用BINARY-GCD算法来计算关键求解因数s。在220,计算将s的平方范数与a+bτ相关联的单位u,并将该单位u分解成τ的偶数次幂。在224,程序输出范数方程的两个解。
求解容易实例的问题被约化成了两个子问题。第一个子问题是求解|x|2=2-τ。第二个子问题是求解|X|2=ξ1,其中Nτ(ξ1)是素数。如果存在对方程x·x*=ξ1的解x,则x整除ξ1。因此,需要找到在ξ1的可能的约数的集合内部的范数方程的解。在表4中,程序UNIT-DLOG给出了找到该表示的高效方式。
由于Nτ(ξ1)=5n+1,存在Ζ(ω)的元素z,使得等于ξ1,至多到在Ζ(ω)中的单位的倍数为止。找到xr是求解范数方程的关键步骤。一旦完成,则为Ζ(ω)中的某个单位u得出|xr|2=uξ1。条件ξ>0和ξ·确保单位u是某个其他单位v的平方,并且因此|xrv|2=ξ1。
为找到xr,利用条件和以及来构造Ζ(ω)的一个元素z。如果条件得到满足,xr或整除ξ1和z二者,并且可以使用表格5中的程序BINARY-GCD找到xr。为确保第一组条件被满足,对于整数M,寻找M+ω+ω4形式的z。第二条件可被写为ξ1|M2+(2-τ)。找到整数M的问题被约化成了求模p的平方根的问题,该问题可以通过使用在表8中给出的程序TONELLI-SHANKS来求解。
Nτ(ξ1)的素性暗示出存在t使得t=τmodξ1,并且它可以使用表6中给出的程序TAU-TO-INT来计算。于是,M是(2-t)modp的平方根。
Ζ(ω)的两个元素的最大公约数可以使用表5中给出的BINARY-GCD程序,在多项式时间内找到。
IV.近似合成
如上文所讨论的,任何精确幺正都具有如下形式:
这样的精确幺正可以与F门和T门的乘积相关联,而不需要使用上文描述的精确合成程序的任何近似(也即,精度∈=0)。考虑到精确合成算法的可用性,利用编结电路来将目标(非精确)幺正门近似到∈>0的精度的任务可以被约化成通过上述形式的矩阵来对目标门的矩阵进行近似。对这样的期望的编结图案电路的深度进行优化涉及使出现在近似矩阵的元素u,v中的整数系数的大小最小化。
任何特定幺正门,被定义为
其中,u≠0,可以被精确地表示为
其中,α,β,γ是实值,其可被理解为旋转角度,而RZ(θ)是Z旋转门,被定义为
(即,u=0)的形式的特定幺正门G不能以该形式被精确地表示。
为了通过编结图案电路来建立任何特定幺正门G的渐近最优近似,通过编结图案电路来建立和形式的幺正旋转的渐近最优近似即可。
根据上文所述,可以找到如下矢量近似,
(a)以及
(b) 其中其中R是由形式的元素生成的环
对于的情况,u近似w,并且v可以是R的任意充分小的元素。对于的情况,v近似并且u可以是R的任意充分小的元素。因此,特殊幺正门G的近似可以基于找到服从以下归一化条件的w或的适当的值:
|u|2+|v|2τ=1.
对于的情况,值u、v基于下式的解:
|v]2=(1-|u|2)/τ.(1)
对于的情况,值u、v基于下式的解:
|u|2=(1-|v|2τ).(2)
方程(1)和(2)的右边的形状不同,但每个都可以被称为范数方程。
在上述情况中任一个中,|u|2≤1并且|v|2τ≤1。然而,复平方范数|.|2与上文关于“精确合成”描述的伽罗华自同构(.)·对易。因此,由于公式(1)暗示
|v·|2=-(1-|u·|2)(τ+1).
为了使这个暗示的方程对于v·是可求解的,-(1-|u·|2)≥0。因此,尽管按照设计|u|2≤1,但是为了使方程(1)有解,|u·|2≥1是必要的。总是可以选择近似的候选u∈R,以满足该必要条件。
的近似合成
给定用于获取针对精确幺正的<F,T>电路(或者,等价地,<σ1,σ2>电路)的方法,提供了用于利用<F,T>-电路(或者,等价地,<σ1,σ2>电路)来对如下形式的幺正进行近似的方法:
近似的质量ε可以基于全局相位不变距离
近似的质量ε定义了问题的规模。所公开的方法产生长度O(log(1/ε))的电路,其使得在最坏情况下的渐近下界(asymptoticworst-caselowerbound)饱和。该算法在本质上是概率性的,平均需要O(logc(1/ε))的时间来找到近似。
在这些方法中有两个主要阶段:(1)利用精确幺正U[u,v,0]来近似Rz(φ),以及随后使用在上文中描述的精确合成方法来找到实现U[u,v,0]的电路。第二阶段在上文中被完全地描述。
在该特定情况下,近似质量的表达式被简化为
近似质量仅仅取决于作为U[u,v,0]中的左上项的u。因此,要求解该问题的第一部分,从Ζ(ω)中找到u,使得即可。然而,还有必须满足的额外约束:必须存在一个来自Ζ(ω)中的v使得U[u,v,0]是幺正的,换言之,下列方程必须是可解的:
对于|v|2=ξ
这是上面讨论过的范数方程类型。一般地,确定是否存在这样的v并且然后找到它的问题是困难的。但是结果发现,在生成值中有足够的自由度来选择(找到)“容易”的实例并且在多项式时间内获取解,而不需要牺牲过多的质量。
对于这样的情况,存在如下类推:众所周知,将自然数因数分解成素数因数是困难的问题。然而,检验一个数是素数可以在多项式时间内完成。换言之,给定自然数N,人们可以高效地确定,对于因数分解该自然数是否为简单的实例。现在想象下面的游戏:人们被给予从区间[0,N]中均匀地选择的随机数字,并且每当他们能够对该数字进行因数分解时,他们获胜。这个游戏有多么好呢?这里的关键在于素数定理。它表述了,在区间[0,N]中有Θ(Nlog(N))个素数。因此,人们可以以至少Θ(Nlog(N))的概率来赢得游戏。换言之,人们在获胜之前需要进行的试验的数量的规模为Θ(Nlog(N))。在我们的情况中,情景有些相似,并且N是在1/ε上。
表9概述了利用具有O(log(1/ε))个门的<F,T>电路以及至多ε的精度,来对Rz(φ)进行近似的典型方法。运行时间是作为log(l/ε)的函数的概率多项式。表9中调用的程序在上文描述,除了程序RANDOM-SAMPLE以外。
表9.用于对
近似合成的程序
在高层次,在表9的近似程序中,尝试了大量试验。在每次试验期间,从Ζ(ω)中随机地选择一个达到精度ε的u,并且随后检查范数方程以确定其是否可以被容易地求解。一旦找到这样的u,就计算出了v并且构造了幺正U[u,v,0]。随着该构造完成,就可以使用精确合成程序来找到适当的电路。
随机采样程序
在表10中提供了用于与表9的方法一起使用的随机采样程序的伪代码。输入为0和π之间的角度θ,以及精度ε。
表10.程序RANDOM-SAMPLE(θ,ε)
该程序识别在图3中示出的区域304中的Ζ(ω)的随机元素。该算法的不同输出的数量是O(1/ε)。
使用程序RANDOM-SAMPLE,从Ζ(ω)中生成具有期望精度的随机元素u。为了得到针对电路的长度的log(1/ε)之前的更好的常数因数,可以随机地选择来代替u。然后可以按照和u=u0τn来恢复u。如图3中所示,圆形区段302对应于u0,以使得U[u,v,0]在Rz(φ)的ε内。元素u0是复数,并且x轴与实部相对应,而y轴与虚部相对应。生成的所有随机采样都属于区域304,并且具有的形式(注意,并且属于Ζ(ω))。随机选择虚部,并且随后选择实部。为找到虚部,随机地选择实数y,并且然后使用APPROX-REAL程序,利用来近似实数y。一旦找到了则如图3中所示选取x坐标,并且用ax+bxτ来对其进行近似。
利用针对整数a、b和无理数z的a+bz形式的数来对实数进行近似的问题被充分研究。主要工具是连分数。同样众所周知的是斐波那契数{Fn}:
F0=0,F1=1,Fn=Fn-1+Fn-2,n≥2
与黄金分割φ及其倒数τ的连分数紧密相关。表11中的程序APPROX-REAL的正确性基于下面的连接τ与斐波那契数的公知结果。本文中对此进行陈述,并且提供对完备性的证明。
命题。对于任何整数n,有
和
这可以被如下证明。首先,定义函数fn的家族,以使得对于n≥2,f1(x)=x并且fn(x)=1/(1+fn-1(x))。不难检验fn(τ)=τ。通过对n进行归纳,可以示出xfn(1)=Fn/Fn+1。因此,为证明该命题的第一部分,可以示出
|fn(τ)-fn(1)|≤τn/Fn+1
这可以通过归纳完成。对于n=1,该陈述为真。使用fn的定义,不难示出
|fn+1(τ)-fn+1(1)|=fn+1(τ)fn+1(1)|fn(τ)-fn(1)|.
使用fn+1=τ以及针对|fn(τ)-fn(1)|的不等式,完成了对第一部分的证明。为示出第二部分,使用公知的斐波那契数Fn的封闭形式表达式即可。
实近似程序
在高层次,在程序APPROX-REAL中,利用有理数p/q来近似τ,并且找到作为a+bp/q形式的有理数的近似x。为获得满意的结果精度,我们需要确保b(τ-p/q)是小的,因此选择b,使得|b|≤q/2。
可以示出,程序APPROX-REAL输出整数a、b,使得|x-(a+bτ)|≤τn-1(1-τn),|b|≤φn并且以n的时间多项式结束。首先,斐波那契数的恒等式暗示着uv+pq=1。接下来,通过对c的选择,我们得到|xq-c|≤1/2,因此|x-c/q|≤1/2q。通过上述结果,1/2q小于其还示出了c/q在离a+bτ的距离τn/2内并且还使用了三角不等式。通过对a、b的选择,我们得到c=aq+bp,以及
|c/q(a+bτ)|=|b||τ-p/q|
使用上述命题、等式q=Fn+1、以及不等式|b|≤q/2,可以得到|c/q-(a+bτ)|≤τn/2的结论。计算第n个斐波那契数的复杂度是n次多项式。假设被用来表示x的位的数量是与n成比例的,则所有算术操作也具有n次多项式的复杂度。
表11.程序APPROX-REAL(x,n)
RADOM-SAMPLE程序有两个细节需要澄清。第一个是,结果事实上是在图3上的平行四边形区域304内。这是通过选择足够远离平行四边形的边界的实数值x,y,并且然后选择用于APPROX-REAL的使得ax+bxτ(靠近x)和ay+byτ(靠近于)保持在平行四边形内部的精确参数m来实现的。第二个细节是作为结果的系数大小,ax,bx,ay,by。系数大小与作为结果的电路中的门的数量紧密相关。因此,建立系数大小的上界是重要的。可以显示出,当第三输入r≥1时,程序RANDOM-SAMPLE具有如下特性:
(1)有O(1/ε)个不同的输出,且每个以相同概率发生;
(2)程序输出来自图3中的区域304的Ζ(ω)中的元素u0。
(3)u0的高斯复杂度测量在O(1/ε)上。
所公开的近似方法可以实现期望的精度,并且产生长度为O(log(1/ε))的电路。平均地,方法涉及O(logc(1/ε))个步骤。这可以基于如下猜想来示出,该猜想实质上类似于素数定理:令π(M)是来自Ζ[τ]的元素ξ的数量,使得Nτ(ξ)是一个可表示为5n+1的素数且小于M,则π(M)在Θ(M/log(M))上。该猜想定义了采样过程期间,范数方程的容易的实例的频率。该猜想的证明被省略。最后,可以示出,近似方法输出长度为O(log(1/ε))的<F,T>电路C,以使得d(C,Rz(φ))≤ε。平均地,如果上述猜想为真,则算法运行时间是在O(logc(1/ε))上。
要使谓词“可以容易地求解”为真,有两个必要条件:
对于整数n,Nτ(ξ)是素数,并且等于5n+1,以及ξ>0,ξ·>0。
令pM是当ξ被随机地均匀选择、且Nτ(ξ)以M为界时,第一条件为真的概率。可以假设pM在O(log(1/M))上。在我们的情况中,M在φ2m的数量级,并且因此,得到在多项式时间内可求解的实例的概率是在O(1/log(1/ε))的数量级上。现在,我们示出第二条件是通过构造满足的。ξ>0的部分是不重要的,因为程序RANDOM-SAMPLE总是产生u0以使得|u0|≤φm。对于第二部分,我们注意到,对于非零的u0τn,高斯复杂度测量的值是
G(u0τn)=|(u0τn)·|2+|(u0τn)|2≥2
因此,|(u0τn)·|2≥1,这给出了所需的
ξ·=τ2m+1(|(u0τn)·|-1)≥0
概括来说,检查ξ的实例是可容易求解的,可以使用Miller-Rabin素性测试或其他测试在O(log(1/ε))上的时间多项式内完成,循环迭代的平均次数在O(log(1/ε))上,并且当ξ是素数时,针对某个正数d,范数方程的实例可以在平均处于O(logd(1/ε))上的时间内求解。平均地,对于某个正常数c,近似合成算法可以在O(logc(l/ε))时间内运行。
在表12中示出了非精确幺正的近似方法,并且该方法可以被构造如下。首先,距离d的表达式可以被表达为:
其仅取决于幺正U[u,v,0]的左下项。现在,与近似方法相比,u和v具有相反的作用。为了得到在电路大小中的log(1/ε)前面的更好的常数因子,v0被随机地选择以使得d(U[u,φmv0,0],Rz(φ)X)≤ε。程序RANDOM-SAMPLE被用来生成随机的v0。将第三输入参数r设为以考虑精确幺正的左下项已经通过因子被重新调节。一旦选择了v0,则检查是否存在具有右下项的精确幺正,换言之,范数方程
对于ξ=1-τ|v|2,|u|2=ξ
被解出。必要条件ξ·≥0总是满足的,因为1+φ|v·|2总是正的。一旦找到了范数方程的“容易”的实例,则求解了范数方程,并且构造了精确幺正。
可以示出,表12的近似程序输出长度为O(log(1/ε))的<F,T>电路,以使得d(C,Rz(φ)X≤ε。平均地,该程序的运行时间是O(logc(1/ε))。
表12.用于
的近似合成的程序
V.利用F、T的一般合成
图4是示出典型方法400的简化框图。在402,目标量子位电路U被输入。在403,对电路U进行评价以确定其是否精确幺正。如果是精确幺正,则如上文所述,在步骤406获取合适的F、T序列。如果不是精确幺正,则在404,或者通过随机搜索和选择过程,或者以分析方式,找到合适的近似,该合适的近似是精确幺正。随后在406,使用目标量子位电路的该近似,以使得与该近似相对应的F、T序列被确定。在408,提供可以使用斐波那契任意子来实现的F、T序列。
上文公开的方法可以被用来指定与斐波那契任意子相对应的门的序列的编结表示。这样的序列因此定义了被配置为执行由该编结表示定义的量子逻辑操作的量子逻辑或量子计算机硬件。可以利用例如分数量子霍尔效应设备来实现量子电路。
VI.典型的计算环境
图5以及下面的讨论旨在提供对其中可以实现公开的技术的示例计算环境的简要、一般的描述。尽管没有要求,公开的技术是在计算机可执行指令的一般上下文中描述的,所述可执行指令例如是由个人计算机(PC)执行的程序模块。一般而言,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、部件、数据结构等。此外,公开的技术可以用其他计算机系统配置来实现,所述其他计算机系统配置包括:手持设备、多处理器系统、基于微处理器的或可编程的消费电子设备、网络PC、小型计算机、大型计算机等。公开的技术还可以在其中任务由通过通信网络链接的远程处理设备执行的分布式计算环境中实现。在分布式计算环境中,程序模块可以位于本地和远程存储器存储设备二者中。
参照图5,用于实现所公开的技术的示例性系统包括采用示例性常规PC500形式的通用计算设备,包括一个或多个处理单元502、系统存储器504和将包括系统存储器504在内的各种系统组件耦合到一个或多个处理单元502的系统总线506。系统总线506可以是多种类型的总线结构中任一种,包括:存储器总线或存储器控制器、外围总线、以及使用各种总线架构中任一个的局部总线。示例性系统存储器504包括只读存储器(ROM)608和随机存取存储器(RAM)510。包含帮助在PC500内元件之间传送信息的基本例程的基本输入/输出系统(BIOS)512存储在ROM508中。如图5所示,RAM510可以存储量子位电路的F、T序列合成以及用于接收、处理和输出量子电路的计算机可执行指令。
示例性PC500还包括一个或多个存储设备530,例如用于从硬盘读取和写入到硬盘的硬盘驱动器、用于从可移动磁盘读取或写入到可移动磁盘的磁盘驱动器,以及用于从可移动光盘(如CD-ROM或其他光学介质)读出或写入到可移动光盘的光盘驱动器。这样的存储设备可以分别通过硬盘驱动器接口、磁盘驱动器接口、以及光盘驱动器接口连接到系统总线506。驱动器及其相关联的计算机可读介质向PC500提供对计算机可读指令、数据结构、程序模块、和其他数据的非易失性存储。其他类型的能够存储可以由PC访问的数据的计算机可读介质,例如磁带盒、闪速存储器卡、数字视频盘、CD、DVD盘、RAM、ROM等,也可以在示例性操作环境中使用。
多个程序模块可以存储在存储设备530中,存储设备530包括操作系统、一个或多个应用程序、其他程序模块和程序数据。量子合成和用于获取这样的合成的指令的存储,可以存储在存储设备530中。用户可以通过诸如键盘和定点设备(例如鼠标)等的一个或多个输入设备540将命令和信息输入到PC500中。其他输入设备可以包括:数字照相机、麦克风、操纵杆、游戏板、卫星天线、扫描仪等。这些和其他输入设备通常通过耦合到系统总线506的串行端口接口连接到一个或多个处理单元502,但也可以通过其他接口来连接,其他接口例如是并行端口、游戏端口、或通用串行总线(USB)。监视器546或其他类型的显示设备也经由诸如视频适配器等的接口连接到系统总线506。诸如扬声器和打印机(未示出)等的其他外围输出设备可以被包括。在一些情况下,用户接口是显示器,以使得用户可以输入电路以进行合成,并对成功的合成进行验证。
PC500可以在使用到一个或多个远程计算机(例如远程计算机560)的逻辑连接的网络环境中操作。在一些示例中,一个或多个网络或通信连接550也被包括。远程计算机560可以是另一个PC、服务器、路由器、网络PC、或者对等设备或其他常见的网络节点,并且通常包括上文关于PC1500描述的元件中的多个或全部,尽管只有一个存储器存储装置562已经在图5中示出。个人计算机500和/或远程PC560可连接到逻辑单元、局域网(LAN)和广域网(WAN)。这样的网络环境在办公室、企业范围的计算机网络、内联网和互网络中是常见的。
当在LAN网络环境中使用时,PC500通过网络接口连接到LAN。当在WAN网络环境中使用时,PC500通常包括调制解调器或用于在WAN(例如互联网)上建立通信的其他单元。在网络环境中,关于个人计算机500来描绘的程序模块或其一部分,可以存储在远程存储器存储设备中或LAN或WAN上的其他位置中。示出的网络连接是示例性的,并且可以使用用于建立计算机之间的通信链路的其他单元。
参照图6,用于实现所公开的技术的示例性系统包括计算环境600,其中,到编结图案电路的编译与消费所编译的电路的量子处理相分离。环境包括量子处理单元602以及一个或多个监测/测量设备646。量子处理器执行由经典编译单元620利用一个或多个经典处理器610预编译的量子电路。预编译的量子电路经由量子总线606被下载到量子处理单元内。
参照图6,编译是将量子算法的高层描述转换成量子电路的序列的过程。这样的高层描述可以根据情况来存储在利用一个或多个存储器和/或存储设备662的计算环境600外部的一个或多个外部计算机660上,然后在必要时经由一个或多个通信连接650下载到计算环境600之内。
VII.电路合成与构造
参照图7,在702处接收被请求的电路U。在704找到F、T分解。如上所讨论的,针对是精确幺正电路的电路,获取分解,而不需要使用F门和T门来进行近似。对于其他电路,确定是精确的幺正电路的对U的近似,然后将其分解成F门和T门。在706,对F、T分解进行存储。在708,取回所存储的分解,并且构造电路710。如图7中所示,电路710包括F门和T门的序列。典型的门序列716、718是基于设计迭代的,在设计迭代中,电路复杂度没有被充分的降低;在将电路复杂度约化到预定值时,在设计过程中获取门序列714。
已经参照所示出的实施例描述和示出了我们的发明的原理,应该认识到,所示出的实施例可以在排列和细节方面进行修改,而不偏离这些原理。例如,实施例中的以软件方式被示出的元件可以是以硬件方式实现的,反之亦然。此外,来自任何示例的技术可以与在其他示例中的任何一种或多种技术描述的技术相结合。因此,我们将进入这些权利要求的范围内的所有主题作为我们的发明来要求保护。这些部分中具体陈述的可替换方式仅仅是示例性的,并不构成这里所描述的实施例的所有可能的替代。
Claims (15)
1.一种在计算机中实现量子计算编译器的方法,包括:
确定单量子位幺正门能够被精确地表示为编结图案;以及
对基本门的序列进行合成,以精确地表示所述单量子位幺正门。
2.根据权利要求1所述的方法,其中,所述基本门<F,T>被使用来对所述编结图案进行编码,其中,ω=eiπ/5、以及
3.根据权利要求1所述的方法,其中,所述编结图案是按照<σ1,σ2>门表示的,其中,并且σ2=Fσ1F。
4.根据权利要求1所述的方法,其中,所述基本门的序列包括以ωmTj因子开头的对编结图案进行编码的门,并且包括零个或更多个FTk因子,其中,k是小于或等于9的非负整数,并且 以及ω=eiπ/5。
5.根据权利要求1所述的方法,还包括,确定所述单量子位门不能够被精确地表示为编结图案,以及获取由能够被精确表示为编结图案的门对所述门的近似,其中,所述近似是基于所请求的精度来确定的。
6.根据权利要求5所述的方法,其中,用于对精确地表示期望的幺正门的所述编结图案进行合成的方法包括对门的复杂度测量的迭代约化,其中,所述复杂度测量是与所述幺正门相关联的被选择的矩阵元素的高斯复杂度。
7.根据权利要求6所述的方法,还包括通过将ωkTj形式的门包括到所述序列中来对所述幺正进行约化,直到剩余复杂度小于或等于二为止。
8.根据权利要求1所述的方法,其中,用于对精确地表示期望的幺正门的编结图案进行合成的方法包括对所述门的复杂度测量的迭代约化。
9.一种用于量子计算机的编译器,包括:
输入端,被配置为接收单量子位门和期望的近似精度;以及
处理器,被配置为基于对所述单量子位门是否能够由编结图案电路精确表示的确定来识别与所述单量子位门相对应的门的序列。
10.根据权利要求9所述的编译器,其中,如果所述单量子位门能够由编结图案电路精确表示,则所述处理器被配置为通过将一个或多个F门和T门递归地添加到所述门的序列来识别所述门的序列,其中, ω=eiπ/5、以及
11.根据权利要求10所述的量子编译器,其中,所述处理器被配置为包括与FT10-J相对应的门序列,其中,J是小于或等于十的正整数。
12.根据权利要求11所述的编译器,其中,所述处理器被配置为递归地以FT10-J形式的门约化幺正门,直到剩余电路的高斯复杂度小于或等于二为止。
13.根据权利要求12所述的量子编译器,其中,所述处理器被配置为如果所约化的电路的高斯复杂度小于或等于二则包括门序列ωmTj,其中,k和j是整数。
14.根据权利要求9所述的编译器,其中,如果所述单量子位电路不是精确幺正的,则所述处理器被配置为识别预定精度内的与所述单量子位门相对应的能够精确表示的幺正电路。
15.根据权利要求14所述的编译器,还包括识别与对所述单量子位门进行近似的所述能够精确表示的幺正电路相对应的一个或多个F门和T门的序列,其中ω=giπ/5、以及
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/053,562 US9721209B2 (en) | 2013-10-14 | 2013-10-14 | Method and system for efficient decomposition of single-qubit quantum gates into Fibonacci anyon braid circuits |
US14/053,562 | 2013-10-14 | ||
PCT/US2014/060538 WO2015057742A2 (en) | 2013-10-14 | 2014-10-14 | Method and system for efficient decomposition of single-qubit quantum gates into fibonacci anyon braid circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105637514A true CN105637514A (zh) | 2016-06-01 |
CN105637514B CN105637514B (zh) | 2018-09-25 |
Family
ID=51866325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480056668.6A Active CN105637514B (zh) | 2013-10-14 | 2014-10-14 | 将单量子位量子门高效分解成斐波那契任意子编结电路的方法和系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9721209B2 (zh) |
EP (1) | EP3058520B1 (zh) |
CN (1) | CN105637514B (zh) |
WO (1) | WO2015057742A2 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111247538A (zh) * | 2017-10-18 | 2020-06-05 | 谷歌有限责任公司 | 量子电路的仿真 |
CN111602151A (zh) * | 2017-10-19 | 2020-08-28 | 马里兰大学帕克分校 | 具有连续参数的大规模量子电路的自动优化 |
CN112313677A (zh) * | 2018-01-31 | 2021-02-02 | 谷歌有限责任公司 | 用于实现量子门的通用控制 |
CN113196310A (zh) * | 2018-12-19 | 2021-07-30 | 微软技术许可有限责任公司 | 经由测量的鲁棒马约拉纳神奇门 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3129923B1 (en) | 2014-04-09 | 2021-10-27 | Microsoft Technology Licensing, LLC | Efficient synthesis of repeat-until-success circuits in clifford + t basis |
WO2016040708A1 (en) | 2014-09-11 | 2016-03-17 | Microsoft Technology Licensing, Llc | Efficient synthesis of probabilistic quantum circuits with fallback |
GB2554554B (en) * | 2015-03-09 | 2021-08-25 | Mosca Michele | Quantum circuit synthesis using deterministic walks |
US11113084B2 (en) | 2015-04-10 | 2021-09-07 | Microsoft Technology Licensing, Llc | Method and system for approximate quantum circuit synthesis using quaternion algebra |
WO2016164325A1 (en) | 2015-04-10 | 2016-10-13 | Microsoft Technology Licensing, Llc | Method and system for quantum circuit synthesis using quaternion algebra |
US10223084B1 (en) * | 2016-12-15 | 2019-03-05 | Lockheed Martin Corporation | Quantum Compiler |
US11620561B2 (en) | 2018-05-30 | 2023-04-04 | Mark A. Novotny | Method and system for a quantum oracle to obtain the number of quantum ground states |
US11764940B2 (en) | 2019-01-10 | 2023-09-19 | Duality Technologies, Inc. | Secure search of secret data in a semi-trusted environment using homomorphic encryption |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1568456A (zh) * | 2001-09-14 | 2005-01-19 | 独立行政法人科学技术振兴机构 | 半导体运算装置 |
CN1755715A (zh) * | 2004-07-30 | 2006-04-05 | 微软公司 | 用于执行量子计算的系统和方法 |
CN1815906A (zh) * | 2006-03-06 | 2006-08-09 | 南京邮电大学 | 一种低复杂度的多用户检测方法 |
CN1870015A (zh) * | 2006-06-28 | 2006-11-29 | 中山大学 | 一种协同量子计算机体系结构方案 |
CN101118608A (zh) * | 2007-08-23 | 2008-02-06 | 清华大学 | 任意量子比特门的分解方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7518138B2 (en) | 2004-08-31 | 2009-04-14 | Microsoft Corporation | Systems and methods for quantum braiding |
US8209279B2 (en) | 2007-09-07 | 2012-06-26 | Microsoft Corporation | Measurement-only topological quantum computation |
US9713199B2 (en) * | 2013-02-05 | 2017-07-18 | Microsoft Technology Licensing, Llc | Topological qubit fusion |
US9256834B2 (en) * | 2013-05-29 | 2016-02-09 | Microsoft Technology Licensing, Llc | Quantum computers having partial interferometric quantum gates |
-
2013
- 2013-10-14 US US14/053,562 patent/US9721209B2/en active Active
-
2014
- 2014-10-14 WO PCT/US2014/060538 patent/WO2015057742A2/en active Application Filing
- 2014-10-14 EP EP14793935.9A patent/EP3058520B1/en active Active
- 2014-10-14 CN CN201480056668.6A patent/CN105637514B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1568456A (zh) * | 2001-09-14 | 2005-01-19 | 独立行政法人科学技术振兴机构 | 半导体运算装置 |
CN1755715A (zh) * | 2004-07-30 | 2006-04-05 | 微软公司 | 用于执行量子计算的系统和方法 |
CN1815906A (zh) * | 2006-03-06 | 2006-08-09 | 南京邮电大学 | 一种低复杂度的多用户检测方法 |
CN1870015A (zh) * | 2006-06-28 | 2006-11-29 | 中山大学 | 一种协同量子计算机体系结构方案 |
CN101118608A (zh) * | 2007-08-23 | 2008-02-06 | 清华大学 | 任意量子比特门的分解方法 |
Non-Patent Citations (1)
Title |
---|
L. HORMOZI等: "Topological Quantum Compiling", 《PHYSICAL REVIEW B》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111247538A (zh) * | 2017-10-18 | 2020-06-05 | 谷歌有限责任公司 | 量子电路的仿真 |
CN111602151A (zh) * | 2017-10-19 | 2020-08-28 | 马里兰大学帕克分校 | 具有连续参数的大规模量子电路的自动优化 |
CN111602151B (zh) * | 2017-10-19 | 2024-06-04 | 马里兰大学帕克分校 | 具有连续参数的大规模量子电路的自动优化 |
CN112313677A (zh) * | 2018-01-31 | 2021-02-02 | 谷歌有限责任公司 | 用于实现量子门的通用控制 |
CN112313677B (zh) * | 2018-01-31 | 2024-06-07 | 谷歌有限责任公司 | 用于实现量子门的通用控制 |
CN113196310A (zh) * | 2018-12-19 | 2021-07-30 | 微软技术许可有限责任公司 | 经由测量的鲁棒马约拉纳神奇门 |
Also Published As
Publication number | Publication date |
---|---|
EP3058520B1 (en) | 2021-09-08 |
US20150106418A1 (en) | 2015-04-16 |
US9721209B2 (en) | 2017-08-01 |
CN105637514B (zh) | 2018-09-25 |
WO2015057742A3 (en) | 2015-08-13 |
EP3058520A2 (en) | 2016-08-24 |
WO2015057742A2 (en) | 2015-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105637514A (zh) | 将单量子位量子门高效分解成斐波那契任意子编结电路的方法和系统 | |
Zulehner et al. | Advanced simulation of quantum computations | |
Ali et al. | Generating test data from OCL constraints with search techniques | |
CN106462808B (zh) | 用于算术和函数合成的量子算法 | |
Luke | ECJ then and now | |
CN106164942A (zh) | 在Clifford+T基础上的“重复直到成功”电路的有效合成 | |
US11288589B1 (en) | Quantum circuit modeling | |
Wille et al. | Tools for quantum computing based on decision diagrams | |
Dawson et al. | Massively parallel sparse matrix function calculations with NTPoly | |
Luisa | Algorithms and complexity | |
van Dijk et al. | Multi-core symbolic bisimulation minimisation | |
CN113592095A (zh) | 一种基于量子计算的模型训练方法及装置 | |
Tsai et al. | Bit-slicing the Hilbert space: Scaling up accurate quantum circuit simulation | |
Brennan et al. | Tensor network circuit simulation at exascale | |
Chaudhary et al. | A software simulator for noisy quantum circuits | |
Turtletaub et al. | Application of quantum machine learning to VLSI placement | |
Roetteler et al. | Design automation for quantum architectures | |
Høgberget | Quantum monte-carlo studies of generalized many-body systems | |
US6968285B1 (en) | Method and apparatus for scenario search based random generation of functional test suites | |
Dyer et al. | Bounded verification of sparse matrix computations | |
Dujmović | Automatic generation of benchmark and test workloads | |
Tsai et al. | Bit-slicing the hilbert space: Scaling up accurate quantum circuit simulation to a new level | |
Robert et al. | Tools for quantum computing based on decision diagrams | |
Fekete et al. | Creating a GPGPU-accelerated framework for pattern matching using a case study | |
Chesser et al. | The Megopolis resampler: Memory coalesced resampling on GPUs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |