CN107004161B - 针对clifford+t基上的对角算子的高效实现的方法 - Google Patents

针对clifford+t基上的对角算子的高效实现的方法 Download PDF

Info

Publication number
CN107004161B
CN107004161B CN201580063191.9A CN201580063191A CN107004161B CN 107004161 B CN107004161 B CN 107004161B CN 201580063191 A CN201580063191 A CN 201580063191A CN 107004161 B CN107004161 B CN 107004161B
Authority
CN
China
Prior art keywords
phase
quantum
circuit
phi
entanglement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580063191.9A
Other languages
English (en)
Other versions
CN107004161A (zh
Inventor
A·博查罗夫
K·斯沃雷
J·韦尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN107004161A publication Critical patent/CN107004161A/zh
Application granted granted Critical
Publication of CN107004161B publication Critical patent/CN107004161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Complex Calculations (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

量子电路和电路设计基于使用相位上下文的对角幺正矩阵的因子分解。将相位稀疏型/相位密集型近似的成本/复杂度进行比较，并且选择合适的实现方式。针对Clifford+T基中的相位稀疏实现方式，基于在相位上下文中的相位的出现次数按照对角幺正矩阵的因子来定义所需的纠缠电路。

Description

针对CLIFFORD+T基上的对角算子的高效实现的方法
技术领域
本公开涉及量子计算。
背景技术
对角算子出现在各种不同的量子计算算法中，并且它们的高效实现对于在所提出的量子计算架构上创建实际的实现方式至关重要。在近似精度精确的精确对角算子分解的情况下，精确分解展示出通过使用具有较小容错成本的基本的CNOT门来发生所有纠缠的特性。这导致被放置在单量子位旋转数目中的量子资源复杂度的完整性，在这些方法中，其通常具有指数缩放。在一些情况下，对角算子的精确分解产生单量子位旋转，单量子位旋转难以或者无法通过使用Clifford+T通用门集合来精确地实现。因此，通常需要单量子位近似方法。
由于精确分解方法是基于使用算子空间的完整功能基表示来执行张量乘积类型分解的结构，因此在对应的电路中如何分布相位角只有很小或者完全没有自由度。这在很大程度上是精确分解的结果，但是其具有在精确分解下仅具有单种方式来实现相关联的量子电路的不期望的副作用。
如果从有限的相位集合中选择出现在对角幺正矩阵中的相位，则精确方法通常产生过度悲观(大量)的单量子位旋转数量，试图使在整个n-量子位操作空间上所需的旋转离开原地。在一些情况下，相位值中的高度非局域相关性可以引起少量的单量子位旋转。由于这些方法仅使用基本的CNOT纠缠算子，因此，归因于在例如典型量子纠错码中实现Clifford门的成本较低，存在与作为结果的电路的纠缠特性相关联的基本上为0的容错实现成本。然而，如果相异的相位的数目很小和/或将沿着对角线相位的分布高度地局域化(Localize)到算子空间的特定区域，则这种非局域分解引起单量子位旋转的数目的指数缩放。由于由这些方法产生的旋转角度通常不能在HT基上精确地实现，因此需要近似方法为了将其分解成该基。然而，由于这些方法导致在纠缠操作中零容错实现成本，因此，电路的容错成本可以快速地增长到在量子计算架构的实际实现方式中不可行的程度。因此，需要近似方法。
发明内容
本文公开了定义用于实现n-量子位对角幺正矩阵的量子电路的方法和装置。所公开的方法在实际上重要的参数范围内提供了比常规设计更高效的目标对角幺正矩阵的近似值。使用所公开的方法产生的电路被称为具有级联纠缠子的电路。基于相位上下文来选择在相位上下文中具有旋转角度的多个旋转算子，并且基于应用于辅助量子位的多个旋转算子来定义量子电路。具有级联纠缠子的电路的设计利用相位上下文的稀疏性，作为电路合成过程的一部分，将该设计与其他设计相比较(诸如，精确设计)，从而使得可以选择最佳电路。通常，将对角幺正矩阵因子分解为对角算子的乘积，并且将因子中的每一个因子表示为单个旋转和一个或者多个纠缠电路。可以基于在相关联的因子中的相应相位的出现次数来在Clifford+T基中表示纠缠电路。
附图说明
图1图示了针对
Figure GDA0002304040050000021
实现
Figure GDA0002304040050000022
的量子电路。
图2A图示了使用相位上下文来定义对角幺正矩阵的量子电路的代表性方法。
图2B图示了基于量子位的数目和在对角幺正矩阵中的选择的相位的出现次数来在Clifford+T基定义纠缠电路的代表性的方法。
图3图示了使用精确(相位密集的)表示或者基于相位上下文(相位稀疏的)的表示来定义对角幺正矩阵的量子电路的代表性的方法。
图4图示了实现级联纠缠子的量子电路。
图5图示了与在相位上下文中的单个相位相关联的代表性的量子电路。
图6图示了代表性的基于处理器的量子电路设计环境。
图7图示了产生耦合至量子处理器的量子电路布置的代表性的传统计算机。
具体实施方式
如在本申请和权利要求书中使用的，单数形式“一”、“一个”、和“所述”包括复数形式，除非上下文另有明确规定。此外，术语“包含(includes)”是指“包括(comprises)”。进一步地，术语“耦合”不排除在耦合的项之间存在中间元件。
本文描述的系统、装置、和方法不应该被以任何方式解释为是限制性的。相反，本公开涉及各种公开的实施例的所有新颖的以及非显而易见的特征和方面，无论是单独的特征和方面还是特征和方面的各种组合和子组合。所公开的系统、方法、和装置不限于任何特定方面或者特征或者其组合，所公开的系统、方法、和装置也不要求应该存在任何一个或者多个特定优点或者应该解决问题。任何操作理论都是为了便于解释，但是所公开的系统、方法和装置不限于这样的操作理论。
虽然为了呈现的方便，按照特定的相继顺序描述了所公开的方法中的一些方法的操作，但是应该理解，这种描述的方式包含重新布置，除非下面阐述的特定语言要求特定顺序。例如，可以在一些情况下重新布置或者同时执行按顺序描述的操作。此外，为了简单起见，附图可以不示出所公开的系统、方法和装置可以与其他系统、方法和装置结合使用的各种方式。另外，该描述有时使用如“产生”和“提供”等术语来描述所公开的方法。这些术语是执行的实际操作的高级抽象概念。与这些术语对应的实际操作会根据具体实现方式而变化，并且本领域的技术人员可以容易地进行辨别。
在一些示例中，值、过程、或者装置被称为“最低”、“最佳”、“最小”等。应理解，这样的描述旨在表明可以在许多使用的功能替代方案中进行选择，并且这样的选择不需要更好、更小、或者优于其它选择。
在一些示例中，术语“幺正”或者“幺正矩阵”用于指由可以按照各种方式实现的量子电路执行的功能。在下面的描述中，还将这样的矩阵称为电路以便进行描述。可以将与单量子位算子X、Y、和Z对应的一些常用量子门(称为泡利(Pauli)门)表示为：
Figure GDA0002304040050000041
Figure GDA0002304040050000042
Figure GDA0002304040050000043
Figure GDA0002304040050000044
该多控CNOT被控制在1个字符串(所有控制设置为1)，但是可替代地，控制可以设置有任何位字符串。
Clifford+T基可以用于定义任意量子电路并且包括定义为如下的阿达马(Hadamard)门H、相位门S、受控非门(CNOT)和T门：
Figure GDA0002304040050000051
Figure GDA0002304040050000052
Figure GDA0002304040050000053
Figure GDA0002304040050000054
可以使用这些门的组合和标量ω＝eiπ/4来执行任意量子计算。参照该门集合来描述本文公开的示例。另外，在下面的描述中，将幺正矩阵图示为取决于相位
Figure GDA0002304040050000055
该相位
Figure GDA0002304040050000056
取决于对应的旋转角度θi，从而使得
Figure GDA0002304040050000057
在一些情况下，
Figure GDA0002304040050000058
用于指复杂项
Figure GDA0002304040050000059
并且
Figure GDA00023040400500000510
的含义将基于上下文而变得明显。本文使用术语“成本”来提供电路复杂度的测量，更低的成本电路设计需要更少或者较少复杂门用于其实现。在一些情况下，基于在最终电路中的T门的数目来估计成本。然而，成本还可以基于在最终电路中所需的单量子位旋转的数目。
介绍
一些公开的示例涉及解决精确方法的缺陷并且允许使用少量相位来实现对角幺正矩阵以产生相位稀疏的表示的方法和装置。可以基于相异的相位的数目与和对角幺正矩阵相关联的相位的总数之比来测量稀疏性。例如，针对表示为具有K个相异的相位的nxn对角矩矩阵的幺正矩阵，可以将稀疏性系数定义为s＝k/2n。在一些示例中，可以将s小于1/2、1/4、1/8、1/16、…、21-n的对角矩阵称为稀疏的。通常，与s＝1/2或者1/4相称的值被认为是稀疏的。在一些示例中，将相位稀疏型分解与幺正矩阵的精确实现方式或者其它实现方式进行比较，并且选择与较低成本相关联的表示。
如本文使用的，相位上下文是在0与2π之间的k个相异的相位φi的集合。相位上下文可以包括随机或者选择的相位。通过对与算子相关联的相位上下文上的幺正矩阵执行分解而不是直接对算子执行分解，提供了如何分布旋转角度的灵活性，这是因为始终可以给出近似的旋转角度作为来自相位上下文的两个相异的相位之比。这提供了选择若干可能相位上下文分解中的一个的能力，从而使得可以将作为结果的单量子位旋转调整为在给定的单量子位旋转近似和所需精度下具有最小复杂度的角度。此外，由于分解是在相位上下文上而不是算子本身，因此实现该算子所需的单量子位旋转将永远不会超过k个单量子位旋转，其中k是在基础相位上下文中的相位的数目。
与该好处相关联的折衷是：与精确方法不同，相位上下文分解具有与通常是多控非门的纠缠操作相关联的潜在高容错成本，其中可以基于在位字符串中的一系列位值来将控制控制在0或者1。
然而，这些纠缠算子具有精确容错成本，并且该成本不取决于单量子位相位近似的目标精度。因此，渐近实现通常受由需要近似的单量子位相位旋转的数目支配。在相位稀疏的矩阵的情况下，与精确分解相比较，这样的旋转的数目在级联纠缠子框中通常会更少。
相位上下文和级联纠缠子
考虑在具有k＜＜2n个相异的相位φi的n个量子位上的对角幺正矩阵算子，即，形式为U＝diag(φ1，...，φ1，φ2，...，φ2，...，φk，...，φk)的幺正矩阵U。可以通过将U递归地因子分解为k-1个相位旋转的乘积来执行相位上下文分解。为此，将U表示为全局相位(例如，φ1)与以下形式的k-1个单参数对角算子的乘积：
Figure GDA0002304040050000061
下面图示了
Figure GDA0002304040050000062
的示例分解。
输入对角幺正矩阵
Figure GDA0002304040050000071
的形式如下：
Figure GDA0002304040050000072
其中，Φ0、Φ1、Φ2、Φ3、是表示四个相异的相位的单位模量的复数。可以通过相位φ0来缩放对角元素，从而使得，在i＝1，2，3的情况下，φ′i＝φi/φ0，以产生缩放后的幺正矩阵U：
Figure GDA0002304040050000073
然后，可以将缩放后的幺正矩阵U表示为对角矩阵Mi的乘积。在该示例中，与φ0相关联的矩阵恰好是恒等式，即，
Figure GDA0002304040050000074
因为除了1之外的任何相位在
Figure GDA0002304040050000075
中出现了六次，所以，可以将在分解式中的第一分量矩阵M1写为：
Figure GDA0002304040050000081
如上面所示出的，最后六行的对角元素为φ′i。类似地，可以将在分解式中的第二分量矩阵M2写为：
Figure GDA0002304040050000082
在这种情况下，除了1或者φ′i之外的任何相位出现三次，从而使得将最后三行的对角元素设置为φ′2/φ′1。最后，可以将分解式中的第三分量矩阵M3写为：
Figure GDA0002304040050000083
因为除了1、φ1、φ2之外的任何相位(即，φ3)出现一次，所以将第八行中的对角元素设置为φ′3/φ′2。最终分解式为：
Figure GDA0002304040050000091
使用该分解式的幺正矩阵的实现可以导致更简单、成本更低的电路。
针对φ＝eiθ，
Figure GDA0002304040050000092
可以通过使用以下内容来实现算子
Figure GDA0002304040050000093
(相当于全局相位)：1)初始化为|0>的辅助量子位；2)辅助量子位的单次轴向旋转P(θ)；以及3)使主要n-量子位寄存器与辅助量子位纠缠的两个相同的逻辑门(但是关于轴向旋转算子对称地应用)。为方便起见，本文将纠缠逻辑门称为级联纠缠子。
参照图1，针对
Figure GDA0002304040050000094
实现
Figure GDA0002304040050000095
的量子电路100包括n-量子位寄存器102(图示为n＝5)、辅助量子位104、纠缠门106、108、和轴向旋转算子110。在该上下文中执行这样的级联纠缠子的成本仅取决于量子位n的数目和算子
Figure GDA0002304040050000096
的结构，而不取决于其分解式的期望精度。
在图2A中示出了代表性方法200。在202处，接收对角幺正矩阵的定义。在204处，对角幺正矩阵因子被分解为对角算子项
Figure GDA0002304040050000097
的乘积，该对角算子项
Figure GDA0002304040050000098
中的每一个与在206处的单个旋转和纠缠门相关联。在208处，用一个或者多个单控非门或者多控非门来表示纠缠门，并且在210处，这些门被分解为Clifford+T电路。在212处，提供了Clifford+T基的输入对角幺正矩阵的电路定义。通常，当门的乘积恢复恒等运算时，至少可以去除与纠缠相关联的一些门。下面将对该方法进行详细描述。
虽然基于相位上下文的分解可以是优越的，但是在一些情况下，可以确定相位上下文和精确电路两者。如在图3中示出的，代表性方法300包括：接收在302处接收到的对角幺正矩阵的定义。在304处，获取相位上下文，以及在306处，使用相位上下文来表示对角幺正矩阵并且确定该表示的复杂度。在308处，定义精确电路，并且确定该精确电路的复杂度。在310处，将精确电路和相位上下文电路的复杂度进行比较。根据该比较，在314处选择精确电路或者在312中选择基于相位上下文的电路。在一些示例中，如果对角幺正矩阵被确定为相位稀疏的，则仅产生基于相位上下文的电路定义或者电路规范。
下面更详细地描述图2至图3的方法。当|j>∈J或者V|j>＝|j>时，假设
Figure GDA00023040400500001011
为由旋转的基向量的列表，即，V|j>＝φ|j>。当|j>∈J或者0时，假设
Figure GDA0002304040050000108
是逻辑激活函数，其中
Figure GDA0002304040050000109
然后可以更简洁地将
Figure GDA0002304040050000101
表示为：
V(φ，l)＝∑(j)∈iφΩl(j)|j><j|
与每个这样的算子V相关联的是级联纠缠子X(V)，可以在n+1量子位基上将该级联纠缠子X(V)正式定义为：
Figure GDA00023040400500001010
其中j∈[0，...，2n-1]，b∈[0，1]。可以由具有仅取决于n和
Figure GDA0002304040050000102
的T-计数的Clifford+T电路来精确地表示这样的纠缠子。此外，在大多数情况下，表示由辅助量子旋转分离的一对匹配纠缠子(诸如，在图1中示出的)的成本将小于一个纠缠子的成本的两倍。
可以看出：1)可以将级联纠缠子精确地表示为单控非门和多控非门的组合(在一些情况下，利用指定控制的二进制位字符串)；2)这种类型的最佳组合仅取决于
Figure GDA0002304040050000103
的位表示；以及3)将在n个量子位上的任何多控非门精确地表示为具有与控制电平的数量成比例的T-计数的Clifford+T电路(通过使用最多一个附加辅助量子位)。
可以将实现一对匹配的级联纠缠子所需的Clifford+T电路的最小整体T-计数表示为
Figure GDA0002304040050000104
可以通过(预期)T-计数C0log2(1/∈)+O(log(log(l/ε)))的Clifford+T电路来使辅助量子的单个不受控制的轴向旋转近似于精度∈，其中C0为取决于分解方案的常数。因此，针对算子
Figure GDA0002304040050000105
进行近似处理所需的T-计数受
Figure GDA0002304040050000106
的限制。
将原始目标对角算子U表示为乘积
Figure GDA0002304040050000107
并且因此，可以通过对使相应算子
Figure GDA0002304040050000111
近似于精度∈/(k-1)的电路的级联来使其近似于精度∈。因此，整体近似电路的所需T-计数受
Figure GDA0002304040050000112
的限制，其中
Figure GDA0002304040050000113
是在该分解式中生成的所有级联纠缠子的成本的总上限。
示例
假设W∈U(2)为将被实现为n-量子位受控版本(即，实现为V＝Λn(W))的任意单量子位幺正矩阵，其中控制是n个量子位的给定二进制位字符串设置。虽然可以将V分解为级联C-非门和不受控制的单量子位幺正矩阵的网络，但是这样的分解的成本可以受对单量子位幺正矩阵进行近似处理的成本的支配。如果要求高精度，则更具成本效益的选项是首先考虑W的欧拉角分解。假设W＝δΛ(α)HΛβ)HΛ(γ)，其中α、β、γ、δ是相位因子以及H是阿达马门。则Λn(W)＝Λn(δ)Λn+1(α)Λn(H)Λn+1(β)Λn(H)Λn+1(γ)。可以在O(n)的T-计数在Clifford+T基中精确地表示Λn(H)，其与期望的近似精度无关。但是Λn(δ)、Λn+1(α)、Λn+1(β)、Λn+1(γ)是单参数对角幺正矩阵。通过允许一个辅助量子位并且使用级联纠缠子，可以使Λn(δ)、Λn+1(α)、Λn+1(β)、Λn+1(γ)中的每一个与电路近似，该电路的成本直到级联纠缠子的成本受对单个单量子位轴向旋转进行近似处理的T-计数支配。该网络的一种实现使用辅助量子位并且将Λn(W)表示为两个纠缠子和Λ1(W)的组合。
通过1)精确的基于沃尔什(Walsh)的分解式，诸如，Welch等人在新物理学期刊16：033040(2014)“Efficient quantum circuits for diagonal unitaries withoutancillas”中公开的，该内容以引用的方式并入本文，和2)在步骤1)处生成的所有单量子位旋转的独立∈-近似的组合，来给出用于对角算子进行近似处理的基线。基线(Baseline)方法允许单量子位近似分解的外部算法Asingle作为超参数。外部算法可以基于各种方法中的任何一种，诸如，所谓的重复直到成功电路，具有或者不具有回退。针对相位稀疏型情况，可以使用称为“利用级联纠缠子进行分解”的替代方法，该方法也将Asingle作为超参数。在表1中图示了代表性的过程。
Figure GDA0002304040050000121
表1.利用级联纠缠子进行分解
表1的过程使用附加过程CPT(Clifford+T级联纠缠子分解)用于Clifford+T基上一对匹配的纠缠子(即，级联纠缠子)进行精确表示。在形式为X(V)的逻辑门给定的情况下，应用将门均衡地因子分解为多控非门和已知的Clifford+T网络。如在表1中示出的，使用在O(m)中的T-计数处的每个Λm(NOT)的精确表示。Giles和Selinger在Phys.Rev.A 87：032332(2013)“Exact synthesis of multi-qubit Clifford+T circuits”中描述了这种表示，该内容以引用的方式并入本文。在表2中图示了CPT过程。
Figure GDA0002304040050000131
表2.Clifford+T级联纠缠子分解(CPT方法)
在图2B中还图示了CPT过程。如图所示，针对
Figure GDA0002304040050000132
级联纠缠子X(V)完全由n和
Figure GDA0002304040050000133
定义，并且提供了一种用于基于
Figure GDA0002304040050000134
的二进制表示来将X(V)扩展为多控CNOT门的网络的方法。该网络可以用于估计Clifford+T基上的X(V)的成本的上限。
为了将
Figure GDA0002304040050000135
实现为
Figure GDA0002304040050000136
将(n+1)量子位算子
Figure GDA0002304040050000137
定义如下：
Figure GDA0002304040050000138
否则
Figure GDA0002304040050000139
当如此定义时，当且仅当
Figure GDA00023040400500001311
时状态|k>|0>拾取相位因子φ，这正是
Figure GDA00023040400500001312
作用于|k>|0>的方式。实现
Figure GDA00023040400500001313
的次优方式将是：将
Figure GDA00023040400500001314
因子分解为
Figure GDA00023040400500001315
其中
Figure GDA00023040400500001318
k＝0，...2n-1，b∈{0，1}是可变受控CNOT门，该可变受控CNOT门与Λn(X)等效，直到在量子位中的一些量子位上的可能的位翻转门。在该因子分解下，
Figure GDA00023040400500001316
的成本受
Figure GDA00023040400500001317
乘以Λn(X)的成本的限制，该Λn(X)的成本是统一的最坏情况界限。通常可以改进该界限。
代表性CPT过程
下面说明用于对
Figure GDA0002304040050000141
算子进行分解的简单递归算法。在对由该算法产生的电路的成本分析中，忽略泡利门和Clifford门的成本，仅考虑T-计数。考虑稍微更普通的算子Xn(p，q)p≤q≤2n其如下定义：
Figure GDA00023040400500001411
以及
Xn(p，q)|k>|b>＝|k>|b>，k＜p||k≥q。
根据该定义，
Figure GDA0002304040050000142
任何Xn(p，q)算子有效地与以Xn(q-p)为模运算泡利组等效。Xn(p，q)为纠缠算子，其中由主要基状态|p>，...|q-1>来激活在辅助量子位上的CNOT。假设|bn-1...b0>作为q-1的位表示。将邻接的一对X门耦合到bk＝0的任何这种量子位线k。获取纠缠算子，其中由主要基状态|2n-(q-p)>，...|2n-1>来激活在辅助量子位上的CNOT，该主要基状态|2n-(q-p)>，...|2n-1>是Xn(q-p)，即，Xn(p，q)是Xn(q-p)的泡利伴随矩阵。针对p＜q1＜q2，Xn(p，q1)Xn(q1，q2)＝Xn(p，q2)，并且Xn(p，p)是任何p≤2n的恒等算子。
针对p＜q，考虑m＝Ilog2(q-p)n并且
Figure GDA0002304040050000144
那么存在两种对
Figure GDA0002304040050000145
算子进行递归拆分的方法：
1)
Figure GDA0002304040050000146
或者
2)
Figure GDA0002304040050000147
可以按照格式
Figure GDA0002304040050000148
来写第一拆分并且按照格式
Figure GDA0002304040050000149
来写第二拆分，其中P1、P2是可有效计算的泡利乘方。如果给定0≤m≤n那么
Figure GDA00023040400500001412
将
Figure GDA00023040400500001410
分解为具有接近最优T-计数的Clifford+T电路是基于以下事实：随着k越来越大，可以由具有在O(k)中的T-计数的Clifford+T网络来有效地实现Λk(X)。如果该T-计数与k完全成比例，则下面的方法将实现最佳性。然而，我们只能确定用于实现Λk(X)所需的T-计数小于或者等于某一κk，其中，κ是常数。
假设E(n，k)是用于实现在Clifford+T上的Xn(k)算子所需的T-计数。分解策略是一种在
Figure GDA00023040400500001534
位上的递归动态编程，该递归动态编程在每个级别处执行以下双向选择：
0)如果
Figure GDA0002304040050000151
则返回恒等(identity)电路和为0的成本估计。否则计算
Figure GDA0002304040050000152
1)如果
Figure GDA0002304040050000153
是整数，则
Figure GDA0002304040050000154
使cn- m 作为实现
Figure GDA0002304040050000156
的已知库Clifford+T电路。返回
Figure GDA00023040400500001536
和
Figure GDA0002304040050000157
的已知T-计数作为成本估计。
2)递归地计算
Figure GDA0002304040050000158
的电路c以及其估计的T-计数
Figure GDA0002304040050000159
3)递归地计算
Figure GDA00023040400500001510
的电路
Figure GDA00023040400500001511
以及其估计的T-计数
Figure GDA00023040400500001512
4)如果
Figure GDA00023040400500001513
则返回电路c与Λn- m (X)的电路的级联和该级联的整体T-计数作为成本估计，否则返回电路
Figure GDA00023040400500001514
与
Figure GDA00023040400500001515
的电路的级联和该级联的整体T-计数作为成本估计。
该算法的运行时间是在
Figure GDA00023040400500001516
的位大小中的指数，并且因此在
Figure GDA00023040400500001517
中。针对
Figure GDA00023040400500001518
的较大值，这可能成为问题，因此提供了利用在
Figure GDA00023040400500001519
中的运行时间复杂度使算法尾递归的简化逻辑。将该简化算法描述为如下：
0)如果
Figure GDA00023040400500001520
则返回电路和为0的成本估计；否则计算
Figure GDA00023040400500001521
1)如果
Figure GDA00023040400500001522
是整数，则
Figure GDA00023040400500001523
使cn- m 作为实现Λn- m (X)的已知库Clifford+T电路并且返回
Figure GDA00023040400500001537
和cn- m 的已知T-计数作为成本估计。
2)否则如果
Figure GDA00023040400500001524
则递归地计算
Figure GDA00023040400500001525
的电路c以及其T-计数估计
Figure GDA00023040400500001526
假设cn- m 是实现Λn- m (X)的已知库Clifford+T电路。返回
Figure GDA00023040400500001538
作为电路并且返回
Figure GDA00023040400500001535
以及cb- m 的T-计数作为
Figure GDA00023040400500001527
3)否则(隐含
Figure GDA00023040400500001528
)，递归地计算电路
Figure GDA00023040400500001529
的电路
Figure GDA00023040400500001530
以及其估计的T-计数
Figure GDA00023040400500001531
假设
Figure GDA00023040400500001532
是实现
Figure GDA00023040400500001533
的已知库Clifford+T电路并且返回
Figure GDA0002304040050000161
作为电路，并且返回
Figure GDA0002304040050000162
以及
Figure GDA0002304040050000163
的T-计数作为
Figure GDA0002304040050000164
明显的是，在2)和3)中的尾递归的论证设计为总是小于
Figure GDA0002304040050000165
并且因此尾递归的深度从不超过
Figure GDA0002304040050000166
示例
作为示例，考虑将表2的方法应用于
Figure GDA0002304040050000167
在步骤4，获取m的值，即m＝4。由于
Figure GDA0002304040050000168
大于4(2 m )/3，因此，在步骤13、14，递归地应用CPT过程。在步骤14，从后续CPT过程获取库电路，而在步骤13，使用
Figure GDA0002304040050000169
而不是
Figure GDA00023040400500001610
来调用CPT过程。在
Figure GDA00023040400500001611
的情况下，执行步骤9、10，在步骤10中的CPT调用引起库电路，并且步骤10引起
Figure GDA00023040400500001612
的附加CPT过程调用。因此，获取m＝1、8、32的电路，与23＝32-8-1对应。可以通使用基于23＝16+4+2+1的分解来解释替代电路，但是该电路需要一系列4纠缠序列。
图4图示了用5位寄存器402和单个辅助量子位404示出的对应纠缠电路400(与X6(23)相关联)。第一纠缠电路406(对应于2m+1＝5)被耦合至与位值25＝32相关联的量子位和辅助量子位404。通过第二纠缠电路408(对应于2m+1＝3)来将大于或者等于8的相似位值耦合至辅助量子位404。第三纠缠电路410与2m+1＝1相关联。完全扩展是X6(23)＝X6(32)+P1X6(8)+P1P2+X6(1)+P2，其中P1、P2是泡利门。
图5图示了实现
Figure GDA00023040400500001613
的电路500。该电路包括可以包括一个或者多个X-门和旋转门506的纠缠电路502、504、508、510。如示出的，电路对502、504和506、508相对于旋转门506对称地定位。
计算环境
图6和下面的讨论旨在提供对可以实现所公开的技术的示例性计算环境的简要一般性描述。虽然不是必需的，但是在由个人计算机(PC)执行的计算机可执行指令的一般上下文(诸如，过程模块)中描述了所公开的技术。通常，程序模块包括执行特定任务或者实现特定抽象数据类型的例程、程序、对象、部件、数据结构等。此外，所公开的技术可以利用其他计算机系统配置来实现，包括：手持设备、多处理器系统、基于微处理器的消费电子产品或者可编程消费电子产品、网络PC、小型计算机、大型计算机等。所公开的技术还可以在由通过通信网络链接的远程处理装置来执行任务的分布式计算环境中实践。在分布式计算环境中，程序模块可以位于本地和远程存储器存储装置中。
参照图6，用于实现所公开的技术的示例性系统包括格式为示例性常规PC 600的通用计算设备，包括一个或者多个处理单元602、系统存储器604、和将包括系统存储器604的各种系统部件耦合至一个或多个处理单元602的系统总线606。该系统总线606可以是若干类型的总线结构中的任何一种，包括：存储器总线或者存储器控制器、外围总线、和使用各种总线架构中的任何一种架构的本地总线。示例性系统存储器604包括只读存储器(ROM)608和随机存取存储器(RAM)610。包含帮助在PC 600内的元件之间的信息转发的基本例程的基本输入/输出系统(BIOS)612被存储在ROM 608中。
如在图6中示出的，用于对角幺正矩阵因子分解的计算机可执行指令被存储在存储器部分616中并且与相位上下文相关联的值存储在617处。另外，存储器部分618存储可以使用存储在存储器部分611中的计算机可执行指令来将其分解为Clifford+T基的获得的纠缠电路定义。计算机可执行指令还被存储以便接收旋转角度和精度以及通信电路定义。
示例性PC 600进一步包括一个或者多个存储设备630，诸如，用于从硬盘读取和写入硬盘的硬盘驱动器、用于从可移动磁盘读取或者写入可移动磁盘的磁盘驱动器、和用于从可移动光盘读取或者写入的光盘驱动器(诸如，CD-ROM或者其他光学介质)。可以分别通过硬盘驱动器接口、磁盘驱动器接口、和光驱接口来将这种存储设备连接至系统总线606。驱动器及其相关联的计算机可读介质为PC 600提供计算机可读指令、数据结构、程序模块、和其他数据的非易失性存储。可以存储可由PC可访问的数据的其他类型的计算机可读介质(诸如，磁带盒、闪存卡、数字视频盘、CD、DVD、RAM、ROM等)还可以在示例性操作环境中使用。
可以将若干程序模块存储在包括操作系统、一个或者多个应用程序、其他程序模块、和程序数据的存储设备630中。可以将用于获得这种合成的量子合成和指令的存储装置存储在存储设备630以及存储器604中或者除了存储器604之外。用户可以通过一个或者多个输入设备640(诸如，键盘和定点装置(诸如，鼠标))来将命令和信息输入到PC 600中。其他输入装置可以包括数字照相机、麦克风、操纵杆、游戏板、卫星天线、扫描器等。通常通过耦合至系统总线606的串行端口接口来将这些和其他输入设备连接至一个或者多个处理单元602，但是可以通过其他接口(诸如，并行端口、游戏端口、或者通用串行总线(USB))来连接这些和其它输入装置。还经由(诸如，视频适配器)接口来将显示器646或者其它类型的显示装置连接至系统总线606。可以包括其他外围输出装置，诸如，扬声器和打印机(未示出)。在一些情况下，显示用户界面，从而使得用户可以输入用于合成的电路，并且验证成功的合成。
PC 600可以使用到一个或者多个远程计算机(诸如，远程计算机660)的逻辑连接来在网络环境中进行操作。在一些示例中，包括一个或者多个网络或者通信连接650。虽然在图6中仅图示了存储器存储设备662，但是远程计算机660可以是另一PC、服务器、路由器、网络PC、或者对等装置或者其他公共网络节点，并且通常包括上面相对于PC 600所描述的元件中的许多或者全部元件。个人计算机600和/或远程计算机660可以连接至逻辑局域网(LAN)和广域网(WAN)。这种网络环境在办公室、企业宽计算机网络、内部网、和互联网中是常见的。
当在LAN网络环境中使用时，通过网络接口来将PC 600连接至LAN。当在WAN网络环境中使用时，PC 600通常包括用于在WAN(诸如，互联网)上建立通信的调制解调器或者其他装置。在网络环境中，可以将相对于个人计算机600或者个人计算机600的部分描绘的程序模块存储在远程存储器存储设备或者在LAN或者WAN上的其他位置中。示出的网络连接是示例性的，并且可以使用建立在计算机之间的通信链路的其他方法。
参照图7，用于实现所公开的技术的示例性系统包括计算环境700，在该计算环境700中，编译到编织图案电路中与消耗编译电路的量子处理分离。环境包括量子处理单元702和一个或者多个监测/测量装置746。量子处理器执行由传统编译器单元720利用(多个)传统处理器710预编译的量子电路。经由量子总线706来将预编译量子电路(诸如，RUS电路703)下载到量子处理单元中。
参照图7，编译是将量子算法的高级描述转换为量子电路的序列的过程。可以利用一个或者多个存储器和/或存储设备762来将这种高级描述(视情况而定)存储在计算环境700外部的一个或者多个外部计算机760上，然后必要时经由一个或者多个通信连接750来将其下载到计算环境700中。可替代地，传统编译器单元720被耦合至传统处理器710和过程库721，该过程库721包含用于实现上面描述的方法所必需的一些或者所有过程，诸如，因子分解、定义相位上下文、将纠缠电路分解为Clifford+T电路以及存储要使用的编译电路或者电路定义的电路库703。
已经参照图示的实施例描述了并且说明了本发明的原理，应认识到在不脱离这些原理的情况下，可以对图示的实施例的布置和细节进行修改。例如，在软件中示出的所示实施例的元件可以在硬件中实现，并且反之亦然。而且，来自任何示例的技术可以与在任何一个或者多个其它示例中描述的技术组合。在这些部分中具体讨论的替代方案仅仅是示例性的并且不构成所有可能性。

Claims (21)

1.一种定义用于在量子计算机中实现对角幺正矩阵的量子电路的方法，包括：
关于n个量子位的集合接收所述对角幺正矩阵的定义，其中，n是正整数；
接收近似精度；
基于相位上下文，对所述对角幺正矩阵进行处理以便选择在所述相位上下文中具有旋转角度的多个单量子位旋转算子；
基于应用于辅助量子位的所述多个旋转算子来定义所述量子电路；以及
基于所述定义，实现所述量子电路。
2.根据权利要求1所述的方法，其中所述相位上下文是稀疏的。
3.根据权利要求1所述的方法，进一步包括：评估与基于所述相位上下文被定义的所述量子电路相关联的成本。
4.根据权利要求3所述的方法，其中基于所述相位上下文被定义的所述量子电路包括多个级联纠缠门序列对，并且所述量子电路的所述成本基于所述多个级联纠缠门序列对被估计。
5.根据权利要求4所述的方法，进一步包括：评估与所述对角幺正矩阵的精确表示相关联的成本；以及
如果所述相位密集表示的所述成本小于所述相位稀疏复杂度评估的复杂度，则基于所述精确表示来定义所述量子电路。
6.根据权利要求3所述的方法，其中所述成本与单个单量子位旋转的数目相关联或与所述量子电路中的T门相关联。
7.根据权利要求1所述的方法，其中所述量子电路在Clifford+T基中被定义。
8.根据权利要求7所述的方法，进一步包括：将所述对角幺正矩阵因子分解为形式为
Figure FDA0002304040040000011
的乘积，其中V(φm，lm)＝diag(1，...，1，φm，...，φm)，m是正整数，φm是在所述相位上下文中的相位，lm是在V(φm，lm)中的所述相位φm的出现次数，在V(φm，lm)中的相位1出现的次数是2n-lm，并且k是在所述相位上下文中的相位的数目。
9.根据权利要求8所述的方法，进一步包括：基于量子位n和lm的数目来定义与所述V(φm，lm)中的一个或者多个V(φm，lm)相关联的级联纠缠门序列对。
10.根据权利要求9所述的方法，其中所述级联纠缠门序列对基于针对m的至少一个值的
Figure FDA0002304040040000021
的评估被确定。
11.一种用于设计量子计算机的系统，包括：
通信连接，所述通信连接接收n个量子位上的对角幺正矩阵的定义；以及
处理器，所述处理器：
对所述对角幺正矩阵进行因子分解，使得所述对角幺正矩阵可表示为形式为V(φm，lm)＝diag(1，...，1，φm，...，φm)的因子的乘积，其中m是正整数，φm是在相位上下文中的相位，并且lm是在V(φm，lm)中的所述相位φm的出现次数，在V(φm，lm)中的相位1出现的次数是2n-lm，并且k是在所述相位上下文中的相位的数目；以及
基于所述因子V(φm，lm)来产生与所述对角幺正矩阵对应的量子电路设计。
12.根据权利要求11所述的系统，其中所述处理器进一步利用所述因子V(φm，lm)中的每个因子来建立单个单量子位旋转门和至少一个级联纠缠电路，并且所述量子电路设计基于与所述单量子位旋转门和所述级联纠缠电路相关联的门序列。
13.根据权利要求12所述的系统，其中处理器基于lm和量子位的数目n来定义针对与所述因子V(φm，lm)中的至少一个因子V(φm，lm)相关联的级联纠缠电路的门。
14.根据权利要求11所述的系统，其中处理器基于lm和量子位的数目n来定义针对与所述因子V(φm，lm)中的每个因子V(φm，lm)相关联的至少一个级联纠缠电路的门。
15.根据权利要求14所述的系统，其中所述至少一个级联纠缠电路基于
Figure FDA0002304040040000031
的估计被确定。
16.根据权利要求11所述的系统，其中所述处理器进一步建立所述相位上下文作为随机相位的集合。
17.根据权利要求11所述的系统，其中所述相位上下文是稀疏的。
18.根据权利要求17所述的系统，其中在所述对角幺正矩阵中的相异的相位的数目与2n之比小于或者等于1/2。
19.根据权利要求11所述的系统，其中所述处理器基于Clifford+T基的量子门产生所述量子电路设计。
20.一种计算机辅助的量子电路设计方法，包括：
确定对角幺正矩阵是相位稀疏的还是相位密集的；
如果所述对角幺正矩阵是相位稀疏的，则基于在相位上下文上的所述对角幺正矩阵的因子分解来产生量子电路设计，以及
基于所述量子电路设计，实现所述量子电路。
21.根据权利要求20所述的计算机辅助的量子电路设计方法，其中所述量子电路设计包括旋转电路和纠缠电路，并且进一步包括：基于在所述对角幺正矩阵中的对应相位的出现次数来定义至少一个纠缠电路。
CN201580063191.9A 2014-11-21 2015-11-20 针对clifford+t基上的对角算子的高效实现的方法 Active CN107004161B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462083102P 2014-11-21 2014-11-21
US62/083,102 2014-11-21
PCT/US2015/061711 WO2016081788A1 (en) 2014-11-21 2015-11-20 Method for efficient implementation of diagonal operators over clifford+t basis

Publications (2)

Publication Number Publication Date
CN107004161A CN107004161A (zh) 2017-08-01
CN107004161B true CN107004161B (zh) 2020-06-02

Family

ID=54705921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580063191.9A Active CN107004161B (zh) 2014-11-21 2015-11-20 针对clifford+t基上的对角算子的高效实现的方法

Country Status (4)

Country Link
US (1) US10366339B2 (zh)
EP (1) EP3221822B1 (zh)
CN (1) CN107004161B (zh)
WO (1) WO2016081788A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3192018B1 (en) * 2014-09-11 2019-08-21 Microsoft Technology Licensing, LLC Efficient synthesis of probabilistic quantum circuits with fallback
US20180046933A1 (en) * 2016-08-11 2018-02-15 Board Of Regents, The University Of Texas System System and method for controlling a quantum computing emulation device
US11580000B2 (en) * 2017-07-23 2023-02-14 Keysight Technologies Canada Inc. Systems and methods for local randomized benchmarking
US11250190B2 (en) * 2017-09-22 2022-02-15 International Business Machines Corporation Simulating quantum circuits
US10922457B2 (en) * 2017-10-19 2021-02-16 University Of Maryland Automated optimization of large-scale quantum circuits with continuous parameters
US10599805B2 (en) 2017-12-01 2020-03-24 International Business Machines Corporation Superconducting quantum circuits layout design verification
US10592814B2 (en) 2017-12-01 2020-03-17 International Business Machines Corporation Automatic design flow from schematic to layout for superconducting multi-qubit systems
US20190378032A1 (en) * 2018-06-06 2019-12-12 Microsoft Technology Licensing, Llc Layouts for fault-tolerant quantum computers
US10657212B2 (en) 2018-09-18 2020-05-19 International Business Machines Corporation Application- or algorithm-specific quantum circuit design
CN113361717B (zh) * 2021-05-28 2022-09-23 北京百度网讯科技有限公司 量子态数据处理模型的训练方法、装置、电子设备及介质
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409564A (zh) * 2008-11-25 2009-04-15 南京邮电大学 一种基于稳定子码的量子低密度奇偶校验码的构造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456994B1 (en) 1998-05-05 2002-09-24 Robert Tucci Computer for a quantum computer
US7184555B2 (en) 2001-04-11 2007-02-27 Magiq Technologies, Inc. Quantum computation
US20090182542A9 (en) 2001-12-22 2009-07-16 Hilton Jeremy P Hybrid classical-quantum computer architecture for molecular modeling
US20040024750A1 (en) 2002-07-31 2004-02-05 Ulyanov Sergei V. Intelligent mechatronic control suspension system based on quantum soft computing
US7018852B2 (en) * 2002-08-01 2006-03-28 D-Wave Systems, Inc. Methods for single qubit gate teleportation
US7590607B2 (en) * 2003-12-09 2009-09-15 California Institute Of Technology Non-unitary probabilistic quantum computing circuit and method
US20060123363A1 (en) 2004-12-07 2006-06-08 Williams Colin P Method and apparatus for automated design of quantum circuits
EP1672569A1 (en) 2004-12-20 2006-06-21 STMicroelectronics S.r.l. A method of performing a quantum algorithm for simulating a genetic algorithm
US7875876B1 (en) 2006-06-15 2011-01-25 Hrl Laboratories, Llc Scalable quantum computer
US8209279B2 (en) 2007-09-07 2012-06-26 Microsoft Corporation Measurement-only topological quantum computation
US8190553B2 (en) 2007-12-20 2012-05-29 Routt Thomas J Methods and systems for quantum search, computation and memory
US8671369B2 (en) 2009-12-08 2014-03-11 University Of Seoul Industry Cooperation Foundation Quantum Karnaugh map
US9779359B2 (en) 2012-03-14 2017-10-03 Microsoft Technology Licensing, Llc Quantum arithmetic on two-dimensional quantum architectures
US8600525B1 (en) * 2012-05-31 2013-12-03 Honeywell Asca Inc. Efficient quadratic programming (QP) solver for process control and optimization
US20140026107A1 (en) * 2012-07-19 2014-01-23 Microsoft Corporation Method and system for optimal decomposition of single-qubit quantum circuits using standard quantum gates
US9836698B2 (en) 2012-07-19 2017-12-05 Microsoft Technology Licensing, Llc Method and system for decomposing single-qubit quantum circuits into a discrete basis
US9633313B2 (en) 2013-03-14 2017-04-25 Microsoft Technology Licensing, Llc Method and system that implement a V-gate quantum circuit
US9514415B2 (en) 2013-03-15 2016-12-06 Microsoft Technology Licensing, Llc Method and system for decomposing single-qubit quantum circuits into a discrete basis
US9275011B2 (en) * 2013-03-27 2016-03-01 Microsoft Technology Licensing, Llc Fast quantum and classical phase estimation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409564A (zh) * 2008-11-25 2009-04-15 南京邮电大学 一种基于稳定子码的量子低密度奇偶校验码的构造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
New methods for Quantum Compiling;Vadym Kliuchnikov;《PhD thesis in computer science at University of Waterloo》;20140430;第1-133页 *
Tools for Quantum Algorithms;tad hogg etal;《http://arXiv:quant-ph/9811073》;19981230;第1-15页 *
量子逻辑电路的研究与设计;张小颖;《中国优秀硕士学位论文全文数据库》;20091115(第11期);第I135-453页 *

Also Published As

Publication number Publication date
WO2016081788A1 (en) 2016-05-26
US20170316336A1 (en) 2017-11-02
EP3221822A1 (en) 2017-09-27
US10366339B2 (en) 2019-07-30
EP3221822B1 (en) 2024-05-29
CN107004161A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107004161B (zh) 针对clifford+t基上的对角算子的高效实现的方法
Zulehner et al. Advanced simulation of quantum computations
CN109800883B (zh) 量子机器学习框架构建方法、装置及量子计算机
Amy et al. A meet-in-the-middle algorithm for fast synthesis of depth-optimal quantum circuits
CN107077641B (zh) 具有回退的概率性量子电路的有效综合
Parikh et al. Block splitting for distributed optimization
US10242321B2 (en) Efficient synthesis of repeat-until-success circuits in clifford + T basis
EP3105719B1 (en) Classical simulation constants and ordering for quantum chemistry simulation
Lang et al. Unitary transformation of the electronic hamiltonian with an exact quadratic truncation of the baker-campbell-hausdorff expansion
Holmes et al. Impact of qubit connectivity on quantum algorithm performance
WO2015123083A2 (en) Improved quantum circuit for chemistry simulation
EP3058520B1 (en) Method and system for efficient decomposition of single-qubit quantum gates into fibonacci anyon braid circuits
US11004008B2 (en) Efficient topological compilation for metaplectic anyon model
Dang et al. Optimising matrix product state simulations of Shor's algorithm
CA3011415A1 (en) Decoding-based method for quantum circuit optimization
AU2020229289A1 (en) Quantum relative entropy training of boltzmann machines
CN115244549A (zh) 用于量子化学的量子计算机上资源优化的费米子局部模拟的方法和设备
Vieijra et al. Many-body quantum states with exact conservation of non-Abelian and lattice symmetries through variational Monte Carlo
Gondzio et al. Solving large-scale optimization problems related to Bell’s Theorem
Dov et al. Approximate encoding of quantum states using shallow circuits
Allcock et al. Constant-depth circuits for Uniformly Controlled Gates and Boolean functions with application to quantum memory circuits
Tong et al. Empirical learning of dynamical decoupling on quantum processors
US20220383178A1 (en) Control sequence for quantum computer
Nagarajan et al. Simulating and compiling code for the sequential quantum random access machine
Sergiyenko et al. Genetic programming of pipelined datapaths for FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant