CN105610322A - 一种双通道降压变换电路及双通道降压变换器 - Google Patents

一种双通道降压变换电路及双通道降压变换器 Download PDF

Info

Publication number
CN105610322A
CN105610322A CN201511031331.2A CN201511031331A CN105610322A CN 105610322 A CN105610322 A CN 105610322A CN 201511031331 A CN201511031331 A CN 201511031331A CN 105610322 A CN105610322 A CN 105610322A
Authority
CN
China
Prior art keywords
output
unit
power switch
input
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511031331.2A
Other languages
English (en)
Inventor
耿翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Baoli Microelectronics Co Ltd
Original Assignee
Shenzhen Baoli Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Baoli Microelectronics Co Ltd filed Critical Shenzhen Baoli Microelectronics Co Ltd
Priority to CN201511031331.2A priority Critical patent/CN105610322A/zh
Publication of CN105610322A publication Critical patent/CN105610322A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0083Converters characterised by their input or output configuration
    • H02M1/009Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明适用于集成电路领域,提供了一种双通道降压变换电路及双通道降压变换器,包括:含三个功率开关管的功率开关单元;第一、第二降压单元的输入端连接功率开关单元的输出端;加法器一输入与电流检测单元连接,加法器另一输入与振荡和斜坡补偿单元连接;第一、第二处理单元的第一输入端分别连接第一、第二降压单元的输出端,第二输入端均连接加法器的输出端;逻辑控制单元的第一、第二输入端分别连接第一、第二处理单元的输出端,输出端分别对应连接功率开关单元的控制端。本发明节省了一个功率管和三个控制单元实现对双通道的降压控制,大幅减少了器件数量,降低了芯片面积和成本,并采用主、从电压跟随,减少了两个电源轨道之间的差分干扰。

Description

一种双通道降压变换电路及双通道降压变换器
技术领域
本发明属于集成电路领域,尤其涉及一种双通道降压变换电路及双通道降压变换器。
背景技术
目前在手机、消费电子以及一些工业应用中大量采用双通道输出电压的降压变换器,而现有双通道降压变换器一般采用两个半桥结构实现,无论集成是否,始终有四个MOSFET(Metal-Oxide-SemiconductorFieldEffectTransistor,金属氧化物半导体场效应晶体管)在工作,并且在降压变换器内部采用两套控制逻辑,从而导致基于该结构的双通道降压变换器成本较高,芯片面积也较大,无法满足市场需求。
发明内容
本发明实施例的目的在于提供一种双通道降压变换电路,旨在解决现有双通道降压变换结构器件多,导致成本高、体积大的问题。
本发明实施例是这样实现的,一种双通道降压变换电路,所述电路包括:
功率开关单元,包括三个依次串接的功率开关管,用于根据三个开关控制信号生成第一开关信号和第二开关信号,三个功率开关管的控制端分别为所述功率开关单元的三个控制端,三个串接的功率开关管之间的两个串接点分别为所述功率开关单元的两个输出端;
第一降压单元,用于根据所述第一开关信号进行降压变换,生成第一反馈信号,所述第一降压单元的输入端与所述功率开关单元的第一输出端连接;
第二降压单元,用于根据所述第二开关信号进行降压变换,生成第二反馈信号,所述第二降压单元的输入端与所述功率开关单元的第二输出端连接;
电流检测单元,用于检测功率开关电流,生成检测电压,所述电流检测单元的检测端与所述功率开关单元的电源端连接,所述电流检测单元的输出端与加法器的一输入端连接;
振荡和斜坡补偿单元,用于对所述检测电压进行补偿,生成补偿电压,所述振荡和斜坡补偿单元的输出端与所述加法器的另一输入端连接;
第一处理单元,用于对所述第一反馈信号进行误差放大处理,并根据补偿后的检测电压生成第一脉宽信号,所述第一处理单元的第一输入端与所述第一降压单元的输出端连接,所述第一处理单元的第二输入端与所述加法器的输出端连接;
第二处理单元,用于对所述第二反馈信号进行误差放大处理,并根据补偿后的检测电压生成第二脉宽信号,所述第二处理单元的第一输入端与所述第二降压单元的输出端连接,所述第二处理单元的第二输入端与所述加法器的输出端连接;
逻辑控制单元,用于根据所述第一脉宽信号和所述第二脉宽信号生成第一、第二、第三开关控制信号,所述逻辑控制单元的第一、第二输入端分别与所述第一处理单元、所述第二处理单元的输出端连接,所述逻辑控制单元的三个输出端分别与所述功率开关单元的三个控制端对应连接。
本发明实施例的另一目的在于,提供一种包括上述双通道降压变换电路的双通道降压变换器。
本发明实施例仅采用三个功率开关管实现功率开关控制,节省了一个功率管,节省了成本,减小了芯片面积,并且本发明实施例仅采用一个电流检测单元、一个振荡和斜坡补偿单元和一个逻辑控制单元即可实现对双通道的降压控制,大幅减少了器件数量、简化了电路结构、大幅降低了芯片面积,成本得到了有效的控制。另外,本发明实施例还通过两降压单元分别生成主、从输出电压轨,使得主输出电压轨大于从输出电压轨,且从输出电压轨一直跟随主输出电压轨的变化,从而使两路输出电压差值固定,保证信号之间不受噪声或者其他干扰的影响,从而保持差模信号的纯净。
附图说明
图1为本发明实施例提供的双通道降压变换电路的结构图;
图2为本发明实施例提供的双通道降压变换电路的示例电路结构图;
图3为本发明实施例提供的双通道降压变换电路中功率开关单元的波形图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例节省了一个功率管和一个电流检测单元、一个振荡和斜坡补偿单元、一个逻辑控制单元实现对双通道的降压控制,大幅减少了器件数量、简化了电路结构、大幅降低了芯片面积,成本得到了有效的控制,并采用主、从电压跟随,减少了两个电源轨道之间的差分干扰。
图1示出了本发明实施例提供的双通道降压变换电路的结构,为了便于说明,仅示出了与本发明相关的部分。
作为本发明一实施例,该双通道降压变换电路可以应用于双通道降压变换器中,包括:
功率开关单元11,包括三个依次串接的功率开关管M1、M2、M3,用于根据三个开关控制信号A、B、C实现功率开关控制,生成第一开关信号SW1和第二开关信号SW2,三个功率开关管M1、M2、M3的控制端分别为功率开关单元11的三个控制端,三个串接的功率开关管M1、M2、M3之间的两个串接点分别为功率开关单元11的两个输出端;
第一降压单元12A,用于根据第一开关信号SW1进行降压变换,生成第一反馈信号FB1,第一降压单元12A的输入端与功率开关单元11的第一输出端连接;
第二降压单元12B,用于根据第二开关信号SW2进行降压变换,生成第二反馈信号FB2,第二降压单元12B的输入端与功率开关单元11的第二输出端连接;
电流检测单元13,用于检测功率开关电流,生成检测电压Vsense,电流检测单元13的检测端与功率开关单元11的电源端连接,电流检测单元13的输出端与加法器15的一输入端连接;
振荡和斜坡补偿单元14,用于对检测电压Vsense进行补偿,生成补偿电压Vslp,振荡和斜坡补偿单元14的输出端与加法器15的另一输入端连接;
第一处理单元16A,用于对第一反馈信号FB1进行误差放大处理,并根据补偿后的检测电压Vc生成第一脉宽信号PWM1,第一处理单元16A的第一输入端与第一降压单元12A的输出端连接,第一处理单元16A的第二输入端与加法器15的输出端连接;
第二处理单元16B,用于对第二反馈信号FB2进行误差放大处理,并根据补偿后的检测电压Vc生成第二脉宽信号PWM2,第二处理单元16B的第一输入端与第二降压单元12B的输出端连接,第二处理单元16B的第二输入端与加法器15的输出端连接;
逻辑控制单元17,用于根据第一脉宽信号PWM1和第二脉宽信号PWM2生成开关控制信号A、B、C,逻辑控制单元17的第一、第二输入端分别与第一处理单元16A、第二处理单元16B的输出端连接,逻辑控制单元17的三个输出端分别与功率开关单元11的三个控制端对应连接。
与现有技术的双通道降压变换器拓扑相比较,本发明实施例可以仅采用三个功率开关管实现功率开关控制,节省了一个功率管,节省了成本,减小了芯片面积,并且本发明实施例,可以仅仅采用一个电流检测单元、一个振荡和斜坡补偿单元和一个逻辑控制单元即可实现对双通道的降压控制,相比于现有技术中必须采用两套电流检测、振荡和斜坡补偿及逻辑控制电路实现双通道降压控制,大幅减少了器件数量、简化了电路结构、大幅降低了芯片面积,成本得到了有效的控制。
同时,本发明实施例还对输出的两个电压进行主从区分,通过第一降压单元生成主输出电压轨,通过第二降压单元生成从输出电压轨,从输出电压轨一直跟随主输出电压轨的变化,且主输出电压轨大于从输出电压轨,从而使两路输出电压差值固定,保证信号之间不受噪声或者其他干扰的影响,保持差模信号的纯净。
图2示出了本发明实施例提供的双通道降压变换电路的示例电路结构,为了便于说明,仅示出了与本发明相关的部分。
作为本发明一实施例,该功率开关单元11包括:
第一功率开关管M1、第二功率开关管M2和第三功率开关管M3;
第一功率开关管M1、第二功率开关管M2和第三功率开关管M3的控制端分别为功率开关单元11的第一、第二、第三控制端,第一功率开关管M1的输入端为功率开关单元11的电源端连接电源电压VIN,第一功率开关管M1的输出端与第二功率开关管M2的输入端连接,第二功率开关管M2的输出端与第三功率开关管M3的输入端连接,第三功率开关管M3的输出端接地GND,第一功率开关管M1的输出端为功率开关单元11的第一输出端,第二功率开关管M2的输出端为功率开关单元11的第二输出端。
作为本发明一优选实施例,第一功率开关管M1、第二功率开关管M2和第三功率开关管M3均可以采用N型MOS管实现,其中N型MOS管的漏极为第一功率开关管M1、第二功率开关管M2和第三功率开关管M3的输入端,N型MOS管的源极为第一功率开关管M1、第二功率开关管M2和第三功率开关管M3的输出端,N型MOS管的栅极为第一功率开关管M1、第二功率开关管M2和第三功率开关管M3的控制端。
作为本发明一实施例,该第一降压单元12A包括:
电感L1、电容C1、电阻R1、电阻R11和电阻R12;
电感L1的一端为第一降压单元12A的输入端,电感L1的另一端通过电容C1接地,电感L1的另一端还同时与电阻R1的一端和电阻R11的一端连接,电阻R1的另一端接地,电阻R11的另一端为第一降压单元12A的输出端通过电阻R12接地。
第二降压单元12B包括:
电感L2、电容C2、电阻R2、电阻R21和电阻R22;
电感L2的一端为第二降压单元12B的输入端,电感L2的另一端通过电容C2接地,电感L2的另一端还同时与电阻R2的一端和电阻R21的一端连接,电阻R2的另一端接地,电阻R21的另一端为第二降压单元12B的输出端通过电阻R22接地。
作为本发明一实施例,该第一处理单元16A包括:
第一误差放大器EA1、第一比较器Comp1、电阻R61和电容C61;
第一误差放大器EA1的反向输入端为第一处理单元16A的第一输入端,第一误差放大器EA1的正向输入端连接基准电压VREF,第一误差放大器EA1的输出端与电阻R61的一端连接,电阻R61的另一端通过电容C61接地,第一误差放大器EA1的输出端还与第一比较器Comp1的反向输入端连接,第一比较器Comp1的正向输入端为第一处理单元16A的第二输入端,第一比较器Comp1的输出端为第一处理单元16A的输出端。
第二处理单元16B包括:
第二误差放大器EA2、第二比较器Comp2、电阻R62和电容C62;
第二误差放大器EA2的反向输入端为第二处理单元16B的第一输入端,第二误差放大器EA2的正向输入端连接基准电压VREF,第二误差放大器EA2的输出端与电阻R62的一端连接,电阻R62的另一端通过电容C62接地,第二误差放大器EA2的输出端还与第二比较器Comp2的正向输入端连接,第二比较器Comp1的反向输入端为第二处理单元16B的第二输入端,第而比较器Comp2的输出端为第二处理单元16B的输出端。
作为本发明一实施例,该逻辑控制单元17包括:
与门AND1和逻辑处理模块LOGIC;
与门AND1的两输入端分别为逻辑控制单元17的第一、第二输入端,与门AND1的输出端与逻辑处理模块LOGIC的输入端连接,逻辑处理模块LOGIC的第一、第二、第三输出端分别为逻辑控制单元17的第一、第二、第三输出端。
在本发明实施例中,逻辑处理模块LOGIC包括产生时钟信号的振荡模块,该时钟信号和逻辑信号CtrlB经逻辑处理生成第一、第二、第三开关控制信号,逻辑信号CtrlB为第一脉宽信号PWM1和第二脉宽信号PWM2信号的逻辑与输出。
工作方式:
结合图1和图2,在对输出电压轨VO1充电的阶段,开关控制信号A会为高导通功率开关管M1,在这个阶段,同时也会对输出电压轨VO2充电,开关控制信号B也会高导通功率开关管M2,由于这是对两个电压轨VO1、VO2同时充电的阶段,因此功率开关管M3会被开关控制信号C关闭。电感L1、电感L2的电感电流IL1、IL2分别如图2所示,电感电流IL1、IL2会上升。当电流导通致使补偿后的检测电压Vc等于误差放大信号COMP2的时候,第二脉宽信号PWM2会变低,并且控制开关控制信号B输出为低,关断功率开关管M2,到现在为止,输出电压轨VO2充电阶段结束,需要进行输出电压轨VO2的放电阶段,这个时候,功率开光管M3会被开关控制信号C控制导通。电感L2的电感电流IL2开始下降。当功率开关管M1继续导通致使误差放大信号COMP1等于补偿后的检测电压Vc的时候,这个时候开关控制信号A会变低,控制功率开关管M1关断,同时控制开关控制信号B变高开启功率开关管M2,这个时候输出电压轨VO1也进入了放电阶段。通过这样的操作,输出电压轨VO1和VO2分别会稳定在VIN*Ton1/Tsw和VIN*Ton2/Tsw这样的值,其中,Ton1、Ton2分别为功率开关管M1、M2的导通时间,Tsw为开关周期,即系统通过设置分压电阻的预设值。对输出电压轨VO2来说,其充电阶段中,必然包括了输出电压轨VO1的充电阶段,而且输出电压轨VO2的充电阶段仅能小于等于输出电压轨VO1的充电时间,所以主输出电压轨VO1的电压值必然大于从输出电压轨VO2的电压值。
从而可以保证两通道的输出电压,且从输出电压轨VO2有效的跟随主输出电压轨VO1的变化,主输出电压轨VO1始终大于从输出电压轨VO2。主输出电压轨经VO1分压后形成所述第一反馈信号FB1,从输出电压轨VO2经分压后形成所述第二反馈信号FB2。
本发明实施例的另一目的在于,提供一种包括上述双通道降压变换电路的双通道降压变换器。
本发明实施例仅采用三个功率开关管实现功率开关控制,节省了一个功率管,节省了成本,减小了芯片面积,并且本发明实施例仅采用一个电流检测单元、一个振荡和斜坡补偿单元和一个逻辑控制单元即可实现对双通道的降压控制,大幅减少了器件数量、简化了电路结构、大幅降低了芯片面积,成本得到了有效的控制。另外,本发明实施例还通过两降压单元分别生成主、从输出电压轨,使得主输出电压轨大于从输出电压轨,且从输出电压轨一直跟随主输出电压轨的变化,两路输出电压差值固定,保证信号之间不受噪声或者其他干扰的影响,从而保持差模信号的纯净。
以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种双通道降压变换电路,其特征在于,所述电路包括:
功率开关单元,包括三个依次串接的功率开关管,用于根据三个开关控制信号生成第一开关信号和第二开关信号,三个功率开关管的控制端分别为所述功率开关单元的三个控制端,三个串接的功率开关管之间的两个串接点分别为所述功率开关单元的两个输出端;
第一降压单元,用于根据所述第一开关信号进行降压变换,生成第一反馈信号,所述第一降压单元的输入端与所述功率开关单元的第一输出端连接;
第二降压单元,用于根据所述第二开关信号进行降压变换,生成第二反馈信号,所述第二降压单元的输入端与所述功率开关单元的第二输出端连接;
电流检测单元,用于检测功率开关电流,生成检测电压,所述电流检测单元的检测端与所述功率开关单元的电源端连接,所述电流检测单元的输出端与加法器的一输入端连接;
振荡和斜坡补偿单元,用于对所述检测电压进行补偿,生成补偿电压,所述振荡和斜坡补偿单元的输出端与所述加法器的另一输入端连接;
第一处理单元,用于对所述第一反馈信号进行误差放大处理,并根据补偿后的检测电压生成第一脉宽信号,所述第一处理单元的第一输入端与所述第一降压单元的输出端连接,所述第一处理单元的第二输入端与所述加法器的输出端连接;
第二处理单元,用于对所述第二反馈信号进行误差放大处理,并根据补偿后的检测电压生成第二脉宽信号,所述第二处理单元的第一输入端与所述第二降压单元的输出端连接,所述第二处理单元的第二输入端与所述加法器的输出端连接;
逻辑控制单元,用于根据所述第一脉宽信号和所述第二脉宽信号生成第一、第二、第三开关控制信号,所述逻辑控制单元的第一、第二输入端分别与所述第一处理单元、所述第二处理单元的输出端连接,所述逻辑控制单元的三个输出端分别与所述功率开关单元的三个控制端对应连接。
2.如权利要求1所述的电路,其特征在于,所述功率单元包括:
第一功率开关管、第二功率开关管和第三功率开关管;
所述第一功率开关管、所述第二功率开关管和所述第三功率开关管的控制端分别为所述功率单元的第一、第二、第三控制端,所述第一功率开关管的输入端为所述功率单元的电源端连接电源电压,所述第一功率开关管的输出端与所述第二功率开关管的输入端连接,所述第二功率开关管的输出端与所述第三功率开关管的输入端连接,所述第三功率开关管的输出端接地,所述第一功率开关管的输出端为所述功率单元的第一输出端,所述第二功率开关管的输出端为所述功率单元的第二输出端。
3.如权利要求2所述的电路,其特征在于,所述第一、第二、第三功率开关管均为N型MOS管,其中N型MOS管的漏极为所述第一、第二、第三功率开关管的输入端,N型MOS管的源极为所述第一、第二、第三功率开关管的输出端,N型MOS管的栅极为所述第一、第二、第三功率开关管的控制端。
4.如权利要求1所述的电路,其特征在于,所述第一降压单元生成主输出电压轨,所述主输出电压轨经分压后形成所述第一反馈信号,所述第二降压单元生成从输出电压轨,所述从输出电压轨经分压后形成所述第二反馈信号;
从输出电压轨跟随主输出电压轨的变化,且主输出电压轨大于从输出电压轨。
5.如权利要求1所述的电路,其特征在于,所述第一降压单元包括:
电感L1、电容C1、电阻R1、电阻R11和电阻R12;
所述电感L1的一端为所述第一降压单元的输入端,所述电感L1的另一端通过所述电容C1接地,所述电感L1的另一端还同时与所述电阻R1的一端和所述电阻R11的一端连接,所述电阻R1的另一端接地,所述电阻R11的另一端为所述第一降压单元的输出端通过所述电阻R12接地;
所述第二降压单元包括:
电感L2、电容C2、电阻R2、电阻R21和电阻R22;
所述电感L2的一端为所述第二降压单元的输入端,所述电感L2的另一端通过所述电容C2接地,所述电感L2的另一端还同时与所述电阻R2的一端和所述电阻R21的一端连接,所述电阻R2的另一端接地,所述电阻R21的另一端为所述第二降压单元的输出端通过所述电阻R22接地。
6.如权利要求1所述的电路,其特征在于,所述第一处理单元包括:
第一误差放大器、第一比较器、电阻R61和电容C61;
所述第一误差放大器的反向输入端为所述第一处理单元的第一输入端,所述第一误差放大器的正向输入端连接基准电压,所述第一误差放大器的输出端与所述电阻R61的一端连接,所述电阻R61的另一端通过所述电容C61接地,所述第一误差放大器的输出端还与所述第一比较器的反向输入端连接,所述第一比较器的正向输入端为所述第一处理单元的第二输入端,所述第一比较器的输出端为所述第一处理单元的输出端;
所述第二处理单元包括:
第二误差放大器、第二比较器、电阻R62和电容C62;
所述第二误差放大器的反向输入端为所述第二处理单元的第一输入端,所述第二误差放大器的正向输入端连接基准电压,所述第二误差放大器的输出端与所述电阻R62的一端连接,所述电阻R62的另一端通过所述电容C62接地,所述第二误差放大器的输出端还与所述第二比较器的正向输入端连接,所述第二比较器的反向输入端为所述第二处理单元的第二输入端,所述第而比较器的输出端为所述第二处理单元的输出端。
7.如权利要求1所述的电路,其特征在于,所述逻辑控制单元包括:
与门和逻辑处理模块;
所述与门的两输入端分别为所述逻辑控制单元的第一、第二输入端,所述与门的输出端与所述逻辑处理模块的输入端连接,所述逻辑处理模块的第一、第二、第三输出端分别为所述逻辑控制单元的第一、第二、第三输出端。
8.如权利要求7所述的电路,其特征在于,所述逻辑处理模块包括产生时钟信号的振荡模块,所述时钟信号和逻辑信号经逻辑处理生成所述第一、第二、第三开关控制信号;
所述逻辑信号为所述第一脉宽信号和所述第二脉宽信号信号的逻辑与输出。
9.一种双通道降压变换器,其特征在于,所述双通道降压变换器包括如权利要求1至8任一项所述的双通道降压变换电路。
CN201511031331.2A 2015-12-31 2015-12-31 一种双通道降压变换电路及双通道降压变换器 Pending CN105610322A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511031331.2A CN105610322A (zh) 2015-12-31 2015-12-31 一种双通道降压变换电路及双通道降压变换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511031331.2A CN105610322A (zh) 2015-12-31 2015-12-31 一种双通道降压变换电路及双通道降压变换器

Publications (1)

Publication Number Publication Date
CN105610322A true CN105610322A (zh) 2016-05-25

Family

ID=55989928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511031331.2A Pending CN105610322A (zh) 2015-12-31 2015-12-31 一种双通道降压变换电路及双通道降压变换器

Country Status (1)

Country Link
CN (1) CN105610322A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886508A (en) * 1997-08-29 1999-03-23 Computer Products, Inc. Multiple output voltages from a cascaded buck converter topology
CN1893246A (zh) * 2005-06-21 2007-01-10 英特尔公司 多输出降压转换器
CN204376711U (zh) * 2014-12-24 2015-06-03 成都芯源系统有限公司 升压降压开关功率变换器、控制电路及模式切换控制单元
TW201535947A (zh) * 2014-01-24 2015-09-16 Smart Chip Microelectronic Co Ltd 開關式電源供應器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886508A (en) * 1997-08-29 1999-03-23 Computer Products, Inc. Multiple output voltages from a cascaded buck converter topology
CN1893246A (zh) * 2005-06-21 2007-01-10 英特尔公司 多输出降压转换器
TW201535947A (zh) * 2014-01-24 2015-09-16 Smart Chip Microelectronic Co Ltd 開關式電源供應器
CN204376711U (zh) * 2014-12-24 2015-06-03 成都芯源系统有限公司 升压降压开关功率变换器、控制电路及模式切换控制单元

Similar Documents

Publication Publication Date Title
CN106604460B (zh) 恒流电路、恒流控制器及恒流控制方法
CN105842526B (zh) 一种零电流检测电路和方法、及电压变换电路
CN102931841B (zh) 多相直流对直流电源转换器
CN101145699B (zh) 电源系统和用于控制输出电压的方法
Jung et al. An error-based controlled single-inductor 10-output DC-DC buck converter with high efficiency under light load using adaptive pulse modulation
CN102868297B (zh) 一种固定截止时间pfm模式开关电源控制器
CN103219884A (zh) 一种原边反馈恒流控制电路及其控制方法
CN109495078B (zh) 一种基准电压生成电路及开关电源
US20210351687A1 (en) Inductor current reconstruction circuit, power converter and inductor current reconstruction method thereof
CN104991113B (zh) 应用于高频开关电源中的过零检测电路
CN102331517A (zh) 一种电感电流检测电路及dc-dc电源开关转换器
CN108432112A (zh) Dc-dc变换器以及负载驱动用半导体集成电路
US20120268090A1 (en) Switching power supply device
CN104242629A (zh) 一种具有斜坡补偿功能的低压低功耗 pwm 比较器
CN104660028A (zh) 一种功率因数校正电路
CN103138579A (zh) 相位补偿电路、具有该电路的半导体集成电路和功率供应电路
CN115149928A (zh) 工艺温度计电压不敏感高精度振荡器电路
CN106953508B (zh) 总谐波失真优化电路、方法、驱动控制器及开关电源系统
CN206878690U (zh) 总谐波失真优化电路、驱动控制器及开关电源系统
CN204089595U (zh) 功率变换器
CN103929060B (zh) 降压变换电路
CN104242638A (zh) 通过源控mos管进行的电源充电和续流检测
Hardy et al. A Reconfigurable Single-Inductor Multi-Stage Hybrid Converter for 1-Cell Battery Chargers
CN106712513B (zh) 峰值电流检测电路及功率变换装置
CN105471291B (zh) 一种反激式ac-dc电压转换电路及反激式电压转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160525

RJ01 Rejection of invention patent application after publication