CN105591665A - 用于确定互调失真的方法和设备 - Google Patents

用于确定互调失真的方法和设备 Download PDF

Info

Publication number
CN105591665A
CN105591665A CN201510644914.6A CN201510644914A CN105591665A CN 105591665 A CN105591665 A CN 105591665A CN 201510644914 A CN201510644914 A CN 201510644914A CN 105591665 A CN105591665 A CN 105591665A
Authority
CN
China
Prior art keywords
signal
input
level
mixer stage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510644914.6A
Other languages
English (en)
Other versions
CN105591665B (zh
Inventor
格利乔瑞·伊特金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN105591665A publication Critical patent/CN105591665A/zh
Application granted granted Critical
Publication of CN105591665B publication Critical patent/CN105591665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0085—Monitoring; Testing using service channels; using auxiliary channels using test signal generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Superheterodyne Receivers (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)

Abstract

描述了用于确定互调失真的方法和设备。用于确定混频级的互调失真产物的方法300包括：基于输入信号驱动混频级的信号输入的(301)，其中，输入信号的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号的频率；在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当输入信号的幅度被切换到第一电平时利用输入信号对信号输入的驱动，并且该第二输出信号响应于当输入信号的幅度被切换到第二电平时利用输入信号对信号输入的驱动(302)；基于第一输出信号和第二输出信号之间的差确定互调失真(303)。

Description

用于确定互调失真的方法和设备
技术领域
本公开涉及用于内部确定互调失真并基于该互调失真对混频级进行校正的设备和方法。本公开还涉及使用此方法和设备的无线电接收器。
背景技术
在无线通信网络的组件之间传输的信号可包括不同类型的不需要的成分，这些不需要的成分在被输入到非线性元件时可干扰接收器性能(互调失真)，特别是两个射频成分出现在无线电接收器的混频级的输入处的情况下所生成的二阶互调。无线通信网络中所采用的方法和设备不断需要改进。特别地，希望测量互调失真并使用所测量的互调失真产物对无线电接收器进行校正。
附图说明
附图被包括在内以提供对各方面的进一步理解，并且附图被包含到说明书中并构成说明书的一部分。附图示出各方面，同时描述用于解释各方面的原理。其它方面并且各方面的预期优点将易于被领会，因为通过参考以下详细描述它们变得更容易被理解。相同参考标号表示对应的相似部件。
图1是示出用户设备120的无线电接收器的混频器内的互调失真105的无线电通信100的示意图。
图2是在无线电接收器的下变频混频器的射频(RF)输入处的、示出了二阶互调产物202的功率谱200的示意图。
图3a是根据本公开用于确定混频级的互调失真的方法300的示意图。
图3b是根据本公开用于对混频级进行调整的方法310的示意图。
图4是根据本公开用于对包括信号输入420和信号输出408a、408b的接收器401的混频级进行校正的校正设备400的示意图。
图5是根据本公开的无线电接收器500的示意图。
图6是根据本公开的、图5中所描绘的无线电接收器500的信号驱动器503的示意图。
图7是根据本公开的、图5中所描绘的无线电接收器500的信号检测器505a的示意图。
图8是根据本公开的、图5中所描绘的无线电接收器500的同步单元501的示意图。
图9a、9b、9c是根据本公开示出图5中所描绘的无线电接收器500的混频级401的信号输入和信号输出处的示例性信号900的示意图。
图10是根据本公开示出图5中所描绘的无线电接收器500的同步单元501的示例性时序图1000的示意图1000。
图11根据本公开示出了如图3中所示用于确定互调失真的方法300的性能的示例性仿真结果的示意图1100。
具体实施方式
在以下的详细描述中，参考行程该详细描述的一部分的附图，并且在附图中以说明的方式示出可以用来实现本公开的具体方面。应当理解的是，可以采用其它方面，并且可以做出结构或逻辑改变而不背离本公开的范围。因此，以下的详细描述不应当被认为具有限制性的意义，本公开的范围由所附权利要求限定。
本文所描述的方法和设备可基于互调失真、互调产物，特别地基于二阶互调产物。应当理解的是，结合所描述的方法发表的论述对于被配置为执行该方法的相应的设备来说也是适用的，反之亦然。例如，如果描述了具体的方法步骤，则对应的设备可包括用于执行所描述的方法步骤的单元，即使这种单元未在图示中被明确描述或示出。此外，应当理解的是，本文所描述的各种示例性方面的特征可相互合并，除非另有具体说明。
可在无线通信网络(特别是基于CDMA、WCDMA、LTE和/或OFDM标准或基于WiFi标准的通信网络，尤其是MIMO通信系统)中实现本文所描述的方法和设备。还可在基站(NodeB、eNodeB)或移动设备(或移动站或用户设备(UE))中实现下面所描述的方法和设备。所描述的设备可包括集成电路和/或无源元件，并且可根据各种技术被制造。例如，电路可被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、光电路、存储器电路和/或集成无源元件。
本文所描述的方法和设备可被配置为发送和/或接收无线电信号。无线电信号可以是或可包括由无线电发送设备(或无线电发送器或发报器)发射的射频信号，其中射频范围在大约3Hz到300GHz。频率范围可对应于用于产生并检测无线电波的交流电信号的频率。
下面描述互调失真。互调或互调失真(IMD)可被描述为非线性系统中对包含两个或更多个不同频率的信号的不需要的幅度调制。各个频率成分间的互调将在不止谐波频率的频率处(即，不止在原始频率的任一整数倍频处，也在原始频率的和以及差频处以及在这些和以及差频的倍频处)形成附加信号。互调可由所用的信号处理单元(例如无线电接收器中的混频器)的非线性行为导致。其中一种非常关键的互调失真是如图2中所描绘的二阶互调产物。
下面描述混频级和混频器。包括混频器或变频混频器的混频级是非线性电气电路，它根据被应用到它的两个信号创建新频率。当频率为f1和f2的两个信号被应用到混频级的混频器时，它产生频率为原始频率的和f1+f2与差f1-f2的新信号。在实际的变频混频器中，还可产生其它频率成分。混频级可被包括在无线电接收器和/或无线电发送器中。
下文所描述的方法和设备可配备有基于正弦和余弦混频信号的复混频级。然而，这些方法和设备也可配备有基于其它正交信号对(例如，包含多个谐波的方波信号对)的复混频级。
图1是示出用户设备120的无线电接收器的混频器输出处的互调失真产物105的无线电通信100的示意图。在基站110和UE120之间的无线电通信中，UE120发送的强发射信号103可干扰从基站110接收的弱接收信号。特别地，UE120的无线电接收器的混频器输出处的互调失真可使两设备之间的通信失真。
图2是在无线电接收器的下变频混频器的RF输入处的、示出了二阶互调产物202的功率谱200的示意图。功率谱200描绘了相对于频率f(单位：Hz)的信号功率P(单位：dB)。
当两个RF成分ω1和ω2出现在下变频混频器的RF输入处时，由于互调失真，在混频器的输出处可能生成低频成分ω1-ω2。互调失真(特别是二阶互调失真(IM2))的电平可取决于不同的混频器工作参数，例如，DC电压、偏置电流、混频器阈值、它的对称性等。
IM2产物电平可通过使用双音RF输入信号来直接测量或通过测量不同的DC参数来间接测量。间接测量可基于以下理论假设：IM2电平或多或少与不同的混频器DC控制参数(例如，在每个混频器输出对或四输出处的不同的DC电压)有关联。直接测量可能需要特殊的RF信号，该特殊的RF信号可从外面连接到混频器的输入或可在收发器芯片的内部被生成。
直接测量可在工厂校正期间被执行。
可借助于在芯片的RF部分内路由或通过使用附加的印刷电路板(PCB)空间在芯片外路由的发射(TX)信号实现间接测量。因为TX和RX信号线之间的不希望的串扰，通过芯片的接收(RX)部分对TX信号进行路由可能是危险的。PCB上附加的TX信号的布局可能需要大量附加的PCB空间，并且可在TX和RX信号之间造成不需要的串扰。此外，由于TX和RX操作时间线的不同，并不总是可能使用TX信号路径和/或它的本地振荡器(LO)用于IM2校正。
根据本公开的方法和设备可应用于工厂测量和/或校正以及现场测量和/或校正这两种场景。根据本公开的方法和设备可实现直接IM2测量，而不需要使用TX信号路径或它的本地振荡器。因为不需要诸如数字-模拟转换器(DAC)和幅度调制(AM)调制器之类的模拟模块，通过应用这种方法和设备可节省大量芯片面积。根据本公开的方法和设备可基于使用现代通信设备中通常存在的、被调整到TX频率(或可能接近TX频率)的第二RX本地振荡器(LO2)和用于模仿具有变化的幅度的RF输入信号的低频脉冲调制生成器，如下面关于图3到图11所描述的。
图3a是根据本公开用于确定混频级(例如，如下面关于图4和图5所描述的混频级401)的互调失真的方法300的示意图。
方法300可包括基于输入信号来驱动混频级的信号输入端的动作301，其中，输入信号的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号的频率，特别地，远小于输入信号的频率。在下文中，切换幅度的频率远小于输入信号的频率意味着混频级的低通滤波器的建立时间在第一电平或第二电平的时间段内，即，混频级的输出已经到达稳定状态，例如，根据下面关于图9和图10的描述。方法300可包括动作302，即：在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于利用输入信号对信号输入端的驱动，其中输入信号的幅度被切换到第一电平；并且第二输出信号响应于利用输入信号对信号输入段的驱动，其中输入信号的幅度被切换到第二电平。方法300可包括基于第一输出信号和第二输出信号之间的差确定互调失真的动作303。
互调失真程度可基于第一输出信号和第二输出信号之间的差来确定。混频级的操作参数可在输入信号幅度的连续的第一电平和第二电平之间被维持，如下面关于图10所描述和示出的。当输入信号的幅度从第二电平切换到第一电平时，混频级的操作参数可被修改，如下面关于图10所描述和示出的。混频级的操作参数可包括DC电压、偏置电压、混频级阈值、和/或混频级对称参数和其它参数。
用于将输入信号的幅度切换到第一电平或切换到第二电平的时间间隔应当大于混频级的低通滤波器建立时间，如下面关于图10所示出的。
图3b是根据本公开用于对混频级(例如，如下面关于图4和图5所描述的混频级401)进行调整的方法310的示意图。方法310可包括用输入信号驱动混频级的信号输入端的动作311，其中，输入信号的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号的频率。方法310可包括动作312，即：在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当输入信号的幅度被切换到第一电平时利用该输入信号对信号输入的驱动，并且该第二输出信号响应于当输入信号的幅度被切换到第二电平时利用该输入信号对信号输入的驱动。方法310可包括根据关于第一输出信号和第二输出信号之间的差的优化准则调整控制设置(特别地，混频级的至少一个操作参数)的动作313。
混频级的至少一个操作参数可在输入信号幅度的连续的第一电平和第二电平之间被维持，并且在输入信号幅度从第二电平切换到第一电平时被修改，如下面关于图10所描述的。
优化准则可基于第一输出信号和第二输出信号之间的最小差。方法310还可包括在对混频级执行调整时将混频级切换到校正模式，在校正模式中混频级被禁止接收任何输入通信信号。方法310还可包括在启用混频级来接收输入通信信号时用满足优化准则的操作参数来校正混频级。
根据本公开的方法和设备可基于二阶互调产物(IP2)根据以下关系与输入成分的幅度(ω1的A1和ω2的A2)成比例这一事实：
IP2＝C·A1·A1·cos(ω1-ω2)
通过使用ω1＝ω2以及A1＝A2，IP2电平根据以下关系与A＝A1＝A2成比例：
IP2＝C·A2
当输入信号的幅度A随低频操控改变时，混频器输出处的IP2产物将得到与它的失调系数C成比例的脉冲响应。在输入RF幅度的高相(HIGHphase)和低相(LOWphase)期间对混频器输出处的DC电平的测量可被用作搜索最佳IM2混频器设置的过程期间对系数C的相对指示。
为创建具有脉冲调制的输入信号，可使用第二RX本地振荡器(LO2)。第二本地振荡器LO2通常是现代通信系统的一部分。在FDD通信系统中，振荡器LO2应当被调整到所需要的TX频率，即，发射信号的载波频率或可能接近它。可通过使用如下面关于图6所描述的可切换信号衰减器来创建幅度操控。可使用如图6中所示出的可变衰减器603和电平控制器605来选择用于测量间隔的不同的高电平和低电平。
图4是根据本公开用于对包括信号输入420和信号输出408a、408b的混频级进行校正的校正设备400的示意图。
混频级401可包括同相(I)信道混频器403a和正交相(Q)信道混频器403b以用于对输入420处接收到的输入信号402与本地振荡器419(LO1)进行混频。I信道混频器403a可在它的输出处提供I信道混频器输出信号404a，该输出信号404a可被I信道模拟-数字转换器(ADC)转换成数字信号并通过包括低通滤波器409a、增益元件411a和数字射频级413a的I信道RX信号链407a来提供I信道RF信号410a。Q信道混频器403b可在它的输出处提供Q信道混频器输出信号404b，该输出信号404b可被Q信道模拟-数字转换器(ADC)转换成数字信号并通过包括低通滤波器409b、增益元件411b和数字射频级413b的Q信道RX信号链407b来提供Q信道RF信号410b。
校正设备400可包括信号驱动器403、I信道调谐器407a、Q信道调谐器407b、I信道信号检测器405a和Q信道信号检测器405b。低噪声放大器(LNA)417可被耦接在信号驱动器403和混频级401的输入420之间。
I信道调谐器407a可用于调整I信道混频器403a的操作参数，例如，DC电压、偏置电流、混频器阈值、它的对称性等。Q信道调谐器407b可用于调整Q信道混频器403b的操作参数，例如，DC电压、偏置电流、混频器阈值、它的对称性等。
I信道信号检测器405a可检测I信道RX信号链407a的增益元件411a的输出408a处的I信道RX输出信号406a。Q信道信号检测器405b可检测Q信道RX信号链407b的增益元件411b的输出408b处的Q信道RX输出信号406b。
I信道信号检测器405a可使用RX数字时钟信号RX_dig_clk来与混频级401的I信道RX信号链407a同步。Q信道信号检测器405b可使用RX数字时钟信号RX_dig_clk来与混频级401的Q信道RX信号链407b同步。
I信道信号检测器405a和Q信道信号检测器405b可与信号驱动器403和I信道调谐器407a、Q信道调谐器407b同步，以检测I信道RX输出信号406a和Q信道RX输出信号406b。下面关于图5到图10描述示例性同步。
校正设备400可被用于校正包括信号输入420和信号输出408a、408b的混频级401。信号驱动器403可连接到信号输入420。信号驱动器403可被配置为利用输入信号402驱动信号输入420，其中输入信号402的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号402的频率。
信号检测器405a、405b可连接到混频级408a、408b。信号检测器405a、405b可被配置为：在信号输出408a、408b处检测第一输出信号406a、406b和第二输出信号406a、406b，该第一输出信号响应于当输入信号402的幅度被切换至第一电平时利用该输入信号402对信号输入420的驱动，该第二输出信号响应于当输入信号402的幅度被切换至第二电平时利用该输入信号402对信号输入420的驱动。
调谐器407a、407b可被配置为根据关于第一输出信号和第二输出信号406a、406b之间的差的优化准则来调整混频器403a、403b的至少一个操作参数。
优化准则可基于第一输出信号和第二输出信号406a、406b之间的最小差。校正设备400可包括开关(未在图4中描绘)，该开关被配置为当混频级401处于校正模式时将混频级401的信号输入420切换到信号驱动器403而当混频级401不处于校正模式时将混频级401的信号输入420切换至被配置为接收通信信号的接收端口。
校正设备400可与混频级401集成在芯片上或可是可连接到混频级401的外部单元。校正设备400包括同步单元(例如，图5和图8中所描绘的同步单元501)，同步单元被配置为在利用输入信号402驱动信号输入420(其中输入信号402的幅度被切换到第一电平)和利用输入信号402驱动信号输入420(其中输入信号402的幅度被切换到第二电平)之间同步信号驱动器403。
同步单元501可包括同步时钟(例如，如下面关于图8所描述的时钟825)，其中信号驱动器403的同步可基于同步时钟。同步时钟825的频率应当小于，特别地，应当远小于混频级400的本地振荡器LO1419和LO2的频率。
信号驱动器403可包括可被配置为根据衰减电平来使输入信号402衰减的可变衰减器，例如，如下面关于图6所描述的可变衰减器603。信号驱动器403可包括被配置为控制可变衰减器603的衰减电平的电平控制器605。
第一衰减电平可对应于输入信号402的幅度的第一电平。第二衰减电平可对应于输入信号402的幅度的第二电平。
校正设备400还可包括积分器，例如，如下面关于图5和图7所描述的积分器505a、505b。积分器505a、505b可被配置为对第一输出信号406a、406b和第二输出信号406a、406b进行积分。注意到，输出信号406a、406b表示I信道输出信号406a和Q信道输出信号406b。第一输出信号对应于输出信号406a、406b的第一时间间隔，在该第一时间间隔中第一信号电平(例如，如下面关于图6所描述的高电平Code_H)被信号驱动器403提供给混频级401的输入420。第二输出信号对应于输出信号406a、406b的第二时间间隔，在该第二时间间隔中第二信号电平(例如，如下面关于图6所描述的低电平Code_L)被信号驱动器403提供给混频级401的输入420。
同步单元501可被配置为基于同步时钟825使对第一输出信号的积分与对第二输出信号的积分同步。
图5是根据本公开的无线电接收器500的示意图。
无线电接收器500可包括混频级401(例如，对应于上面关于图4所描述的混频级401)、信号驱动器503(例如，对应于上面关于图4所描述的信号驱动器403)、I信道调谐器407a和Q信道调谐器407b(例如，对应于上面关于图4所描述的I信道调谐器407a和Q信道调谐器407b)、I信道积分器505a和Q信道积分器505b(例如，对应于上面关于图4所描述的I信道积分器405a和Q信道积分器405b)以及同步单元501。
信号驱动器503、I信道调谐器407a和Q信道调谐器407b、I信道积分器505a和Q信道积分器505b以及同步单元501可形成用于对无线电接收器500进行校正的校正设备。
信号驱动器503、I信道调谐器407a和Q信道调谐器407b、I信道积分器505a和Q信道积分器505b(也称为I信道信号检测器和Q信道信号检测器)可被耦接到如上面关于图4所描述的混频级401。
同步单元501可提供用于同步信号驱动器503的第一同步信号S以及用于同步I信道积分器505a和Q信道积分器505b的第二同步信号A、第三同步信号B、第四同步信号C和第五同步信号D。
混频级401可包括复混频级，复混频级包括如上面关于图4所描述的I信道和Q信道。复混频级401可包括本地振荡器LO1419。复混频级可被配置为在混频级输入420处对输入信号402进行混频，以在第一信道输出408a处提供同相混频信号406a并在第二信道输出408b处提供正交相混频信号406b。
信号驱动器503可被耦接到混频级输入420。信号驱动器503可被配置为以输入信号402驱动混频级输入420，其中输入信号402的幅度可在第一电平和第二电平(例如，如下面关于图6所描述的第一电平Code_H607a和第二电平Code_L607b)之间切换。切换幅度的频率可小于(特别地，远小于)输入信号402的载波频率。
第一信号检测器505a可被耦接到第一信道输出408a。第一信号检测器505a可被配置为在第一信道输出408a处检测第一信道第一输出信号406a，该第一输出信号响应于以输入信号402对混频级输入420的驱动，其中输入信号402的幅度被切换到第一电平Code_H607a。第一信号检测器505a可被配置为在第一信道输出408a处检测第一信道第二输出信号406a，该第二输出信号响应于以输入信号402对混频级输入420的驱动，其中输入信号402的幅度被切换到第二电平Code_L607b。
第二信号检测器505b可被耦接到第二信道输出408b。第二信号检测器505b可被配置为在第二信道输出408b处检测第二信道第一输出信号406b和第二信道第二输出信号406b，该第一输出信号响应于以输入信号402对混频级输入420的驱动(其中输入信号402的幅度被切换到第一电平Code_H607a)，该第二输出信号响应于以输入信号402对混频级输入420的驱动(其中输入信号402的幅度被切换到第二电平Code_L607b)。
调谐器407a、407b可被配置为根据关于第一信道第一输出信号406a、第一信道第二输出信号406a、第二信道第一输出信号406b和第二信道第二输出信号406b的优化准则，调整复混频级401的混频器403a、403b的至少一个操作参数。
注意到，第一信道第一输出信号406a、第一信道第二输出信号406a、第二信道第一输出信号406b和第二信道第二输出信号406b表示I信道输出信号406a和Q信道输出信号406b。第一信道第一输出信号对应于I信道输出信号406a的第一时间间隔，在该第一时间间隔中第一信号电平(例如，如下面关于图6所描述的高电平Code_H)被信号驱动器403提供给混频级401的输入420。第一信道第二输出信号对应于I信道输出信号406a的第二时间间隔，在该第二时间间隔中第二信号电平(例如，如下面关于图6所描述的低电平Code_L)被信号驱动器403提供给混频级401的输入420。
类似地，第二信道第一输出信号对应于Q信道输出信号406b的第一时间间隔，在该第一时间间隔中第一信号电平(例如，如下面关于图6所描述的高电平Code_H)被信号驱动器403提供给混频级401的输入420。第二信道第二输出信号对应于Q信道输出信号406b的第二时间间隔，在该第二时间间隔中第二信号电平(例如，如下面关于图6所描述的低电平Code_L)被信号驱动器403提供给混频级401的输入420。
优化准则可基于第一信道第一输出信号406a和第一信道第二输出信号406a之间的差与第二信道第一输出信号406b和第二信道第二输出信号406b之间的差的和的最小值。
无线电接收器500可包括开关，该开关可被配置为在信号驱动器503和可连接到接收天线的接收端口之间切换混频级输入420。
无线电接收器500还可包括可调谐到发送器频率的第二本地振荡器(例如，如下面关于图6所描述的本地振荡器LO2601)，其中可基于第二本地振荡器LO2601的频率生成输入信号402。无线电接收器500还可包括低频时钟(例如，如下面关于图8所描述的时钟825)，该低频时钟用于同步在第一电平Code_H607a和第二电平Code_L607b之间切换输入信号402的幅度的信号驱动器503。
图6是根据本公开的、图5中所描绘的无线电接收器500的信号驱动器503的示意图。
信号驱动器503可包括(第二)本地振荡器LO2601、可变衰减器603和电平控制器605。如上面关于图4所描述的低噪声放大器417可在信号驱动器503内或在信号驱动器503和混频级输入420之间或作为混频级401的一部分被实现。
本地振荡器LO2601可不同于混频级401的本地振荡器LO1419。本地振荡器LO2601可以对应于发送器(TX)载波信号的频率或至少接近该频率的频率振荡。
电平控制器605可包括多路复用器609，该多路复用器609用于多路复用第一码字Code_H607a和第二码字Code_L607b以生成可被提供给可变衰减器603的电平信号602。多路复用应当基于所接收的来自同步单元501的同步信号S，如上面关于图5所描述的。
可变衰减器603可由可变衰减613来衰减所接收的来自电平控制器605的电平信号602，以提供可被直接耦接到或经由低噪声放大器417耦接到混频级401的输入420的输出信号402。可变衰减613例如可由电阻器或本地振荡器LO2601控制的任何其它衰减级611来调整。
在下文中，对信号驱动器503的示例性功能进行描述。可使用第二RX本地振荡器(LO2)601来创建具有脉冲调制的输入信号402。本地振荡器LO2601可被调整到所需要的TX频率，即，发送信号的载波频率或可能接近它。可通过使用可切换信号衰减器603来创建幅度操控。可使用可变衰减器603和电平控制器605来选择用于测量间隔的不同的高电平607a和低电平607b。
使用不同电平的输入信号402允许在IM2测量期间选择最佳可能电平用于每个混频器403a、403b。输入信号402的变化的幅度驱动改变IM2产物。该IM2产物可被看做差分混频器的输出408a、408b处的DC步长(DCstep)。DC步长可由它的主音的功率来衡量，例如，通过使用FFT单元或更简单地通过测量如下面所描述的图9和图10中所示出的输入信号402的高部分和低部分期间DC电平之间的差来衡量。
图7是根据本公开的、图5中所描绘的无线电接收器500的信号检测器505a的示意图。
信号检测器505a(也称为积分器)可对应于如上面关于图4和图5所讨论的信号检测器505a和/或信号检测器405a。尽管在图7中所描绘的信号检测器505a是I信道信号检测器，Q信道信号检测器可具有相同结构。
信号检测器505a可包括耦接到I信道RX信号链407a的增益元件411a的输出408a以接收I信道RX输出信号406a的第一输入。信号检测器505a可包括用于接收RX数字时钟信号RX_dig_clk的第二输入。信号检测器505a可包括用于从同步单元505接收同步信号B、D、A和C的第三、第四、第五和第六输入。信号检测器505a可包括用于接收复位信号的第七输入。
信号检测器505a可包括第一(SUM)寄存器703、第二(HOLD)寄存器705和第三(DIF)寄存器709以及第一加法单元701和第二加法单元707。第一加法单元701可基于数字时钟信号RX_dig_clk对I信道RX输出信号406a与第一寄存器703的输出信号进行相加，以向第一寄存器703提供加信号。SUM寄存器703可在它的被同步单元501提供的同步信号B复位的数据输入处在RX_dig_clk信号的每个上升或下降时对该加(经积分的)信号求和，并向HOLD寄存器705提供和(积分)信号。HOLD寄存器705可保持同步信号D触发的和(积分)信号，并被同步单元501提供的信号A复位。第二加法单元可从SUM寄存器703的输出信号中减去HOLD寄存器705的输出信号，并向DIF寄存器709提供差信号。DIF寄存器可提供由同步单元501所提供的同步信号C触发的差信号，并被复位信号复位。DIF信号可在信号检测器505a的输出处被提供，并且可被用于检测二阶互调产物的同相部分IM2_I。
在下文中，对信号检测器505a的示例性功能进行描述。低频滤波(由第一加法单元进行)之后的RX信号406a的信号采样可在RF操控的第一(高)半期间在SUM寄存器703中被积分。当RF幅度变为低时，积分的DC值可被存储在HOLD寄存器705中。在RF操控的第二(低)半期间，可从所存储的保持值中减去积分的SUM。当RF操控的第二半完成时，高积分和与低积分和之间的差可被存储到DIF寄存器709中，以用于搜索最佳IM2设置。
信号链(如图4中所示出的407a、707b)中的低通滤波器(图4中所示出的409a、409b)可具有长建立时间。在该时间期间，可禁止积分，以是误差最小化。禁止积分可由如图8到图10中所示出的同步单元501来控制。为在DC测量期间增加信噪比，可使用如图10中所示出的平均DC电平或积分DC电平。
图8是根据本公开的、图5中所描绘的无线电接收器500的同步单元501的示意图。
同步单元501包括由时钟信号825触发的两个串联连接的触发器801、803。第二触发器803的第一输出Q可提供第一同步信号S，该第一同步信号S可被提供给如图5中所描绘的信号驱动器503。第三触发器805、第四触发器807和第五触发器809、第二AND门813、第三AND门815和第四AND门817、反相器821和OR门819的组合逻辑可基于第二触发器803的两个输出Q和以及时钟信号825提供第二、第三、第四和第五同步信号A、B、C、D。同步信号A、B、C、D可被提供给如图5中所描绘的信号检测器505a、505b。
图9a、9b、9c是根据本公开的、示出图5中所描绘的无线电接收器500的混频级401的混频器403a、403b的信号输入和信号输出处的示例性信号900的示意图。
图9a示出混频器输出信号902和混频器403a、403b的脉冲调制输入信号901，脉冲调制输入信号901可对应于混频级401的输入420处的输入信号402，混频器输出信号902可对应于I信道混频器输出信号404a或Q信道混频器输出信号404b或混频器输出信号404a、404b二者的组合。
图9b示出混频器输出信号902的低频部分的FFT(快速傅里叶变换)表示。图9c示出混频器输出408a、408b处的、可对应于I信道RX输出信号406a或Q信道RX输出信号406b的DC电平。可在第一时间间隔Δt1期间基于由信号驱动器503驱动的第一码字Code_H(高码字)响应于混频级401的具有第一电平(例如，高)幅度的输入信号402获得第一DC电平V1。可在第二时间间隔Δt2期间基于由信号驱动器503驱动的第二码字Code_L(低码字)响应于混频级401的具有第二电平(例如，低)幅度的输入信号402获得第二DC电平V2。
在第一DC电平V1和第二DC电平V2之间(反之亦然)，可在图9c中看到主要由I信道RX信号链407a和Q信道RX信号链407b中的低通滤波器409a、409b引起的暂态效应。当测量两个DC电平V1和V2时，同步单元501可被用于通过控制信号检测器505a、505b在暂态效应完成后进行测量来考虑暂态效应。下面关于图10描述同步单元501和所生成的同步信号A、B、C、D、S的示例性实现。
图10是根据本公开示出图5中所描绘的无线电接收器500的同步单元501的示例性时序图1000的示意图1000。
第一信号X1可对应于I信道RX输出信号406a或Q信道RX输出信号406b，其中在第一时间间隔Δt1期间的过渡时间之后到达第一DC电平V1并在第二时间间隔Δt2期间的过渡时间之后到达第二DC电平V2。过渡时间间隔和DC电平可对应于如上面关于图9所描述的过渡时间间隔和DC电平。第一时间间隔Δt1期间的过渡时间1002也可被称为第一LPF建立时间1002。第二时间间隔Δt2期间的过渡时间1004也可被称为第二LPF建立时间1004。
可基于时钟信号CLK(例如，通过对时钟周期数进行计数)生成同步信号D。同步信号D可被用于指示第一时间间隔Δt1和第二时间间隔Δt2。
可基于同步信号D(例如，信号D的上升沿)和时钟信号CLK或CLK/4生成同步信号A。同步信号A可被用于指示第一时间间隔Δt1期间的第一LPF建立时间INT_Rst1002。
可基于同步信号D(例如，信号D的下降沿)和时钟信号CLK或CLK/4生成同步信号B。同步信号B可被用于指示第二时间间隔Δt2期间的第二LPF建立时间INT_Rst1004。同步信号B可被用于指示用于保存第一DC电平V1在第一时间间隔Δt1期间的积分值SUM_high的触发时间1006，例如，用于触发图7中所描绘的积分器505a、505b的SUM寄存器703将结果提供给HOLD寄存器705并执行复位的触发时间。在第一LPF建立时间INT_Rst1002和第二LPF建立时间INT_Rst1004期间，积分器505a、505b可被复位以从零起始点开始积分过程。
可基于同步信号D和时钟信号CLK或CLK/4生成同步信号C。同步信号C可被用于指示用于保存第二DC电平V2在第二时间间隔Δt2期间的积分值SUM_low的触发时间，例如，用于触发图7中所描绘的积分器505a、505b的SUM寄存器703将结果提供给HOLD寄存器705并执行复位的触发时间。同步信号C还可被用于指示用于计算第一DC电平V1和第二DC电平V2之间的差DIFF的触发时间1008，例如，用于触发图7中所描绘的积分器505a、505b的DIF寄存器709的触发时间。下面示出的图11中示出了混频器403a、403b的不同的操作参数的差分DIFF的示例性值。
可对I混频器403a和Q混频器403b二者并行地执行IM2测量以节省校正时间，或使用I混频器和Q混频器输出信号的平方和用二维复测量来执行IM2测量。因此，可能存在两个分离的积分器或信号检测器505a、505b用于I信道和Q信道。对两个信道来说同步单元可是共用的。
图11是根据本公开示出如图3中所描绘的用于确定互调失真的方法300的性能的示例性仿真结果的示意图1100。
使用真实的混频器模型执行具体的仿真。图11中示出了使用传统的双音测量1101和使用上面关于图3所描述的方法300的测量1102、1103的仿真结果(IM2电平相对于混频器阈值扫描)。
第一曲线1101示出使用传统双音测量的IM2扫描。以主音(maintone)的FFT电平给出测量。第二曲线1102示出使用方法300的IM2扫描，其中以DC差分信号的主音的FFT电平给出测量。第三曲线示出使用方法300的IM2扫描，其中以RF操控信号的两个部分(如上面关于图9和图10所描述的Δt1和Δt2)期间DC电平之间的电压差给出测量。
根据本公开的实现方法和设备允许在不需要使用外部TX信号或将自己的TX信号路由到RX区域(隔离问题)的情况下进行IM2测量。根据本公开的方法和设备需要最少的附加模拟子模块。可能仅需要可变衰减器，例如，如上面关于图6所描述的可变衰减器603。所有其它模块可是简单的低频数字单元，并且可使用可忽略量的附加芯片面积来实现。根据本公开的方法和设备可不需要诸如调制DAC、模拟调制器(以生成自己的双音信号)等之类的复杂模拟单元。
可通过检查是否实现任何种类的实时IM2补偿/校正和通过检查是否使用具有幅度操控信号的RXLO用于IM2测量来检测根据本公开的方法和设备的实现。
IM2测量和校正是直接下变频接收器的重要RX特征。通过应用根据本公开的方法和设备，可避免诸如IM2产物的工厂校正、使用TX信号进行实时IM2测量以及使用复杂模拟调制单元来创建板上双音信号之类的替代解决方案。
示例
以下的示例关于其它的实施例。示例1是一种用于确定混频级的互调失真的方法，该方法包括：基于输入信号驱动混频级的信号输入，其中输入信号的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号的频率；在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当输入信号的幅度被切换到第一电平时利用该输入信号对信号输入的驱动，并且该第二输出信号响应于当输入信号的幅度被切换到第二电平时利用该输入信号对信号输入的驱动；以及基于第一输出信号和第二输出信号之间的差确定互调失真。
在示例2中，示例1的主题可以可选地包括：互调失真基于第一输出信号和第二输出信号之间的差被确定。
在示例3中，示例1-2中任一项的主题可以可选地包括：混频级的操作参数在输入信号的幅度的连续的第一电平和第二电平之间被维持。
在示例4中，示例3的主题可以可选地包括：混频级的操作参数在输入信号的幅度从第二电平切换到第一电平时被修改。
在示例5中，示例3-4中任一项的主题可以可选地包括：混频级的操作参数包括DC电压、偏置电流、混频级阈值、混频级对称性参数中的至少一者。
在示例6中，示例1-5中任一项的主题可以可选地包括：将输入信号的幅度切换到第一电平或第二电平的时间间隔大于混频级的低通滤波器建立时间。
示例7是用于对混频级进行调整的方法，该方法包括：驱动混频级的具有输入信号的信号输入，其中输入信号的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号的频率；在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当输入信号的幅度被切换到第一电平时利用该输入信号对信号输入的驱动，并且该第二输出信号响应于当输入信号的幅度被切换到第二电平时利用该输入信号对信号输入的驱动；以及根据关于第一输出信号和第二输出信号的优化标准调整混频级的至少一个操作参数。
在示例8中，示例7的主题可以可选地包括：混频级的至少一个操作参数在输入信号的幅度的连续的第一电平和第二电平之间被维持，并且在输入信号的幅度从第二电平切换到第一电平时被修改。
在示例9中，示例7-8中任一项的主题可以可选地包括：优化标准基于第一输出信号和第二输出信号之间的最小差。
在示例10中，示例7-9中任一项的主题可以可选地包括：在对混频级执行调整时，将混频级切换到校正模式，在校正模式中，混频级被禁止接收有效负载信号。
在示例11中，示例7-10中任一项的主题可以可选地包括：在启用混频级用于接收有效负载信号时，用满足优化准则的操作参数对混频级进行校正。
示例12是一种用于对包括信号输入和信号输出的混频级进行校正的校正设备，该校正设备包括：可连接到信号输入的信号驱动器，其中信号驱动器被配置为以输入信号驱动信号输入，其中输入信号的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号的频率；可连接到混频级输出的信号检测器，其中信号检测器被配置为：在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当输入信号的幅度被切换到第一电平时利用该输入信号对信号输入的驱动，并且该第二输出信号响应于当输入信号的幅度被切换到第二电平时利用该输入信号对信号输入的驱动；以及调谐器，被配置为根据关于第一输出信号和第二输出信号的优化准则，对混频级的至少一个操作参数进行调整。
在示例13中，示例12的主题可以可选地包括：优化准则基于第一输出信号和第二输出信号之间的最小差。
在示例14中，示例12-13中任一项的主题可以可选地包括开关，该开关被配置为：当混频级处于校正模式时，将混频级的信号输入切换到信号驱动器，而当混频级不处于校正模式时，将混频级的信号输入切换到被配置为接收通信信号的接收端口。
在示例15中，示例12-14中任一项的主题可以可选地包括：校正设备与混频级被集成在芯片上；或者校正设备是可连接到混频级的外部单元。
在示例16中，示例12-15中任一项的主题可以可选地包括：同步单元，被配置为：在利用所述输入信号来驱动所述信号输入(其中所述输入信号的幅度被切换到所述第一电平)与利用所述输入信号来驱动所述信号输入(其中所述输入信号的幅度述第二电平)之间同步所述信号驱动器。
在示例17中，示例16的主题可以可选地包括：同步单元包括同步时钟，其中对信号驱动器进行同步是基于同步时钟的，并且其中同步时钟的频率小于混频级的本地振荡器的频率。
在示例18中，示例17的主题可以可选地包括：可变衰减器，被配置为根据衰减电平来衰减输入信号；以及电平控制器，被配置为控制可变衰减器的衰减电平。
在示例19中，示例18的主题可以可选地包括：第一衰减电平对应于输入信号的幅度的第一电平；第二衰减电平对应于输入信号的幅度的第二电平。
在示例20中，示例17-19中任一项的主题可以可选地包括：积分器，被配置为对第一输出信号和第二输出信号进行积分。
在示例21中，示例20的主题可以可选地包括：同步单元被配置为基于同步时钟对第一输出信号的积分与第二输出信号的积分进行同步。
示例22是无线电接收器，包括：包含本地振荡器的复混频级，其中，复混频级被配置为在混频级输入出对输入信号进行混频，以在第一信道输出处提供同相混频信号并在第二信道输出处提供正交相混频信号；耦接到混频级输入的信号驱动器，其中，信号驱动器被配置为利用输入信号来驱动混频级输入，其中输入信号的幅度在第一电平和第二电平之间切换，并且其中切换幅度的频率小于输入信号的频率；耦接到第一信道输出的第一信号检测器，其中，第一信号检测器被配置为：在第一信道输出处检测第一信道第一输出信号和第一信道第二输出信号，该第一信道第一输出信号响应于利用输入信号对混频级输入的驱动(其中输入信号的幅度被切换到第一电平)，并且第一信道第二输出信号响应于输入信号对混频级输入的驱动(其中输入信号的幅度被切换到第二电平)；耦接到第二信道输出的第二信号检测器，其中，第二信号检测器被配置为：在第二信道输出处检测第二信道第一输出信号和第二信道第二输出信号，该第二信道第一输出信号响应于利用输入信号对混频级输入的驱动(其中输入信号的幅度被切换到第一电平)，并且第二信道第二输出信号响应于利用输入信号对混频级输入的驱动(其中输入信号的幅度被切换到第二电平)；调谐器，被配置为根据关于第一信道第一输出信号、第一信道第二输出信号、第二信道第一输出信号和第二信道第二输出信号的优化准则，对复混频级的至少一个操作参数进行调整。
在示例23中，示例22的主题可以可选地包括：优化准则基于第一信道第一输出信号和第一信道第二输出信号之间的最小差，并且还基于第二信道第一输出信号和第二信道第二输出信号之间的最小差。
在示例24中，示例22-23中任一项的主题可以可选地包括开关，被配置为在信号驱动器和可连接到接收天线的接收端口之间切换混频级。
在示例25中，示例22-24中任一项的主题可以可选地包括：被调整到发送器频率的第二本地振荡器，其中基于第二本地振荡器的频率生成输入信号；以及低频时钟，对在第一电平和第二电平之间切换输入信号的幅度的信号驱动器进行同步。
示例26是一种其上存储有计算机指令的计算机可读介质，该计算机指令当被计算机执行时，使得计算机执行示例1-11中一者的方法。
示例27是一种用于确定混频级的互调失真的设备，该设备包括：驱动装置，用于基于输入信号驱动混频级的信号输入，其中，输入信号的幅度在第一电平和第二电平之间切换，并且其中，切换幅度的频率小于输入信号的频率；检测装置，用于：在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当输入信号的幅度被切换到第一电平时利用该输入信号对信号输入的驱动，并且该第二输出信号响应于当输入信号的幅度被切换到第二电平时利用该输入信号对信号输入的驱动；以及确定装置，用于基于第一输出信号和第二输出信号确定互调失真。
在示例28中，示例27的主题可以可选地包括：基于第一输出信号和第二输出信号之间的差确定互调失真。
在示例29中，示例27-28中任一项的主题可以可选地包括：混频级的参数在输入信号的幅度的连续的第一电平和第二电平之间被维持。
在示例30中，示例29的主题可以可选地包括：当输入信号的幅度从第二电平切换到第一电平时，混频级的操作参数被修改。
在示例31中，示例29-30中任一项的主题可以可选地包括：混频级的操作参数包括DC电压、偏置电流、混频级阈值、混频级对称性参数中的至少一者。
在示例32中，示例27-31中任一项的主题可以可选地包括：将输入信号切换到第一电平或第二电平的时间间隔大于混频级的低通滤波器建立时间。
示例33是一种用于对混频级进行调整的设备，该设备包括：驱动装置，用于利用输入信号驱动混频级的信号输入，其中输入信号的幅度在第一电平和第二电平之间切换，并且其中，切换幅度的频率小于输入信号的频率；检测装置，用于：在混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当输入信号的幅度被切换到第一电平时利用该输入信号对信号输入的驱动，并且该第二输出信号响应于当输入信号的幅度被切换到第二电平时利用该输入信号对信号输入的驱动；以及调整装置，用于根据关于第一输出信号和第二输出信号的优化准则对混频级的至少一个操作参数进行调整。
在示例34中，示例33的主题可以可选地包括：混频级的至少一个操作参数在输入信号的幅度的连续的第一电平和第二电平之间被维持，并且在输入信号的幅度从第二电平切换到第一电平时被修改。
在示例35中，示例33-34中任一项的主题可以可选地包括：优化准则基于第一输出信号和第二输出信号之间的最小差。
在示例36中，示例33-35中任一项的主题可以可选地包括开关装置，用于在对混频级执行调整时，将混频级切换到校正模式，在校正模式中混频级被禁止接收有效负载信号。
在示例37中，示例33-36中任一项的主题可以可选地包括：校正装置，用于在启用混频级用于接收通信信号时，用满足优化准则的操作参数来校正混频级。
示例38是一种传输系统，包括：无线电发送器和无线电接收器，其中，无线电接收器包括根据示例12-21中任一者的校正设备。
在示例39中，示例38的主题可以可选地包括：无线电接收器被配置为响应于无线电发送器处发送的发送信号，对接收端口处接收到的接收信号的进行处理。
示例40是直接下变频接收器，包括：根据示例12-21中任一者的校正设备。
在示例41中，示例40的主题可以可选地包括：在直接下变频接收器指示测试状态时，直接下变频接收器被配置为激活校正设备。
此外，虽然可能已经仅关于数种实现方式中的一种实现方式公开了本公开的特定特征或方面，这种特征或方面可与如给定或特定应用所希望的并有益于给定或特定应用的其它实现方式的一个或多个其它特征或方面合并。此外，在详细描述或权利要求中所使用的术语“包括”、“具有”、“带有”或它们的其它变体这方面来说，这些术语以类似于术语“包含”的方式旨在是包含的。此外，应当理解的是，本公开的各方面可在离散电路、部分集成电路或全集成电路或编程装置中被实现。同样，术语“示例性”、“例如”和“比如”仅意味着作为示例而不是最佳或最优。
尽管本文已经示出并描述了具体方面，应当领会的是，对本领域技术人员来说，各种替代和/或等同实现方式可代替所示出并描述的具体方面，而不背离本公开的范围。本申请旨在覆盖本文所讨论的具体方面的任何调整或变化。

Claims (24)

1.一种用于确定混频级的互调失真的设备，该设备包括：
驱动装置，用于基于输入信号驱动所述混频级的信号输入，其中所述输入信号的幅度在第一电平和第二电平之间切换，并且其中切换所述幅度的频率小于所述输入信号的频率；
检测装置，用于在所述混频级的信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当所述输入信号的幅度被切换到所述第一电平时利用所述输入信号对所述信号输入的驱动，并且该第二输出信号响应于当所述输入信号的幅度被切换到所述第二电平时利用所述输入信号对所述信号输入的驱动；以及
确定装置，用于基于所述第一输出信号和所述第二输出信号确定所述互调失真。
2.如权利要求1所述的设备，
其中，所述确定装置被配置为基于所述第一输出信号和所述第二输出信号之间的差确定所述互调失真。
3.如权利要求1或2所述的设备，包括：
维持装置，用于在所述输入信号的幅度的连续的第一电平和第二电平之间维持所述混频级的操作参数。
4.如权利要求1或2所述的设备，包括：
修改装置，用于在所述输入信号的幅度从所述第二电平切换到所述第一电平时修改所述混频级的操作参数。
5.如权利要求1或2所述的设备，
其中，所述混频级的操作参数包括DC电压、偏置电流、混频级阈值、和混频级对称性参数中的至少一者。
6.如权利要求1或2所述的设备，
其中，用于将所述输入信号的幅度切换至所述第一电平或所述第二电平的时间间隔大于所述混频级的低通滤波器建立时间。
7.一种用于对混频级进行调整的方法，该方法包括：
利用输入信号来驱动所述混频级的信号输入，其中所述输入信号的幅度在第一电平和第二电平之间切换，并且其中切换所述幅度的频率小于所述输入信号的频率；
在所述混频级的信号输出处，检测第一输出信号和第二输出信号，该第一输出信号响应于当所述输入信号的幅度被切换到所述第一电平时利用所述输入信号对所述信号输入的驱动，并且该第二输出信号响应于当所述输入信号的幅度被切换到所述第二电平时利用所述输入信号对所述信号输入的驱动；以及
根据相对于所述第一输出信号和所述第二输出信号的优化准则，调整所述混频级的至少一个操作参数。
8.如权利要求7所述的方法，其中，所述混频级的至少一个操作参数在所述输入信号的幅度的连续的第一电平和第二电平之间被维持，并且在所述输入信号的幅度从所述第二电平切换到所述第一电平时被修改。
9.如权利要求7或8所述的方法，其中，所述优化准则基于所述第一输出信号和所述第二输出信号之间的最小差。
10.如权利要求7或8所述的方法，还包括：
当对所述混频级执行调整时，将所述混频级切换到校正模式，在所述校正模式中所述混频级被禁止接收通信信号。
11.如权利要求7或8所述的方法，还包括：
当使能所述混频级接收有效负载信号时，用满足所述优化准则的操作参数来对所述混频级进行校正。
12.一种用于对包括信号输入和信号输出的混频级进行校正的校正设备，该校正设备包括：
能连接到所述信号输入的信号驱动器，其中所述信号驱动器被配置为利用输入信号来驱动所述信号输入，其中所述输入信号的幅度在第一电平和第二电平之间切换，并且其中切换所述幅度的频率小于所述输入信号的频率；
能连接到所述混频级信号输出的信号检测器，其中所述信号检测器被配置为在所述信号输出处检测第一输出信号和第二输出信号，该第一输出信号响应于当所述输入信号的幅度被切换到所述第一电平时利用所述输入信号对所述信号输入的驱动，并且该第二输出信号响应于当所述输入信号的幅度被切换到所述第二电平时利用所述输入信号对所述信号输入的驱动；以及
调谐器，被配置为：根据相对于所述第一输出信号和所述第二输出信号的优化准则，调整所述混频级的至少一个操作参数。
13.如权利要求12所述的校正设备，其中，所述优化准则基于所述第一输出信号和所述第二输出信号之间的最小差。
14.如权利要求12或13所述的校正设备，还包括：
开关，被配置为：当所述混频级处于校正模式中时，将所述混频级的所述信号输入切换至所述信号驱动器，而当所述混频级未处于所述校正模式中时，将所述混频级的所述信号输入切换到被配置为接收通信信号的接收端口。
15.如权利要求12或13所述的校正设备，其中，
所述校正设备与所述混频级被集成在芯片上；或者
所述校正设备是能连接到所述混频级的外部单元。
16.如权利要求12或13所述的校正设备，还包括：
同步单元，被配置为在利用其中所述输入信号的幅度被切换到所述第一电平的所述输入信号来驱动所述信号输入与利用其中所述输入信号的幅度述第二电平的所述输入信号来驱动所述信号输入之间同步所述信号驱动器。
17.如权利要求16所述的校正设备，其中
所述同步单元包括同步时钟，其中对所述信号驱动器的同步是基于所述同步时钟进行的，并且
其中所述同步时钟的频率小于所述混频级的本地振荡器的频率。
18.如权利要求17所述的校正设备，其中，所述信号驱动器包括：
可变衰减器，被配置为根据衰减电平来衰减所述输入信号；以及
电平控制器，被配置为控制所述可变衰减器的所述衰减电平。
19.如权利要求18所述的校正设备，其中
第一衰减电平对应于所述输入信号的幅度的所述第一电平；
第二衰减电平对应于所述输入信号的幅度的所述第二电平。
20.如权利要求17所述的校正设备，还包括：
积分器，被配置为对所述第一输出信号和所述第二输出信号进行积分。
21.如权利要求20所述的校正设备，其中，所述同步单元被配置为基于所述同步时钟对所述第一输出信号的积分与所述第二输出信号的积分进行同步。
22.一种其上存储有计算机指令的计算机可读介质，所述计算机指令被计算机执行时，使得所述计算机执行如权利要求7到11中的一项所述的方法。
23.一种传输系统，包括：
无线电发送器；以及
无线电接收器，
其中，所述无线电接收器包括根据权利要求12到21中任一项所述的校正设备。
24.如权利要求23所述的传输系统，
其中，所述无线电接收器被配置为：响应于无线电接收器处发送的发送信号，对接收端口处接收的接收信号进行处理。
CN201510644914.6A 2014-11-10 2015-10-08 用于确定互调失真的方法和设备 Active CN105591665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014116338.9 2014-11-10
DE102014116338.9A DE102014116338A1 (de) 2014-11-10 2014-11-10 Verfahren und vorrichtungen zum bestimmen von intermodulationsverzerrungen

Publications (2)

Publication Number Publication Date
CN105591665A true CN105591665A (zh) 2016-05-18
CN105591665B CN105591665B (zh) 2018-07-17

Family

ID=55803286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510644914.6A Active CN105591665B (zh) 2014-11-10 2015-10-08 用于确定互调失真的方法和设备

Country Status (4)

Country Link
US (1) US9608743B2 (zh)
CN (1) CN105591665B (zh)
DE (1) DE102014116338A1 (zh)
TW (1) TWI590598B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017130301A1 (ja) * 2016-01-26 2017-08-03 富士通株式会社 無線装置
CN109861767B (zh) * 2019-03-28 2021-05-28 河南天硕机电设备工程有限公司 一种智能化低温保鲜储粮系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101793924A (zh) * 2009-10-30 2010-08-04 北京航空航天大学 一种射频接收机辐射互调抗扰度门限分析方法
CN102217202A (zh) * 2008-10-09 2011-10-12 飞思卡尔半导体公司 自适应的输入相关的二阶截点的校准
US20140155014A1 (en) * 2012-11-30 2014-06-05 Qualcomm Incorporated Receiver iip2 analog calibration
CN103858355A (zh) * 2013-12-17 2014-06-11 华为技术有限公司 降低互调干扰的方法和设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203472B2 (en) * 2002-03-15 2007-04-10 Nokia Corporation Method and apparatus providing calibration technique for RF performance tuning
US8447260B2 (en) * 2007-12-12 2013-05-21 Broadcom Corporation Method and system for on-demand receiver supply voltage and current
US8107918B2 (en) * 2008-04-11 2012-01-31 Zoran Corporation Broadband tuner for very wide signal conversion
US8385855B2 (en) * 2008-11-07 2013-02-26 Viasat, Inc. Dual conversion transmitter with single local oscillator
JP5334318B2 (ja) * 2009-11-30 2013-11-06 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびその動作方法
TWI455498B (zh) * 2011-07-26 2014-10-01 Mstar Semiconductor Inc 直接轉換接收器及其校正方法
US9136899B2 (en) * 2013-06-03 2015-09-15 Texas Instruments Incorporated Built in self test and method for RF transceiver systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102217202A (zh) * 2008-10-09 2011-10-12 飞思卡尔半导体公司 自适应的输入相关的二阶截点的校准
CN101793924A (zh) * 2009-10-30 2010-08-04 北京航空航天大学 一种射频接收机辐射互调抗扰度门限分析方法
US20140155014A1 (en) * 2012-11-30 2014-06-05 Qualcomm Incorporated Receiver iip2 analog calibration
CN103858355A (zh) * 2013-12-17 2014-06-11 华为技术有限公司 降低互调干扰的方法和设备

Also Published As

Publication number Publication date
US9608743B2 (en) 2017-03-28
CN105591665B (zh) 2018-07-17
TW201628344A (zh) 2016-08-01
DE102014116338A1 (de) 2016-05-12
US20160134311A1 (en) 2016-05-12
TWI590598B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US9614557B1 (en) Apparatus and methods for phase synchronization of local oscillators in a transceiver
EP1641132B1 (en) transmitter and transmission method
US9520890B1 (en) Dual digital to time converter (DTC) based differential correlated double sampling DTC calibration
DE102007026023B4 (de) Systeme, Verfahren und Vorrichtungen für lineare polare Sender
EP2372902B1 (en) RF clock generator with spurious tone cancellation
EP2537250B1 (en) Double clipped rf clock generation with spurious tone cancellation
CN109428616B (zh) 用于补偿本地振荡器泄漏的射频发射器的装置和方法
US11662424B2 (en) Radar apparatus and leakage correction method
US11012162B2 (en) Local oscillator leakage detecting and cancellation
US9900030B2 (en) Transmitter harmonics calibration to improve transmit linearity
EP2587679A1 (en) Rf receiver with voltage sampling
US20170194990A1 (en) Transmitter with compensating mechanism of pulling effect
EP3066810B1 (en) Signal transmitting apparatus and signal transmitting method
Windisch et al. Adaptive I/Q imbalance compensation in low-IF transmitter architectures
US8718576B2 (en) Radio frequency modulator and method thereof
US8639197B2 (en) Method and system to prevent harmonics from causing distortion in a communications system
CN105591665A (zh) 用于确定互调失真的方法和设备
CN101518014A (zh) 发射机的模拟i/q调制器的i/q不均衡和dc偏移校准
KR101980862B1 (ko) 트랜시버 내 국부 발진기의 위상 동기화를 위한 장치 및 방법
US20110002428A1 (en) Apparatus and method for reducing third-order intermodulation distortion
Huiskamp et al. A delay spread cancelling waveform characterizer for RF power amplifiers
Porranzl et al. Analysis of leakage in a 77-GHz Quasi Circulator based transceiver with time division IQ switching
Simoneau et al. Multitone feedback through demodulating log detector for detection of spurious emissions in software radio
EP2157691A1 (en) Signal generation with cancelled harmonics
CN114301477A (zh) 发射机电路、芯片、芯片模组、通讯设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200403

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.

Effective date of registration: 20200403

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.