CN105577133B - 低噪声放大器以及用于载波聚合和非载波聚合的方法 - Google Patents

低噪声放大器以及用于载波聚合和非载波聚合的方法 Download PDF

Info

Publication number
CN105577133B
CN105577133B CN201510526611.4A CN201510526611A CN105577133B CN 105577133 B CN105577133 B CN 105577133B CN 201510526611 A CN201510526611 A CN 201510526611A CN 105577133 B CN105577133 B CN 105577133B
Authority
CN
China
Prior art keywords
nfet
low
grid
noise amplifier
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510526611.4A
Other languages
English (en)
Other versions
CN105577133A (zh
Inventor
吴建新
于晓华
孙祥源
N.阿勒里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105577133A publication Critical patent/CN105577133A/zh
Application granted granted Critical
Publication of CN105577133B publication Critical patent/CN105577133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/546—A tunable capacitance being present in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45464—Indexing scheme relating to differential amplifiers the CSC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45548—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors as shunts to earth or as short circuit between inputs

Abstract

提供一种用于载波聚合和非载波聚合的低噪声放大器。所述低噪声放大器包括：多个对称半电路；多个偏置电路，其中所述多个偏置电路中的每一个连接到所述多个对称半电路中的一个；多个电容，其中所述多个电容中的每一个连接到所述多个对称半电路中的一个以便交流AC耦合包含至少一个分量载波的RF信号；以及控制逻辑电路，连接到所述多个对称半电路中的每一个以便将低噪声放大器配置为处理一个分量载波或多个分量载波。

Description

低噪声放大器以及用于载波聚合和非载波聚合的方法
优先权
本申请要求2014年8月29日在美国专利与商标局提交的第62/043,790号美国临时专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明一般涉及一种低噪声放大器，并且更具体地，涉及一种用于载波聚合和非载波聚合的低噪声放大器。
背景技术
高级长期演进(LTE)是用于移动电话和数据终端的高速无线通信标准。为了获得高速度，传输带宽被增加为超过使用单载波或信道可以获得的传输带宽。该方法一般被称为载波聚合(CA)，其中多于一个载波，或分量载波被聚合以增加有效传输带宽。
载波聚合可以在一个波带(即，带内载波聚合)或在多个波带(即，带间载波聚合)中执行。
在带内载波聚合中，分量载波可以是连续的(即，彼此邻近)或非连续的。在带间载波聚合中，分量载波是非连续的。
载波聚合在其中连续的聚合信道从射频(RF)视角来看呈现为单信道，在该单信道中仅需要一个收发器来处理聚合信号。然而，在载波聚合是非连续时，现有技术要求多于一个收发器来处理聚合信号。
发明内容
提出本发明以至少解决上述问题和/或缺点，并至少提供下述优点。
因此，本发明的一方面将提供一种支持载波聚合模式和非载波聚合模式的低噪声放大器。
本发明的另一方面将提供一种具有独立的路径活动增益控制的低噪声放大器。
本发明的另一方面将提供一种具有独立的偏压控制的低噪声放大器。
本发明的另一方面将提供一种具有切换的源极退化电感器的低噪声放大器。
本发明的另一方面将提供一种具有源极退化电容器的低噪声放大器。
本发明的另一方面将提供一种利用多路传输使用用于信号的多个路径的低噪声放大器。
根据本发明的一方面，提供一种用于载波聚合和非载波聚合的低噪声放大器。所述低噪声放大器包括：多个对称半电路；多个偏置电路，其中所述多个偏置电路中的每一个连接到所述多个对称半电路中的一个；多个电容器，其中所述多个电容器中的每一个连接到所述多个对称半电路中的一个以便交流AC耦合包含至少一个分量载波的RF信号；以及控制逻辑电路，连接到所述多个对称半电路中的每一个以便将低噪声放大器配置为处理一个分量载波或多个分量载波。
根据本发明的另一方面，提供一种用于在非载波聚合模式下的低噪声放大的方法。所述方法包括：通过将逻辑1电压施加到第一组上NFET的一个NFET的栅极、第二组上NFET的一个NFET的栅极、以及第三组上NFET的一个NFET的栅极，同时将逻辑0电压施加到第一组上NFET中的其他NFET的栅极、第二组上NFET中的其他NFET的栅极以及第三组上NFET中的其他NFET的栅极来将低噪声放大器的一个输出电流引导到第一组上NFET的一个NFET的源极、第一下NFET的源极、第二组上NFET的一个NFET的源极、第二下NFET的源极、第三组上NFET的一个NFET的源极、以及第三下NFET的源极。
根据本发明的另一方面，提供一种用于在载波聚合模式下的低噪声放大的方法。所述方法包括：通过将逻辑1电压施加到第一组上NFET的一个NFET的栅极、第二组上NFET的一个NFET的栅极、以及第三组上NFET的一个NFET的栅极，同时将逻辑0电压施加到第一组上NFET中的其他NFET的栅极、第二组上NFET中的其他NFET的栅极以及第三组上NFET中的其他NFET的栅极来将低噪声放大器的一个输出电流引导到第一组上NFET的一个NFET的源极和第一下NFET的源极，将低噪声放大器的第二输出电流引导到第二组上NFET的一个NFET的源极和第二下NFET的源极；以及将低噪声放大器的第三输出电流引导到第三组上NFET的一个NFET的源极和第三下NFET的源极。
附图说明
从下面结合附图的详细说明，本发明的上述和其他方面、特征和优点将更加清楚，附图中：
图1是根据本发明的实施例的低噪声放大器的示意图；
图2是根据本发明的实施例的晶体管阵列的示意图；
图3A是根据本发明的实施例的可变电感器的示意图；
图3B是根据本发明的实施例的可变电感器的示意图；
图4是根据本发明的实施例的可变电容器的示意图；
图5是根据本发明的实施例的、被配置为支持载波聚合和非载波聚合的低噪声放大器的示意图；以及
图6是根据本发明的实施例的n沟道低噪声放大器的示意图。
具体实施例
下文中，将参考附图详细描述本发明的实施例。应该注意到，即使相同的元素示出在不同的附图中，相同的元素也将通过相同的参考标记指示。在以下描述中，提供诸如详细配置和组件之类的细节仅仅为了帮助本发明的实施例的总体理解。因此，对本领域普通技术人员明显地是，可以对此处描述的实施例进行各种改变和修改而不会偏离本发明的范围和精神。此外，为清楚和简洁起见，可能省略对公知功能和结构的描述。如下所述的术语是考虑本发明中的功能而定义的术语，并且可以根据用户、用户或顾客的意图而不同。因此，遍及说明书将基于内容确定术语的定义。
本发明可以具有多种修改和多种实施例，其中现在将参照附图详细描述实施例。然而，应当理解，本发明不局限于实施例，而是本发明包括本发明的范围和精神之内的所有修改、等效物以及替换。
虽然包括诸如第一、第二等等的序数的术语可以被用于描述多种元素，但是结构元素不受术语的限制。所述词语仅仅用于将一个元素与另一个元素区分开来。例如，不脱离本发明的范围，第一结构元素可以被称为第二结构元素。类似地，第二结构元素也可以被称为第一结构元素。如此处使用的，术语“和/或”包括一个或多个相关项目中的任意一个以及所有组合。
本文使用的术语仅仅用于描述本发明的多种实施例，而不意欲限制本发明。单数形式意图包括复数形式，除非上下文清楚地指示相反情况。在描述中，应当理解，术语“包括”或“具有”指示存在特征、数字、步骤、操作、结构元素、部分或其组合，并且不排除一个或多个其他特征、数字、步骤，操作、结构元素、部分或其组合的存在或添加可能。
除非不同地定义，否则本文使用的包括技术术语或科学术语的所有术语具有与本发明属于的本领域技术人员的理解相同的意义。如在通常使用的词典中定义的术语的这种术语将被解释为具有等于相关技术领域中的上下文意义，并且不被解释为具有理想或过度正式的意义，除非在本说明书中清楚地定义。
虽然本发明的实施例的以下描述使用为N-沟道金属氧化物半导体(MOS)场效应晶体管(FET)(即，N沟道MOSFET、NMOS或NFET)定义的术语和名称，但是本发明不限于这些术语和名称，并且同等地可适用于其他类似系统(例如，p沟道MOSFETS、或PFET、以及互补MOS(CMOS)，其中CMOS使用NFET和PFET两者)。
本发明涉及一种支持载波聚合和非载波聚合的低噪声放大器(LNA)，并且提供每个单独的信道的独立的偏置和增益控制。LNA可以被配置为接收包含单载波(即，非载波聚合，或常规模式)的RF信号或者包含至少两个载波(即，载波聚合模式)的RF信号，其中载波可以是带内、带间、连续的或非连续的。在载波聚合模式中，接收到的信号中的每个载波的偏置电流和增益可以被独立地控制。
在CA模式中，每个信道提供现有技术中未公开的独立的偏置电流控制和增益控制。当CA模式未启用(即，在常规模式中)时，LNA起单LNA的作用。增益控制通过分流(divert)LNA信号电流或通过变化偏置电流来实现。
LNA可以在RF-模拟接收机和电路之间接口连接以便提取基带信号。
本发明的NFET实施例中的两个或更多CA信道、或分量载波共享一个公共源极退化电感器。一个退化电感器由本发明的PFET实施例中的两个或更多CA信道共享。然而，对于本发明的CMOS实施例，使用两个退化电感器。
源极退化电感器可切换以将其电感在CA模式和非CA模式之间变化，用于在输入匹配、噪声指数和增益之间保持良好平衡，并且可以通过使用堆叠的金属层以面积有效方式制造在集成电路中。一个源极退化电感器可以在若干LNA当中共享。栅极-源极电容也可以被切换以在输入匹配和噪声指数之间保持良好平衡。
本发明的LNA可以利用完全不均衡的功率电平或阻塞电平来处理分量载波。
图1是根据本发明的实施例的、示出两个处理信道的低噪声放大器(LNA)100的示意图。然而，本发明不局限于仅具有两个信道的LNA 100。本发明的LNA 100可以具有n个信道，其中n是用户定义的整数。在载波聚合模式中，LNA 100中的每个信道可以处理聚合的分量载波中的一个或者多于一个的聚合的分量载波。
参照图1，LNA 100包括第一下NFET M1和第二下NFET M2。第一下NFET M1和第二下NFET M2经由它们的漏极连接。仅为了说明性目的描述NFET，并且本发明不局限于仅使用NFET的LNA 100。本发明的LNA 100可以用PFET或CMOS技术实现，其中CMOS技术使用NFET和PFET两者。
第一下NFET M1经由连接在第一偏置电压VBIAS1和第一下NFET M1的栅极之间的第一电阻器R1利用直流(DC)电压被独立地偏置。第一下NFET M1还经由连接在RF输入和第一下NFET M1的栅极之间的第一电容器C1交流AC耦合到RF输入。第一下NFET M1用作将RF输入电压转换为电流的跨导器。在高级LTE中，RF输入信号可以在常规模式下包含一个分量载波或在载波聚合模式下包含两个或更多分量载波。
第二下NFET M2经由连接在第二偏置电压VBIAS2和第二下NFET M2的栅极之间的第二电阻器R2利用直流电压被独立地偏置。第二下NFET M2还经由连接在RF输入和第二下NFET M2的栅极之间的第二电容器C2交流耦合到RF输入。第二下NFET M2用作将RF输入电压转换为电流的跨导器。
VBIAS1和VBIAS2的值被分别地选择以使得第一下NFET M1的偏置电流和第二下NFETM2的偏置电流被独立地控制。即，第一下NFET M1和第二下NFET M2的偏置电流可以取决于为VBIAS1和VBIAS2选择的值而彼此相同或不同于。
LNA 100包括第一对上NFET M3、M4和第二对上NFET M5、M6，其中第一对上NFETM3、M4的漏极连接到第一下NFET M1的源极，并且其中第二对上NFET M5、M6的漏极连接到第二下NFET M2的源极。第一对上NFET M3、M4中的第一NFET M3的源极连接到第二对上NFETM5、M6中的第一NFET M5的源极。第一对上NFET M3、M4中的第二NFET M4的源极连接到第二对上NFET M5、M6中的第二NFET M6的源极。第一对上NFET M3、M4和第二对上NFET M5、M6的栅极每个接收控制输入以使得NFET M3、M4、M5、和M6中的每一个可以被分别控制(即，分别地导通或截止)以在常规、或非载波聚合模式或载波聚合模式中如下所述地配置LNA 100。第一对上NFET M3、M4和第一下NFET M1形成第一对称半电路。第二对上NFET M5、M6和第二下NFET M2形成第二对称半电路。
第一上对NFET M3、M4和第二上对NFET M5、M6通过经由控制输入向第一上对NFETM3、M4和第二上对M5M6的栅极施加合适的电压(例如，被称为VDD的高逻辑1电压或者被称为地或GND的低逻辑0电压)来导通或截止。
在常规模式(即，非载波聚合模式)中，LNA 100的一个输出电流通过向NFET M3的栅极和NFET M5的栅极施加高电压同时向NFET M4的栅极和NFET M6的栅极施加低电压被引导到第一上对NFET M3、M4的NFET M3的源极(以及第一下NFET M1的源极)以及第二上对NFET M5、M6的NFET M5的源极(以及第二下NFET M2的源极)。
在常规模式(即，非载波聚合模式)中，LNA 100的一个输出电流还可以通过向NFETM4的栅极和NFET M6的栅极施加高电压同时向NFET M3的栅极和NFET M5的栅极施加低电压被引导到第一上对NFET M3、M4的M4的源极(以及第一下NFET M1的源极)以及第二上对NFETM5、M6的NFET M6的源极(以及第二下NFET M2的源极)。
在载波聚合模式中，通过向NFET M3的栅极和NFET M6的栅极施加高电压同时向NFET M4的栅极以及NFET M5的栅极施加低电压将LNA 100的一个输出电流引导到第一上对NFET M3、M4的NFET M3的源极(以及第一下NFET M1的源极)并且将LNA 100的第二输出电流引导到第二上对NFET M5、M6的NFET M6的源极(以及第二下NFET M2的源极)。第一输出电流和第二输出电流可以每个包含一个或多个分量载波，其可以如下参照图5所述被转换为基带。如果每个输出电流包含一个分量载波，则图1的LNA 100处理两个聚合的分量载波。然而，本发明不局限于处理仅仅两个聚合的分量载波，其中每个对称的半电路处理包含一个分量载波的一个输出电流。可以由本发明通过在输出电流中包括多于一个分量载波或者添加用于处理附加的输出电流的附加的对称半电路(如图6中所示并且如下所述)来处理附加的聚合的分量载波，其中附加的输出电流可以包含一个或多个分量载波。
图1的LNA 100包括连接在第一下NFET M1和第二下NFET M2的漏极以及低电压(例如，GND)之间的可变电感器101，其中该可变电感器101接收用于变化可变电感器101的值的控制输入。可变电感器101用作切换的源极退化电感器。在常规模式中，可变电感器101在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式中，可变电感器101在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入获得相同的结果(例如，用于可变电感器101的第一值的VDD以及用于可变电感器101的第二值的GND)。在载波聚合模式中，可变电感器101的第二值提供最优LNA 100输入阻抗匹配、增益和噪声指数。
LNA 100包括连接在第一下NFET M1的栅极和漏极之间的第一可变电容器103，其中第一可变电容器103接收用于变化第一可变电容器103的值的控制输入。第一可变电容器103用作切换的源极退化电容器。在常规模式中，第一可变电容器103具有第一值。在载波聚合模式下，第一可变电容器103具有低于第一可变电容器103的第一值的第二值。可替换地，第一可变电容器103可以具有用于常规模式和载波聚合模式两者的固定值。然而，为了使用单个LNA 100处理较宽的RF频率范围，具有第一值和第二值的第一可变电容器103偏好为提供良好的LNA 100输入匹配和噪声指数(noise figure)。在常规模式中，第一可变电感器103在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，第一可变电感器103在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入获得相同的结果(例如，用于第一可变电容器103的第一值的VDD以及用于第一可变电容器103的第二值的GND)。
LNA 100包括连接在第二下NFET M2的栅极和漏极之间的第二可变电容器105，其中第二可变电容器105接收用于变化第二变量电容器105的值的控制输入。第二可变电容器105用作切换的源极退化电容器。在常规模式中，第二可变电容器105具有第一值。在载波聚合模式下，第二可变电容器105具有低于第二可变电容器105的第一值的第二值。可替换地，第二可变电容器105可以具有用于常规模式和载波聚合模式两者的固定值。然而，为了使用单个LNA 100处理较宽的RF频率范围，具有第一值和第二值的第二可变电容器105偏好为提供良好的LNA 100输入匹配和噪声指数。在常规模式中，第二可变电感器105在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，第二可变电感器105在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入获得相同的结果(例如，用于第二可变电容器105的第一值的VDD以及用于第二可变电容器105的第二值的GND)。
LNA 100包括第一分流NFET M7和第一分流阻抗Z1 107。第一分流NFET M7的漏极连接到第一上对NFET M3、M4的漏极。第一分流阻抗107连接在第一分流NFET M7的源极与高电压(例如，VDD)之间。第一分流NFET M7的栅极从控制逻辑111接收控制输入以便分流、或除去由第一对上NFET M3、M4与第一下NFET M1形成的第一对称半电路中的一部分电流。由第一分流NFET M7和第一分流阻抗Z1 107分流的一部分电流取决于第一分流NFET M7通过控制输入导通的程度以及第一分流阻抗Z1 107的值。第一分流阻抗Z1 107可以是具有阻抗的任一设备(例如，诸如以具有电阻的任一材料形成的电阻器的无源元件、诸如以二极管配置连接的NFET的有源元件等等)。从第一对称半电路分流的电流的量影响第一对称半电路的增益(即，越多电流分流则增益越低)。
LNA 100包括第二分流NFET M8和第二分流阻抗Z2 109。第二分流NFET M8的漏极连接到第二上对NFET M5、M6的漏极。第二分流阻抗Z2 109连接在第二分流NFET M8的源极与高电压(例如，VDD)之间。第二分流NFET M8的栅极从控制逻辑111接收控制输入以便分流、或除去由第二上对NFET M5、M6与第二下NFET M2形成的第二对称半电路中的一部分电流。由第二分流NFET M8和第二分流阻抗Z2 109分流的一部分电流取决于第二分流NFET M8通过控制输入导通的程度以及第二分流阻抗Z2 109的值。第二分流阻抗Z2 109可以是具有阻抗的任一静态元件或有源器件(例如，诸如以具有电阻的任一材料形成的电阻器的无源元件、诸如以二极管配置连接的NFET的有源元件等等)。从第二对称半电路分流的电流的量影响第二对称半电路的增益(即，越多电流分流则增益越低)。
用于第一分流NFET M7和第二分流NFET M8的控制输入被独立地控制，其使第一对称半电路的增益和第二对称半电路的增益能被独立地控制。
LNA 100包括控制逻辑111，其具有提供用于第一对上NFET M3、M4中的每一个、第二对上NFET M5、M6中的每一个、可变电感器101、第一可变电容器103、第二可变电容器105、第一分流NFET M7以及第二分流NFET M8的单独的控制输入的输出总线。控制逻辑111控制LNA 100的模式(即，常规模式或载波聚合模式)、偏置电流以及增益。
LNA 100可以集成到接收器中。此外，LNA 100的阵列可以互连到混合器和基带模拟块的阵列，其中在CA模式或常规模式下任一RF输入信号可以被路由到任一混合器和基带模拟块。来自接收天线的多个RF载波可以在CA模式下通过单个LNA 100处理。
图2是根据本发明的实施例的晶体管阵列200的示意图。
参照图2，晶体管阵列200包括并联连接的n个NFET M21、M22,…、Mn。n个NFET M21、M22,…、Mn的源极被连接以形成晶体管阵列200的集合的源极。n个NFET M21、M22,…、Mn的漏极被连接以形成n个NFET M21、M22,…、Mn的集合的漏极。n个NFET M21、M22,…、Mn的栅极中的每一个被连接到n个控制输入中的一个以使得n个NFET M21、M22,…、Mn中的每一个被分别地控制。图1的每个NFET可以以图2的晶体管阵列200代替。在替换实施例中，晶体管阵列200可以是并联连接的n个PFET的系列。因此，对于图1的LNA 100的PFET或CMOS版本，每个PFET可以以n个PFET的晶体管阵列200代替。晶体管阵列中的晶体管的长度和宽度可被分别地设置以获得期望的工作频率。例如，晶体管的长度和宽度(即，L/W)可以被分别地设置以获得遍及诸如700-1500兆赫、1700-2300兆赫和2300-2700兆赫的多种频率范围的工作频率。然而，其他工作频率范围是可能的。
图3A是根据本发明的实施例的可变电感器101的示意图。
参照图3A，可变电感器101包括第一电感器L31、第二电感器L32和NFET M31。第一电感器L31的第一端是可变电感器101的第一输出，并且第一电感器L31的第二端是可变电感器101的第二输出。第二电感器L32的第一端连接到第一电感器L31的第二端，并且第二电感器L32的第二端连接到NFET M31的漏极。NFET M31的源极连接到第一电感器L31的第一端，并且NFET M31的栅极是用于可变电感器101的控制输入。当用于可变电感器101的控制输入是不导通NFET M31的足够低电压(例如，GND或逻辑0)时，则NFET M31不将第二电感器L32的第二端耦合到第一电感器L31的第一端，并且可变电感器的电感等于第一电感器L31。当用于可变电感器101的控制输入是导通NFET M31的足够高电压(例如，VDD或逻辑1)时，则NFET M31将第二电感器L32的第二端耦合到第一电感器L31的第一端，并且可变电感器的电感等于与第二电感器L32并联的第一电感器L31(即，(L31xL32)/(L31+L32))，其提供优化的LNA输入阻抗匹配、增益和噪声指数。电感器L31和L32的值是用户可定义的。如果在NFETM31被导通时L31＝L32，则可变电感器的电感等于L31/2。如上所述，载波聚合模式使用两个电感中的较小一个。因此，NFET M31在载波聚合模式下导通并且在非载波聚合模式下截止。只要可变电感器在足够大值的电感器和足够小值的电感器之间切换，其他电感器配置也是可能的。此外，PFET可以被用作耦合晶体管。当NFET M31在载波聚合模式期间被导通时，它具有有限的导通电阻，其将被最小化以降低其在整个可变电感器101的质量因素上的消极效果。为了节省布局面积，第一电感器L31和第二电感器L32可以在集成电路中使用堆叠的金属层来制造，只要在堆叠的金属层的寄生电容中的任何增大是可容忍的。
图3B是根据本发明的实施例的可变电感器101的示意图。
参照图3B，可变电感器101包括电感器L31和NFET M31。电感器L31的第一端是可变电感器101的第一输出，并且电感器L31的第二端是可变电感器101的第二输出。电感器L31的第二端连接到NFET M31的漏极。NFET M31的源极连接到第一电感器L31的用户可定义的抽头，其中该抽头以用户定义的比例划分电感器L31的值。NFET M31的栅极是用于可变电感器101的控制输入。当用于可变电感器101的控制输入是不导通NFET M31的足够低电压(例如，GND或逻辑0)时，则NFET M31不将电感器L31的抽头耦合到电感器L31的第一端，并且可变电感器的电感等于电感器L31。当用于可变电感器101的控制输入是导通NFET M31的足够高电压(例如，VDD或逻辑1)时，则NFET M31将电感器L31的抽头耦合到抽头L31的第一端，并且可变电感器的电感器L31在第一输出和抽头之间的部分。电感器L31的抽头是用户可定义的。如上所述，载波聚合模式使用两个电感中的较小一个。因此，NFET M31在载波聚合模式下导通并且在非载波聚合模式下截止。只要可变电感器在足够大值的电感器和足够小值的电感器之间切换，其他电感器配置也是可能的。此外，PFET可以被用作耦合晶体管。当NFETM31在载波聚合模式期间被导通时，它具有有限的导通电阻，其将被最小化以降低其在整个可变电感器101的质量因素上的消极效果。为了节省布局面积，电感器L31可以在集成电路中使用堆叠的金属层来制造，只要在堆叠的金属层的寄生电容中的任何增大是可容忍的。
图4是根据本发明的实施例的第一可变电容器103的示意图。
参照图4，第一可变电容器103包括n个电容器C41，C42,…、Cn以及n个NFET M41、M42,…、Mn。n个电容器C41、C42,…、Cn的第一端被连接并且形成第一可变电容器103的第一端。n个电容器的每个第二端连接到n个NFET M41、M42,…、Mn的漏极中的一个。n个NFETM41、M42,…、Mn的源极被连接并且形成第一可变电容器103的第二端。n个NFET的每个栅极连接到n个控制输入中的一个，其中n个控制输入中的每一个控制n个NFET中的一个。如果NFET通过控制输入被导通(即，控制输入是VDD或逻辑1)，则连接NFET的电容器被并联添加在第一可变电容器103的第一端和第二端之间。因为电容器并联合计，所以第一可变电容器103的电容是连接到导通的NFET的电容器的总和。n个电容器C41、C42,…、Cn中的每一个的值是用户可定义的。NFET M41、M42、…Mn的大小将关于导通电阻寄生电容被优化。此外，PFET可以用在第一可变电容器103中。第二可变电容器105可以具有与第一可变电容器103相同的结构。
图5是根据本发明的实施例的被配置为支持载波聚合和非载波聚合的低噪声放大器(LNA)500的示意图。然而，本发明不局限于仅具有两个信道的LNA 500。本发明的LNA 500可以具有n个信道，其中n是用户定义的整数。在载波聚合模式中，LNA 500中的每个信道可以处理聚合的分量载波中的一个或者多于一个的聚合的分量载波。
参照图5，LNA 500包括第一下NFET M5和第二下NFET M2。第一下NFET M1和第二下NFET M2经由它们的漏极连接。仅为了说明性目的描述NFET，并且本发明不局限于仅使用NFET的LNA 500。本发明的LNA 500可以用PFET或CMOS技术实现。
第一下NFET M1经由连接在第一偏置电压VBIAS1和第一下NFET M1的栅极之间的第一电阻器R1利用DC电压被独立地偏置。第一下NFET M1经由连接在天线509和第一下NFETM1的栅极之间的第一电容器C1交流耦合到天线509以便接收RF输入。第一下NFET M1用作将RF输入电压转换为电流的跨导器。在高级LTE中，RF输入信号可以在常规模式下包含一个分量载波或在载波聚合模式下包含多于一个分量载波。
第二下NFET M2经由连接在第二偏置电压VBIAS2和第二下NFET M2的栅极之间的第二电阻器R2利用DC电压被独立地偏置。第二下NFET M2还经由连接在RF输入和第二下NFETM2的栅极之间的第二电容器C2交流耦合到天线509以便接收RF输入。第二下NFET M2用作将RF输入电压转换为电流的跨导器。
VBIAS1和VBIAS2的值被分别地选择以使得第一下NFET M1的偏置电流和第二下NFETM2的偏置电流被独立地控制。即，第一下NFET M1和第二下NFET M2的偏置电流可以取决于为VBIAS1和VBIAS2选择的值而彼此相同或不同。
LNA 500包括第一对上NFET M3、M4和第二对上NFET M5、M6，其中第一对上NFETM3、M4的漏极连接到第一下NFET M1的源极，并且其中第二对上NFET M5、M6的漏极连接到第二下NFET M2的源极。第一对上NFET M3、M4中的第一NFET M3的源极连接到第二对上NFETM5、M6中的第一NFET M5的源极。第一对上NFET M3、M4中的第二NFET M4的源极连接到第二对上NFET M5、M6中的第二NFET M6的源极。第一对上NFET M3、M4和第二对上NFET M5、M6的栅极每个从控制逻辑111接收控制输入以使得NFET M3、M4、M5和M6中的每一个可以被分别控制(即，分别地导通或截止)以在常规、或非载波聚合模式或载波聚合模式中配置LNA100，如下所述。第一对上NFET M3、M4和第一下NFET M1形式第一对称半电路。第二对上NFETM5、M6和第二下NFET M2形成第二对称半电路。
第一平衡转换器(balun)501连接到第一对上NFET M3、M4和第二对上NFET M5，M6的第一NFET M3、M5的源极以便将单端的RF输入转换为差分输出。第一平衡转换器的差分输出连接到第一混合器505。第一混合器505具有用于从第一本地振荡器LO1接收用户可定义的频率的信号，其中来自第一本地振荡器的信号的频率被用于从LNA 500的输出中选择一个或多个分量载波。第一混合器505可以是无源双平衡幅度(I)和相位(Q)混合器。然而，可以使用任何其他类型的混合器。
第二平衡转换器503连接到第一对上NFET M3、M4和第二对上NFET M5，M6的第二NFET M4、M6的源极以便将单端的RF输入转换为差分输出。第二平衡转换器的差分输出连接到第二混合器507。第二混合器507具有用于从第二本地振荡器LO2接收用户可定义的频率的信号，其中来自第二本地振荡器的信号的频率被用于从LNA 500的输出中选择一个或多个分量载波。
在载波聚合模式下，LNA 500处理多个分量载波并且将它们发送到混合器。在每个混合器中，本地振荡器(LO)信号被挑选以从由LNA 500输出的多个载波当中选择(即，拾取或下转换)期望的一个或多个分量载波。如果一个混合器下转换多于一个分量载波并且向选择的基带发送下转换的中间频率(IF)信号，则在模拟基带上设置更严格的性能要求。例如，模数转换器(ADC)将除用于处理单个IF信号外具有用于处理多个IF信号的更好的动态范围。此特征在密集的分量载波由LNA 500处理时非常有用，但是要求模拟滤波器使用单个LO信号来下转换多个RF载波。然后，可以在数字域中完成载波间隔。因此，具有两个对称半电路的单个LNA可以处理多于两个分量载波，只要后续的电路可以处理多个分量载波中间频率(IF)。
第一上对NFET M3、M4和第二上对NFET M5、M6经由控制输入通过向第一上对NFETM3、M4和第二上对M5M6的栅极施加合适的电压(例如，被称为VDD的高逻辑1电压或者被称为地或GND的低逻辑0电压)来导通或截止。
在常规模式(即，非载波聚合模式)下，仅存在通过天线509接收到的单个载波。因此，仅需要第一混合器505或第二混合器507中的一个来处理载波。可变电感器101被编程为常规更大的值以提供期望的增益、输入匹配和噪声指数。第一可变电容器103和第二可变电容器105每个被编程用于相同的目的。VBIAS1和VBIAS2连接到单个偏置电路。因此，在第一下NFET M1中的偏置电流和在第二下NFET M2中的偏置电流通过相同的控制信号控制。最终，第一上对NFET M3、M4和第二下对NFET M5、M6被编程以使得第一下NFET M1和第二下NFETM2两者的电流去到第一混合器505或者第二混合器507二者之一。即，LNA 500的一个输出电流可以通过向NFET M3的栅极和NFET M5的栅极施加高电压同时向NFET M4的栅极和NFETM6的栅极施加低电压被引导到第一上对NFET M3、M4的NFET M3的源极(以及第一下NFET M1的源极)以及第二上对NFET M5、M6的NFET M5的源极(以及第二下NFET M2的源极)。可替换地，LNA 500的一个输出电流可以通过向NFET M4的栅极和NFET M6的栅极施加高电压同时向NFET M3的栅极和NFET M5的栅极施加低电压被引导到第一上对NFET M3、M4的M4的源极(以及第一下NFET M1的源极)以及第二上对NFET M5、M6的NFET M6的源极(以及第二下NFETM2的源极)。
在载波聚合模式下，假定通过天线509接收两个分量载波，则第一混合器505和第二混合器507两者被启动以使得每个混合器处理分量载波中的一个。可变电感器101被编程到较小值以便保持与常规模式下类似的增益和输入匹配，并且保持良好的噪声指数。第一可变电容器103和第二可变电容器105可以被编程用于相同的目的。VBIAS1和VBIAS2来自两个相同但是独立的偏置电路，因此，第一下NFET M1和第二下NFET M2中的偏置电流被独立地控制。最终，也起LNA 500输出电流切换作用的第一上对NFET M3、M4被编程以使得M1器件电流去到第一混合器505并且M2器件电流去到第二混合器507。第一对称半电路的增益通过第一分流NFET M7的分流(去除)部分被独立地控制，如下所述。类似地，第二对称半电路的增益通过第二分流NFET M8的分流(去除)部分被独立地控制，如下所述。在该配置中，输入匹配晶体管具有与常规模式下相同的大小，所以通过使用与常规模式下相同的外部输入匹配网络来保持良好的输入匹配。这个提出的原理可以扩展到任何多个分量载波。
在载波聚合模式中，通过向NFET M3的栅极和NFET M6的栅极施加高电压同时向NFET M4的栅极以及NFET M5的栅极施加低电压将LNA 500的一个输出电流引导到第一上对NFET M3、M4的NFET M3的源极(以及第一下NFET M1的源极)并且将LNA 500的第二输出电流引导到第二上对NFET M5、M6的NFET M6的源极(以及第二下NFET M2的源极)。第一输出电流和第二输出电流可以每个包含一个或多个分量载波，其可以如下参照图5所述被转换成基带。如果每个输出电流包含一个分量载波，则LNA 500处理两个聚合的分量载波。然而，本发明不局限于处理仅仅两个聚合的分量载波，其中每个对称的半电路处理包含一个分量载波的一个输出电流。可以由本发明通过在输出电流中包括多于一个分量载波或者添加用于处理附加的输出电流的附加的对称半电路(如图6中所示并且如下所述)来处理附加的聚合的分量载波，其中附加的输出电流可以包含一个或多个分量载波。
图5的LNA 500包括连接在第一下NFET M1和第二下NFET M2的漏极以及低电压(例如，GND)之间的可变电感器101，其中该可变电感器101从控制逻辑111接收用于变化可变电感器101的值的控制输入。可变电感器101用作切换的源极退化电感器。在常规模式下，可变电感器101在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，可变电感器101在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入以获得相同的结果(例如，用于可变电感器101的第一值的VDD以及用于可变电感器101的第二值的GND)。在载波聚合模式中，可变电感器101的第二值提供最优LNA 500输入阻抗匹配、增益和噪声指数。
LNA 500包括连接在第一下NFET M1的栅极和漏极之间的第一可变电容器103，其中第一可变电容器103接收用于变化第一可变电容器103的值的控制输入。第一可变电容器103用作切换的源极退化电容器。在常规模式中，第一可变电容器103具有第一值。在载波聚合模式下，第一可变电容器103具有低于第一可变电容器103的第一值的第二值。可替换地，第一可变电容器103可以具有用于常规模式和载波聚合模式两者的固定值。然而，为了使用单个LNA 500处理较宽的RF频率范围，具有第一值和第二值的第一可变电容器103偏好为提供良好的LNA 500输入匹配和噪声指数。在常规模式下，第一可变电感器103在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，第一可变电感器103在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入以获得相同的结果(例如，用于第一可变电容器103的第一值的VDD以及用于第一可变电容器103的第二值的GND)。
LNA 500包括连接在第二下NFET M2的栅极和漏极之间的第二可变电容器105，其中第二可变电容器105接收用于变化第二变量电容器105的值的控制输入。第二可变电容器105用作切换的源极退化电容器。在常规模式中，第二可变电容器105具有第一值。在载波聚合模式下，第二可变电容器105具有低于第二可变电容器105的第一值的第二值。可替换地，第二可变电容器105可以具有用于常规模式和载波聚合模式两者的固定值。然而，为了使用单个LNA 500处理较宽的RF频率范围，具有第一值和第二值的第二可变电容器105偏好为提供良好的LNA 500输入匹配和噪声指数。在常规模式中，第二可变电感器105在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，第二可变电感器105在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入以获得相同的结果(例如，用于第二可变电容器105的第一值的VDD以及用于第二可变电容器105的第二值的GND)。
LNA 500包括第一分流NFET M7和第一分流阻抗Z1 107。第一分流NFET M7的漏极连接到第一上对NFET M3、M4的漏极。第一分流阻抗Z1 107连接在第一分流NFET M7的源极与高电压(例如，VDD)之间。第一分流NFET M7的栅极从控制逻辑111接收控制输入以便分流、或除去由第一对上NFET M3、M4与第一下NFET M1形成的第一对称半电路中的一部分电流。由第一分流NFET M7和第一分流阻抗Z1 107分流的一部分电流取决于第一分流NFET M7通过控制输入导通的程度以及第一分流阻抗Z1 107的值。第一分流阻抗Z1 107可以是具有阻抗的任一设备(例如，诸如以具有电阻的任一材料形成的电阻器的无源元件、诸如以二极管配置连接的NFET的有源元件等等)。从第一对称半电路分流的电流的量影响第一对称半电路的增益(即，越多电流分流则增益越低)。
LNA 500包括第二分流NFET M8和第二分流阻抗Z2 109。第二分流NFET M8的漏极连接到第二上对NFET M5、M6的漏极。第二分流阻抗Z2 109连接在第二分流NFET M8的源极与高电压(例如，VDD)之间。第二分流NFET M8的栅极从控制逻辑111接收控制输入以便分流、或除去由第二上对NFET M5、M6与第二下NFET M2形成的第二对称半电路中的一部分电流。由第二分流NFET M8和第二分流阻抗Z2 109分流的一部分电流取决于第二分流NFET M8通过控制输入导通的程度以及第二分流阻抗Z2 109的值。第二分流阻抗Z2 2109可以是具有阻抗的任一静态元件或有源器件(例如，诸如以具有电阻的任一材料形成的电阻器的无源元件、诸如以二极管配置连接的NFET的有源元件等等)。从第二对称半电路分流的电流的量影响第二对称半电路的增益(即，越多电流分流则增益越低)。
用于第一分流NFET M7和第二分流NFET M8的控制输入被独立地控制，其使第一对称半电路的增益和第二对称半电路的增益能被独立地控制。
LNA 500包括控制逻辑111，其具有提供用于第一对上NFET M3、M4中的每一个、第二对上NFET M5、M6中的每一个、可变电感器101、第一可变电容器103、第二可变电容器105、第一分流NFET M7以及第二分流NFET M8的单独的控制输入的输出总线。控制逻辑111控制LNA 500的模式(即，常规模式或载波聚合模式)、偏置电流以及增益。
图6是根据本发明的实施例的示出n个处理信道的n信道低噪声放大器(LNA)600的示意图，其中n是用户定义的整数。在载波聚合模式中，LNA 600中的每个信道可以处理聚合的分量载波中的一个或者多于一个的聚合的分量载波。
参照图6，LNA 600包括第一下NFET M1、第二下NFET M2、以及第三下NFET M3，其中图案对于n个信道重复。第一下NFET M1、第二下NFET M2以及第三下NFET M3经由它们的漏极连接，其中图案对于n个信道重复。仅为了说明性目的描述NFET，并且本发明不局限于仅使用NFET的LNA 600。本发明的LNA 600可以用PFET或CMOS技术实现。
第一下NFET M1经由连接在第一偏置电压VBIAS1和第一下NFET M1的栅极之间的第一电阻器R1利用DC电压被独立地偏置。第一下NFET M1还经由连接在RF输入和第一下NFETM1的栅极之间的第一电容器C1交流耦合到RF输入。第一下NFET M1用作将RF输入电压转换为电流的跨导器(transconductor)。在高级LTE中，RF输入信号可以在常规模式下包含一个分量载波或在载波聚合模式下包含多于一个分量载波。
第二下NFET M2经由连接在第二偏置电压VBIAS2和第二下NFET M2的栅极之间的第二电阻器R2利用DC电压被独立地偏置。第二下NFET M2也经由连接在RF输入和第二下NFETM2的栅极之间的第二电容器C2交流耦合到RF输入。第二下NFET M2用作将RF输入电压转换为电流的跨导器。
第三下NFET M3经由连接在第三偏置电压VBIAS3和第三下NFET M3的栅极之间的第三电阻器R3利用DC电压被独立地偏置。第三下NFET M3也经由连接在RF输入和第三下NFETM3的栅极之间的第三电容器C3交流耦合到RF输入。第三下NFET M3用作将RF输入电压转换为电流的跨导器。该图案对于n个信道重复。
VBIAS1、VBIAS2和VBIAS3的值被分别地选择以使得第一下NFET M1、第二下NFET M2以及第三下NFET M3的偏置电流被独立地控制。即，第一下NFET M1、第二下NFET M2和第三下NFET M3的偏置电流可以取决于为VBIAS1、VBIAS2和VBIAS3选择的值而彼此相同或不同。
LNA 600包括第一组上NFET M4、M5、M6；第二组上NFET M7、M8、M9；以及第三组上NFET M10、M11、M12，其中第一组上NFET M4、M5、M6的漏极连接到第一下NFET M1的源极，其中第二组上NFET M7、M8、M9的漏极连接到第二下NFET M2的源极，并且其中第三组上NFETM10、M11、M12的漏极连接到第三下NFET M3的源极。注意，每个组中的NFET的数目等于LNA600中的信道的数目。第一组上NFET M4、M5、M6中的第一NFET M4的源极第一NFET M4连接到第二组上NFET M7；M8、M9中的第一NFET M7的源极以及第三组上NFET M10、M11、M12中的第一NFET M10的源极。第一组上NFET M4、M5、M6中的第二NFET M5的源极连接到第二组上NFETM7；M8、M9中的第二NFET M8的源极以及第三组上NFET M10、M11、M12中的第二NFET M12的源极。第一组上NFET M4m、M5、M6中的第三NFET M6的源极连接到第二组上NFET M7、M8、M9中的第三NFET M9的源极以及第三组上NFET M10、M11、M12中的第三NFET M11的源极。该图案对于n个信道重复。第一组上NFET M4、M5、M6，第二组上NFET M7、M8、M9以及第三组上NFETM10、M11、M12的栅极每个从控制逻辑615接收控制输入以使得NFET M4、、M6、M7、M8、M9、M10、M11和M12中的每一个可以被分别控制(即，分别地导通或截止)以在常规、非载波聚合模式、或载波聚合模式下配置LNA 600，如下所述。第一组上NFET M4、M5、M6和第一下NFET M1形成第一对称半电路。第二组上NFET M7、M8、M9和第二下NFET M2形成第二对称半电路。第三组上NFET M10、M11、M12和第三下NFET M3形成第三对称半电路。该图案对于n个对称半电路重复。
第一组上NFET M4、M5、M6，第二组上M7、M8、M9以及第三组上M10、M11、M12通过经由控制输入向第一组上NFET M4、M5、M6，第二组上NFET M7、M8、M9以及第三组上NFET M10、M11、M12施加合适的电压(例如，被称为VDD的高逻辑1电压或被称为地或GND的低逻辑0电压)来被导通或截止。该图案对于n个信道重复。
在常规模式(即，非载波聚合模式)中，LNA 600的一个输出电流还可以通过向NFETM4的栅极、NFET M7的栅极、以及M10的栅极施加高电压同时向NFET M5的栅极、NFET M6的栅极、NFET M8的栅极、NFET M9的栅极、NFET M11的栅极以及NFET M12的栅极施加低电压被引导到第一组上NFET M4、M5、M6的NFET M4的源极(以及第一下NFET M1的源极)、第二组上NFET M7、M8、M9的NFET M7的源极(以及第二下NFET M2的源极)、以及第三组上NFET M10、M11、M12的NFET M10的源极(以及第三下NFET M3的源极)。
在常规模式(即，非载波聚合模式)中，LNA 600的一个输出电流还可以通过向NFETM5的栅极、NFET M8的栅极、以及M12的栅极施加高电压同时向NFET M4的栅极、NFET M6的栅极、NFET M7的栅极、NFET M9的栅极、NFET M10的栅极以及NFET M11的栅极施加低电压被引导到第一组上NFET M4、M5、M6的NFET M5的源极(以及第一下NFET M1的源极)、第二组上NFET M7、M8、M9的NFET M8的源极(以及第二下NFET M2的源极)、以及第三组上NFET M10、M11、M12的NFET M12的源极(以及第三下NFET M3的源极)。
在常规模式(即，非载波聚合模式)中，LNA 600的一个输出电流还可以通过向NFETM6的栅极、NFET M9的栅极、以及M11的栅极施加高电压同时向NFET M4的栅极、NFET M5的栅极、NFET M7的栅极、NFET M8的栅极、NFET M10的栅极以及NFET M12的栅极施加低电压被引导到第一组上NFET M4、M5、M6的NFET M6的源极(以及第一下NFET M1的源极)、第二组上NFET M7、M8、M9的NFET M9的源极(以及第二下NFET M2的源极)、以及第三组上NFET M10、M11、M12的NFET M11的源极(以及第三下NFET M3的源极)。该图案对于n个信道重复。
在载波聚合模式下，通过向NFET M4的栅极、NFET M9的栅极、以及M12的栅极施加高电压同时向NFET M5、M6、M7、M8、M10、和M11的栅极施加低电压，LNA 600的一个输出电流被引导到第一组上NFET M4、M5、M6的NFET M4的源极(以及第一下NFET M1的源极)，LNA 600的第二输出电流被引导到第二组上NFET M7、M8、M9的NFET M9的源极(以及第二下NFET M2的源极)，以及LNA 600的第三输出电流被引导到第三组上NFET M10、M11、M12的NFET M12的源极(以及第三下NFET M3的源极)。该图案对于n个信道重复第一输出电流、第二输出电流和第三输出电流可以每个包含一个或多个分量载波，其可以如上参照图5所述被转换成基带。如果每个输出电流包含一个分量载波，则图6的LNA 600处理示出的三个信道的三个聚合的分量载波；但是如果图案对于n个信道重复，则可以处理直到n个聚合的分量载波。然而，本发明不局限于处理仅仅n个聚合的分量载波，其中每个对称的半电路处理包含一个分量载波的一个输出电流。可以由本发明通过在输出电流中包括多于一个分量载波来处理附加的聚合的分量载波。
LNA 600包括连接在第一下NFET M1、第二下NFET M2和第三下NFET M3的漏极以及低电压(例如，GND)之间的可变电感器101，其中该可变电感器101从控制逻辑615接收用于变化可变电感器101的值的控制输入。可变电感器101用作切换的源极退化电感器。在常规模式下，可变电感器101在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，可变电感器101在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入以获得相同的结果(例如，用于可变电感器101的第一值的VDD以及用于可变电感器101的第二值的GND)。在载波聚合模式中，可变电感器101的第二值提供最优LNA 600输入阻抗匹配、增益和噪声指数。
LNA 600包括连接在第一下NFET M1的栅极和漏极之间的第一可变电容器103，其中第一可变电容器103从控制逻辑615接收用于变化第一可变电容器103的值的控制输入。第一可变电容器103用作切换的源极退化电容器。在常规模式中，第一可变电容器103具有第一值。在载波聚合模式下，第一可变电容器103具有低于第一可变电容器103的第一值的第二值。可替换地，第一可变电容器103可以具有用于常规模式和载波聚合模式两者的固定值。然而，为了使用单个LNA 600处理较宽的RF频率范围，具有第一值和第二值的第一可变电容器103偏好为提供良好的LNA 600输入匹配和噪声指数。在常规模式下，第一可变电感器103在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，第一可变电感器103在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入以获得相同的结果(例如，用于第一可变电容器103的第一值的VDD以及用于第一可变电容器103的第二值的GND)。
LNA 600包括连接在第二下NFET M2的栅极和漏极之间的第二可变电容器105，其中第二可变电容器105从控制逻辑615接收用于变化第二变量电容器105的值的控制输入。第二可变电容器105用作切换的源极退化电容器。在常规模式中，第二可变电容器105具有第一值。在载波聚合模式下，第二可变电容器105具有低于第二可变电容器105的第一值的第二值。可替换地，第二可变电容器105可以具有用于常规模式和载波聚合模式两者的固定值。然而，为了使用单个LNA 600处理较宽的RF频率范围，具有第一值和第二值的第二可变电容器105偏好为提供良好的LNA 600输入匹配和噪声指数。在常规模式中，第二可变电感器105在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，第二可变电感器105在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入以获得相同的结果(例如，用于第二可变电容器105的第一值的VDD以及用于第二可变电容器105的第二值的GND)。
LNA 600包括连接在第三下NFET M3的栅极和漏极之间的第三可变电容器607，其中第三可变电容器607从控制逻辑615接收用于变化第三可变电容器607的第三控制输入。第三可变电容器607用作切换的源极退化电容器。在常规模式中，第三可变电容器607具有第三值。在载波聚合模式下，第三可变电容器607具有低于第三可变电容器607的第三值的第二值。可替换地，第三可变电容器607可以具有用于常规模式和载波聚合模式两者的固定值。然而，为了使用单个LNA 600覆盖较宽的RF频率范围，具有第一值和第二值的第三可变电容器607偏好为提供良好的LNA 600输入匹配和噪声指数。在常规模式下，第三可变电感器607在控制输入具有第一值(例如，低电压GND或逻辑0)时具有第一值。在载波聚合模式下，第三可变电感器607在控制输入具有第二值(例如，高电压VDD或逻辑1)时具有小于第一值的第二值。不同的值可以被用于控制输入以获得相同的结果(例如，用于第三可变电容器607的第一值的VDD以及用于第三可变电容器607的第二值的GND)。该图案对于n个信道重复。
LNA 600包括第一分流NFET M13和第一分流阻抗Z1609。第一分流NFET M13的漏极连接到第一上对NFET M4、M5、M6的漏极。第一分流阻抗Z1609连接在第一分流NFET M13的源极与高电压(例如，VDD)之间。第一分流NFET M13的栅极从控制逻辑615接收控制输入以便分流、或除去由第一组上NFET M4、M5、M6以及第一下NFET M1形成的第一对称半电路中的一部分电流。由第一分流NFET M13和第一分流阻抗Z1609分流的一部分电流取决于第一分流NFET M13通过控制输入导通的程度以及第一分流阻抗Z1609的值。第一分流阻抗Z1609可以是具有阻抗的任一设备(例如，诸如因为具有电阻的任一材料形成的电阻器的无源元件、诸如作为二极管连接的NFET的有源元件等等)。从第一对称半电路分流的电流的量影响第一对称半电路的增益(即，越多电流分流则增益越低)。
LNA 600包括第二分流NFET M14和第二分流阻抗Z2 611。第二分流NFET M14的漏极连接到第二组上NFET M7、M8、M9的漏极。第二分流阻抗Z2 611连接在第二分流NFET M14的源极与高电压(例如，VDD)之间。第二分流NFET M14的栅极从控制逻辑615接收控制输入以便分流、或除去由第二组上NFET M7、M8、M9以及第二下NFET M2形成的第二对称半电路中的一部分电流。由第二分流NFET M14和第二分流阻抗Z2 611分流的一部分电流取决于第二分流NFET M14通过控制输入导通的程度以及第二分流阻抗Z2 611的值。第二分流阻抗Z2611可以是具有阻抗的任一设备(例如，诸如因为具有电阻的任一材料形成的电阻器的无源元件、诸如作为二极管连接的NFET的有源元件等等)。从第二对称半电路分流的电流的量影响第二对称半电路的增益(即，越多电流分流则增益越低)。
LNA 600包括第三分流NFET M15和第三分流阻抗Z3 613。第三分流NFET M15的漏极连接到第三组上NFET M10、M11、M12的漏极。第三分流阻抗Z3 613连接在第三分流NFETM15的源极与高电压(例如，VDD)之间。第三分流NFET M15的栅极从控制逻辑615接收控制输入以便分流或除去由第三组上NFET M10、M11、M12以及第三下NFET M3形成的第三对称半电路中的一部分电流。由第三分流NFET M15和第三分流阻抗Z3 613分流的一部分电流取决于第三分流NFET M15通过控制输入导通的程度以及第三分流阻抗Z3 613的值。第三分流阻抗Z3 613可以是具有阻抗的任一设备(例如，诸如因为具有电阻的任一材料形成的电阻器的静态元件或诸如具有阻抗的NFET的有源元件等等)。从第三对称半电路分流的电流的量影响第三对称半电路的增益(即，越多电流分流则增益越低)。该图案对于n个信道重复。
用于第一分流NFET M13、第二分流NFET M14、以及第三分流NFET M15的控制输入被独立地控制，其使第一对称半电路、第二对称半电路以及第三对称半电路的增益被独立地控制。
LNA 600包括具有控制逻辑615，其提供用于第一组上NFET M4、M5、M6中的每一个、第二组上NFET M7、M8、M9中的每一个、以及第三组上NFET M10、M11和M12中的每一个、可变电感器101、第一可变电容器103、第二可变电容器105、第三可变电容器607、第一分流NFETM13、第二分流NFET M14以及第三分流NFET M15的单独的控制输入的输出总线。该图案对于n个信道重复。控制逻辑615控制模式(即，常规模式或载波聚合模式)、偏置电流以及增益。
LNA 600可以集成到接收器中。此外，LNA 600的阵列可以互连到混合器和基带模拟块的阵列，其中处于CA模式或常规模式下的任一RF输入信号可以被路由到任一混合器和基带模拟块。来自接收天线的多个RF载波可以在CA模式下通过单个LNA 600处理。
虽然已经在本发明的详细说明中描述了实施例，但是本发明可以以多种形式修改而不脱离本发明的范围。因此，本发明的范围将不会仅仅基于描述的示例性实施例，而是基于所附权利要求及其等效物确定。

Claims (18)

1.一种用于载波聚合和非载波聚合的低噪声放大器，包括:
多个对称半电路，
其中所述多个对称半电路利用互补金属氧化物半导体(CMOS)技术中从n沟道场效应晶体管(NFET)、p沟道场效应晶体管(PFET)或NFET和PFET的组合中选择的场效应晶体管实现，
其中所述多个对称半电路中的每一个包括:
具有源极、栅极和漏极的下NFET，其中所述下NFET的栅极连接到多个偏置电路中的一个和多个电容器中的一个的第一端，并且其中所述多个电容器中的一个的第二端接收RF信号；
多个上NFET，其中所述多个上NFET中的每一个具有源极、栅极和漏极，其中所述多个上NFET中的一个的源极是低噪声放大器的输出，其中所述低噪声放大器的输出分别连接到作为其他对称半电路的输出的低噪声放大器中的其他对称半电路中的每一个的上NFET的源极，其中所述多个上NFET中的每个其他NFET的源极分别连接到不作为其他对称半电路的输出的低噪声放大器中的其他对称半电路中的每一个的上NFET的源极，并且其中所述多个上NFET的漏极连接到下NFET的源极；以及
可变电感器，具有连接到下NFET的漏极的第一端，具有连接到地电压的第二端，并且具有连接到控制逻辑电路控制输入以便接收信号以将可变电感器从低噪声放大器处理一个分量载波时的第一电感器变化到低噪声放大器处理多个分量载波时的第二电感器，其中所述第二电感器低于第一电感器；
多个偏置电路，其中所述多个偏置电路中的每一个连接到所述多个对称半电路中的一个；
多个电容器，其中所述多个电容器中的每一个连接到所述多个对称半电路中的一个以便交流AC耦合包含至少一个分量载波的RF信号；以及
控制逻辑电路，连接所述多个对称半电路中的每一个以便配置低噪声放大器处理一个分量载波或多个分量载波。
2.如权利要求1所述的低噪声放大器，其中所述偏置电路中的每一个包括:
电阻器，具有连接到下NFET的栅极的第一端，并且具有第二端；以及
连接到电阻器的第二端的独立可变直流(DC)电压电源。
3.如权利要求1所述的低噪声放大器，其中所述多个对称半电路中的每一个还包括可变电容器，其具有连接到下NFET的栅极的第一端，具有连接到下NFET的漏极的第二端，并且具有连接到控制逻辑电路的控制输入以便接收信号以将可变电容器从低噪声放大器处理一个分量时的第一电容变化到低噪声放大器处理多个分量载波时的第二电容，其中所述第二电容低于第一电容。
4.如权利要求1所述的低噪声放大器，其中所述多个对称半电路中的每一个还包括增益控制电路，包括:
阻抗，具有连接到逻辑1电源电压的第一端，并且具有第二端；以及
分流场效应晶体管，具有连接到阻抗的第二端的源极或漏极，具有连接到控制逻辑电路以便接收控制输入以控制低噪声放大器的增益的栅极，以及连接到对称半电路中的一个中的多个上NFET的漏极的漏极或源极。
5.如权利要求1所述的低噪声放大器，其中所述可变电感器包括:
第一电感器，具有第一端和第二端；
第二电感器，具有连接到第一电感器的第二端的第一端，并且具有第二端；
NFET，具有连接到第一电感器的第一端的源极，具有用于接收控制输入以将可变电感器的电感从第一电感器的电感值变化到与第二电感器并联的第一电感器的电感的栅极，并且具有连接到第二电感器的第二端的漏极。
6.如权利要求5所述的低噪声放大器，其中所述第一电感器和第二电感器每个在集成电路中通过金属的堆积层实现。
7.如权利要求3所述的低噪声放大器，其中所述可变电容器包括:
n个电容器，每个具有第一端和第二端，其中所述n个电容器的第一端彼此连接，其中n是用户定义的整数；
n个NFET，每个具有源极，其中所述n个NFET的源极彼此连接，每个NFET具有栅极以便接收控制输入以将可变电容器的电容从所述n个电容器中的至少一个的第一总和变化到所述n个电容器中的至少一个的第二总和，其中所述第二总和小于第一总和，并且每个NFET具有连接到所述n个电容器中的一个的第二端的漏极。
8.如权利要求4所述的低噪声放大器，其中所述阻抗通过无源电气元件或有源电气元件实现。
9.如权利要求1所述的低噪声放大器，其中每个场效应晶体管通过并联连接的n个场效应晶体管的阵列实现，其中n是用户定义的整数。
10.如权利要求9所述的低噪声放大器，其中每个场效应晶体管的宽度和长度被选择用于设置低噪声放大器的工作频率范围。
11.如权利要求10所述的低噪声放大器，其中所述每个场效应晶体管的宽度和长度被选择用于在从700兆赫到1500兆赫、1700兆赫到2300兆赫或2300兆赫到2700兆赫范围内设置低噪声放大器的工作频率范围。
12.如权利要求1所述的低噪声放大器，还包括:
分别连接到所述多个对称半电路中的每一个的多个平衡转换器；以及
分别连接到所述多个平衡转换器的多个混合器，其中所述多个混合器中的每一个具有用于接收本地振荡信号的输入以便处理至少一个分量载波的输入。
13.一种在非载波聚合模式下的低噪声放大的方法，包括:
通过将逻辑1电压施加到第一组上NFET的一个NFET的栅极、第二组上NFET的一个NFET的栅极、以及第三组上NFET的一个NFET的栅极，同时将逻辑0电压施加到第一组上NFET的其他NFET的栅极、第二组上NFET的其他NFET的栅极以及第三组上NFET的其他NFET的栅极来将低噪声放大器的一个输出电流引导到第一组上NFET的一个NFET的源极、第一下NFET的源极、第二组上NFET的一个NFET的源极、第二下NFET的源极、第三组上NFET的一个NFET的源极、以及第三下NFET的源极，其中，所述低噪声放大器是如权利要求1所述的低噪声放大器。
14.如权利要求13所述的方法，其中所述方法对于n个对称半电路重复，其中n是用户定义的整数。
15.一种在非载波聚合模式下的低噪声放大的方法，包括:
将低噪声放大器的第一输出电流引导到第一组上NFET的一个NFET的源极以及第一下NFET的源极；
将低噪声放大器的第二输出电流引导到第二组上NFET的一个NFET的源极以及第二下NFET的源极；以及
通过将逻辑1电压施加到第一组上NFET中的一个NFET的栅极、第二组上NFET的一个NFET的栅极以及第三组上NFET的一个NFET的栅极，同时将逻辑0电压施加到第一组上NFET中的其他NFET的栅极、第二组上NFET中的其他NFET的栅极以及第三组上NFET中的其他NFET的栅极，
其中，所述低噪声放大器是如权利要求1所述的低噪声放大器。
16.如权利要求15所述的方法，其中所述方法对于n个对称半电路重复，其中n是用户定义的整数。
17.如权利要求15所述的方法，其中每个电流包含一个分量载波。
18.如权利要求15所述的方法，其中所述电流中的至少一个包含多个分量载波。
CN201510526611.4A 2014-08-29 2015-08-25 低噪声放大器以及用于载波聚合和非载波聚合的方法 Active CN105577133B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462043790P 2014-08-29 2014-08-29
US62/043,790 2014-08-29
US14/519,810 US9362975B2 (en) 2014-08-29 2014-10-21 Low noise amplifier and method for carrier aggregation and non-carrier aggregation
US14/519,810 2014-10-21

Publications (2)

Publication Number Publication Date
CN105577133A CN105577133A (zh) 2016-05-11
CN105577133B true CN105577133B (zh) 2019-06-04

Family

ID=55403782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510526611.4A Active CN105577133B (zh) 2014-08-29 2015-08-25 低噪声放大器以及用于载波聚合和非载波聚合的方法

Country Status (3)

Country Link
US (1) US9362975B2 (zh)
KR (1) KR102459302B1 (zh)
CN (1) CN105577133B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9641139B2 (en) * 2014-11-17 2017-05-02 Mediatek Inc. Amplifier and related method
US20170187338A1 (en) * 2015-12-23 2017-06-29 Qualcomm Incorporated Amplifier with coupled inductors
US9973149B2 (en) * 2016-07-15 2018-05-15 Psemi Corporation Source switched split LNA
US9774305B1 (en) * 2016-08-02 2017-09-26 Inphi Corporation Transimpedance amplifier with variable inductance input reducing peak variation over gain
US9929701B1 (en) 2016-09-21 2018-03-27 Psemi Corporation LNA with programmable linearity
US11881828B2 (en) 2017-04-04 2024-01-23 Psemi Corporation Tunable effective inductance for multi-gain LNA with inductive source degeneration
US10038418B1 (en) 2017-04-04 2018-07-31 Psemi Corporation Optimized multi gain LNA enabling low current and high linearity including highly linear active bypass
CN108736836A (zh) * 2017-04-14 2018-11-02 展讯通信（上海）有限公司 低噪声放大电路和射频接收前端电路
US10601628B2 (en) 2018-05-14 2020-03-24 Qualcomm Incorporated Methods and apparatus for dynamic adjustment of amplifier gain
WO2020146504A1 (en) 2019-01-08 2020-07-16 Psemi Corporation Configurable wideband split lna
US10700650B1 (en) 2019-01-08 2020-06-30 Psemi Corporation Configurable wideband split LNA
US11159191B1 (en) * 2020-09-11 2021-10-26 Apple Inc. Wireless amplifier circuitry for carrier aggregation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248324A (zh) * 2013-04-23 2013-08-14 南京邮电大学 一种高线性度低噪声放大器
CN103843248A (zh) * 2011-05-19 2014-06-04 美国博通公司 射频集成电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762479B2 (en) * 1998-11-06 2004-07-13 International Business Machines Corporation Microwave array transistor for low-noise and high-power applications
DE69920273T2 (de) * 1998-11-12 2005-09-22 Broadcom Corp., Irvine Integrierte tunerarchitektur
US6684065B2 (en) * 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
US6509796B2 (en) * 2000-02-15 2003-01-21 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US20030184381A1 (en) * 2002-03-18 2003-10-02 Wyman Theodore J. On chip AC coupled circuit
US8412139B2 (en) * 2011-01-10 2013-04-02 Telefonaktiebolaget L M Ericsson (Publ) Methods of receiving multiple carriers using different RF mixer frequencies and related communications devices and receivers
US8514021B2 (en) 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit
US8606194B2 (en) 2011-08-15 2013-12-10 Renesas Mobile Corporation Receiver
US8548410B2 (en) 2011-11-30 2013-10-01 St-Ericsson Sa RF front-end for intra-band carrier aggregation
GB2491430B (en) * 2012-03-16 2013-12-04 Renesas Mobile Corp Reconfigurable radio frequency circuits and methods of receiving
US9118439B2 (en) 2012-04-06 2015-08-25 Qualcomm Incorporated Receiver for imbalanced carriers
US9548709B2 (en) 2012-12-19 2017-01-17 Qualcomm Incorporated Independent gain control for multiple receive circuits concurrently processing different transmitted signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843248A (zh) * 2011-05-19 2014-06-04 美国博通公司 射频集成电路
CN103248324A (zh) * 2013-04-23 2013-08-14 南京邮电大学 一种高线性度低噪声放大器

Also Published As

Publication number Publication date
US9362975B2 (en) 2016-06-07
CN105577133A (zh) 2016-05-11
KR102459302B1 (ko) 2022-10-27
KR20160026635A (ko) 2016-03-09
US20160065264A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
CN105577133B (zh) 低噪声放大器以及用于载波聚合和非载波聚合的方法
US7365602B2 (en) Multilevel power amplifier architecture using multi-tap transformer
KR101234957B1 (ko) 출력 네트워크를 사용한 전력 제어 장치
US9991855B2 (en) Semiconductor device
US7099646B1 (en) Signal mixer having a single-ended input and a differential output
US7167044B2 (en) Dual-band CMOS front-end with two gain modes
US8212615B2 (en) Variable-gain amplifier circuit and wireless communication device integrated circuit equipped therewith
JP4079953B2 (ja) 高周波回路
EP2920879A2 (en) Omni-band amplifiers
KR20110059516A (ko) 고전력 튜너블 캐패시터
Singh et al. A millimeter-wave receiver using a wideband low-noise amplifier with one-port coupled resonator loads
US20090115525A1 (en) Frequency tunable low noise amplifier
JP7002468B2 (ja) 増幅器
EP2704315B1 (en) Frequency mixer topology providing high linearity, low noise and high gain
US7184735B2 (en) Radio frequency integrated circuit having symmetrical differential layout
Kargaran et al. A 30μW, 3.3 dB NF CMOS LNA for wearable WSN applications
CN107302377A (zh) 具有可调匹配网络的超低功耗rf接收器前端
US10581381B2 (en) Reconfigurable power efficient mixers
US20220321067A1 (en) Low noise amplifier incorporating sutardja transformer
US8965316B2 (en) Fine gain tuning
CN113796018A (zh) 多频带均衡器
Magnusson et al. A compact dual-band power amplifier driver for 2.4 GHz and 5.2 GHz WLAN transmitters
US20220021365A1 (en) Matching network with tunable notch filter
De Vera et al. Designing wireless transceiver blocks for LoRa application
Wan et al. A 0.18-μm CMOS High-Performance Up-Conversion Mixer for 2.4-GHz Transmitter Application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant