CN105575972B - 一种蛋糕结构的3d nor型存储器及其形成方法 - Google Patents

一种蛋糕结构的3d nor型存储器及其形成方法 Download PDF

Info

Publication number
CN105575972B
CN105575972B CN201610005522.XA CN201610005522A CN105575972B CN 105575972 B CN105575972 B CN 105575972B CN 201610005522 A CN201610005522 A CN 201610005522A CN 105575972 B CN105575972 B CN 105575972B
Authority
CN
China
Prior art keywords
layer
type memory
separation layer
forming method
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610005522.XA
Other languages
English (en)
Other versions
CN105575972A (zh
Inventor
邓宁
吴华强
丰伟
钱鹤
舒清明
朱明�
朱一明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Tsinghua University
Original Assignee
Tsinghua University
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, GigaDevice Semiconductor Beijing Inc filed Critical Tsinghua University
Priority to CN201610005522.XA priority Critical patent/CN105575972B/zh
Publication of CN105575972A publication Critical patent/CN105575972A/zh
Application granted granted Critical
Publication of CN105575972B publication Critical patent/CN105575972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种蛋糕结构的3D NOR型存储器的形成方法，包括以下步骤：S1：在硅胶片上掺杂制作硅衬底；S2：在所述硅衬底上依次沉淀隔离层和栅介质层；S3：对所述栅介质层和所述隔离层竖直刻蚀多个孔，所述多个孔的下端与所述硅衬底的上表面均齐平；S401：从所述多个孔的内壁向孔心均依次周向沉积ONO层；S402：从所述多个孔的孔心处均淀积多晶硅填满所述多个孔；S403：对填充后的所述多个孔的孔口处均进行平坦化处理；S5：对所述隔离层和所述栅介质层进行刻蚀，形成台阶和隔离槽；以及S6：在所述台阶上设置栅电极。本发明具有如下优点：空间利用率高、存储密度大。

Description

一种蛋糕结构的3D NOR型存储器及其形成方法
技术领域
本发明涉及存储器领域，具体设计一种蛋糕结构的3D NOR型存储器及其形成方法。
背景技术
随着工艺尺寸的缩小，基于平面结构的存储密度提高，相应的制造成本也越来越高，于是产生了三维存储结构。
BiCS结构是现有的研究非常广泛的3D NAND flash结构。BiCS结构的存储密度比较平面结构的存储单元有了很大提高，但是在空间利用率不足，存储密度不高。
发明内容
本发明旨在至少解决上述技术问题之一。
为此，本发明的第一个目的在于提出一种蛋糕结构的3D NOR型存储器的形成方法。
本发明的第二个目的在于提出一种蛋糕结构的3D NOR型存储器。
为了实现上述目的，本发明的实施例公开了一种蛋糕结构的3D NOR型存储器的形成方法，包括以下步骤：S1：在硅胶片上掺杂制作硅衬底；S2：在所述硅衬底上依次沉淀隔离层和栅介质层；S3：对所述栅介质层和所述隔离层 竖直刻蚀多个孔，所述多个孔的下端与所述硅衬底的上表面均齐平；S401：从所述多个孔的内壁向孔心均依次周向沉积ONO层；S402：从所述多个孔的孔心处淀积多晶硅填满所述多个孔；S403：对填充后的所述多个孔的孔口处均进行平坦化处理；S5：对所述隔离层和所述栅介质层进行刻蚀，形成台阶和隔离槽；以及S6：在所述台阶上设置栅电极。
根据本发明实施例的蛋糕结构的3D NOR型存储器的形成方法，空间利用率高、存储密度大。
另外，根据本发明上述实施例的蛋糕结构的3D NOR型存储器的形成方法，还可以具有如下附加的技术特征：
进一步地，所述步骤S1进一步包括：注入硼元素进行掺杂，达到1e19cm -3。
进一步地，所述步骤S2进一步包括：所述隔离层为二氧化硅隔离层，其中，所述二氧化硅隔离层的厚度为所述栅介质层厚度的两倍。
进一步地，所述步骤S401进一步包括：所述ONO层从外到内依次为二氧化硅层、氮化硅层和二氧化硅层。
进一步地，所述步骤S5进一步包括：根据所述隔离层的厚度和所述栅介质层的厚度设置所述台阶的数量和深度。
为了实现上述目的，本发明的实施例公开了一种蛋糕结构的3D NOR型存储器，是通过上述蛋糕结构的3D NOR型存储器的形成方法制备的。
根据本发明实施例的蛋糕结构的3D NOR型存储器的形成方法，相比BiCS结构具有更好的空间利用率和存储密度。本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一个实施例的流程示意图；
图2-图7是本发明一个实施例的蛋糕结构的3D NOR型存储器的形成过程示意图；
图8是本发明一个实施例的蛋糕型3D NAND flash的单元的示意图；
图9是本发明一个实施例的A-A向剖视示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安 装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参照下面的描述和附图，将清楚本发明的实施例的这些和其他方面。在这些描述和附图中，具体公开了本发明的实施例中的一些特定实施方式，来表示实施本发明的实施例的原理的一些方式，但是应当理解，本发明的实施例的范围不受此限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
以下结合附图描述根据本发明实施例的蛋糕结构的3D NOR型存储器的形成方法。
图1是本发明一个实施例的流程图，图2至图7是本发明一个实施例的蛋糕结构的3D NOR型存储器的形成过程示意图。
本发明提供一种蛋糕结构的3D NOR型存储器的形成方法，包括以下步骤：
S1：在硅胶片上掺杂制作硅衬底100。
具体地，如图2所示，在硅片上掺杂制作硅衬底100，掺杂的浓度根据实际情况而定，一般是注入硼元素，达到1e19cm-3。
S2：在硅衬底100上依次沉淀隔离层200和栅介质层300。
具体地，如图3所示，隔离层200为SiO2隔离层，隔离层200的厚度根据实际工艺尺寸而定，隔离层200的目的是为了实现电学隔离.隔离层200一般为栅介质层厚度的两倍，栅介质层的厚度取决于工艺尺寸。在本发明的一些示例中，隔离层200采用45纳米工艺，则栅介质层300为90纳米，可以视实际需求而定。
S3：对栅介质层300和隔离层200竖直刻蚀多个孔400，多个孔400的下端与硅衬底100的上表面均齐平。
具体地，如图4所示，孔400的直径为0.5微米左右，可以根据实际需要调节。
S401：从多个孔400的内壁向孔心均依次周向沉积ONO层。
具体地，如图5和图9所示，ONO层由孔400的内壁向孔心方向，依次为SiO2层401、氮化硅层402、SiO2层403。这三层主要目的是实现电荷的存储。在本发明的一些示例中，这三层的典型厚度依次为90纳米、70纳米、45纳米。
S402：从多个孔400的孔心处均淀积多晶硅404填满多个孔400。
S403：对填充后的多个孔400的孔口处均进行平坦化处理。
具体地，磨掉栅介质层300上淀积的材料。
S5：对隔离层200和栅介质层300进行刻蚀，形成台阶500和隔离槽600。
具体地，如图7所示，刻蚀台阶500的数量取决于步骤S2淀积隔离层200和栅介质层300的数量，台阶500的深度取决于SiO2和栅介质层的厚度，即每一台阶500都是在上一个台阶500的基础上往下刻蚀到栅介质层300为止。在本发明的一个示例中，如果将一层隔离层200和一层栅介质层300的厚度和叫做一个单位厚度，则台阶500的数量等于整个硅衬底100上单位厚度的个数。刻蚀台阶500的目的是为了将栅电极700连接出来而又保证各栅介质层300之间不会短路，单元之间的隔离槽(即孔400之间的隔离槽)是为了实现单元间的隔离。单元里面的隔离槽600(即每个孔周围的隔离槽)是为了增加存储单元的数量，提高存储密度。根据实际情况可以提高单元里面隔离槽600的数量，即等分数来提高存储密度。在本发明的一些示例中，如图8所示，比如八 等分或十六等分，隔离槽600的深度为刻蚀到沉底，宽度为实现电学隔离，视实际需要而定。
以下结合附图描述根据本发明实施例的蛋糕结构的3D NOR型存储器的形成方法。
本发明提供一种蛋糕结构的3D NOR型存储器，是通过上述蛋糕结构的3D NOR型存储器的形成方法制备的。
另外，本发明实施例的蛋糕结构的3D NOR型存储器及其形成方法的其它构成以及作用对于本领域的技术人员而言都是已知的，为了减少冗余，不做赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同限定。

Claims (6)

1.一种蛋糕结构的3D NOR型存储器的形成方法，其特征在于，包括以下步骤：
S1：在硅胶片上掺杂制作硅衬底；
S2：在所述硅衬底上依次沉淀隔离层和栅介质层；
S3：对所述栅介质层和所述隔离层竖直刻蚀多个孔，所述多个孔的下端与所述硅衬底的上表面均齐平；
S401：从所述多个孔的内壁向孔心均依次周向沉积ONO层；
S402：从所述多个孔的孔心处均淀积多晶硅填满所述多个孔；
S403：对填充后的所述多个孔的孔口处均进行平坦化处理；
S5：对所述隔离层和所述栅介质层进行刻蚀，形成台阶和隔离槽；以及
S6：在所述台阶上设置栅电极。
2.根据权利要求1所述的蛋糕结构的3D NOR型存储器的形成方法，其特征在于，所述步骤S1进一步包括：
注入硼元素进行掺杂，达到1e19cm-3。
3.根据权利要求1所述的蛋糕结构的3D NOR型存储器的形成方法，其特征在于，所述步骤S2进一步包括：
所述隔离层为二氧化硅隔离层，其中，所述二氧化硅隔离层的厚度为所述栅介质层厚度的两倍。
4.根据权利要求1所述的蛋糕结构的3D NOR型存储器的形成方法，其特征在于，所述步骤S401进一步包括：
所述ONO层从外到内依次为二氧化硅层、氮化硅层和二氧化硅层。
5.根据权利要求1或2所述的蛋糕结构的3D NOR型存储器的形成方法，其特征在于，所述步骤S5进一步包括：
根据所述隔离层的厚度和所述栅介质层的厚度设置所述台阶的数量和深度。
6.一种蛋糕结构的3D NOR型存储器，其特征在于，所述存储器是通过权利要求1-5任一所述的形成方法制备的。
CN201610005522.XA 2016-01-05 2016-01-05 一种蛋糕结构的3d nor型存储器及其形成方法 Active CN105575972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610005522.XA CN105575972B (zh) 2016-01-05 2016-01-05 一种蛋糕结构的3d nor型存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610005522.XA CN105575972B (zh) 2016-01-05 2016-01-05 一种蛋糕结构的3d nor型存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN105575972A CN105575972A (zh) 2016-05-11
CN105575972B true CN105575972B (zh) 2018-12-07

Family

ID=55885924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610005522.XA Active CN105575972B (zh) 2016-01-05 2016-01-05 一种蛋糕结构的3d nor型存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN105575972B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610615A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 三维nor型阵列的存储器装置
KR20120085468A (ko) * 2011-01-24 2012-08-01 김진선 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
CN103038882A (zh) * 2010-06-28 2013-04-10 美光科技公司 三维存储器及形成所述三维存储器的方法
CN104124252A (zh) * 2014-07-03 2014-10-29 清华大学 Cake3d nand存储器及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038882A (zh) * 2010-06-28 2013-04-10 美光科技公司 三维存储器及形成所述三维存储器的方法
CN102610615A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 三维nor型阵列的存储器装置
KR20120085468A (ko) * 2011-01-24 2012-08-01 김진선 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
CN104124252A (zh) * 2014-07-03 2014-10-29 清华大学 Cake3d nand存储器及其形成方法

Also Published As

Publication number Publication date
CN105575972A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN107564915B (zh) 一种3d nand存储器件及其制造方法
US10991721B2 (en) Three-dimensional memory device including liner free molybdenum word lines and methods of making the same
US9502429B2 (en) Set of stepped surfaces formation for a multilevel interconnect structure
US11631691B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
CN107680972B (zh) 一种3d nand存储器件及其制造方法
CN107818984B (zh) 一种3d nand存储器件及其制造方法
TWI451561B (zh) 包括經改進電極之電子裝置
CN103904035B (zh) Tcat结构及其形成方法
CN102683291B (zh) 制造3d非易失性存储器件的方法
CN109326602A (zh) 三维半导体存储器件及其制造方法
US20150340377A1 (en) Vertical memory devices with vertical isolation structures and methods of fabricating the same
CN109087916B (zh) 形成三维存储器的方法
CN104241249A (zh) 硅通孔互连结构及其制作方法
CN103426824A (zh) 制造非易失性存储器件的方法
CN110121777A (zh) 存储器装置的阶梯结构
CN108649033A (zh) 半导体器件及其制造方法
CN108766971A (zh) 三维存储器及其制造方法
CN103620789A (zh) 3d垂直nand以及通过前侧工艺和后侧工艺制造其的方法
CN109755252A (zh) 一种存储器件及其制造方法
WO2020068186A1 (en) Three-dimensional flat nand memory device including wavy word lines and method of making the same
US11177280B1 (en) Three-dimensional memory device including wrap around word lines and methods of forming the same
CN108962912A (zh) 一种三维半导体存储器及其制备方法
CN109904166B (zh) 三维存储器及形成三维存储器的方法
CN108550579B (zh) 三维存储器及其制造方法
CN105575972B (zh) 一种蛋糕结构的3d nor型存储器及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 100084-82 box 100084, Beijing, Haidian District

Patentee after: TSINGHUA University

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100084-82 box 100084, Beijing, Haidian District

Patentee before: TSINGHUA University

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP01 Change in the name or title of a patent holder