CN105575960A - 用于芯片上静电放电保护方案的方法及电路 - Google Patents
用于芯片上静电放电保护方案的方法及电路 Download PDFInfo
- Publication number
- CN105575960A CN105575960A CN201510744778.8A CN201510744778A CN105575960A CN 105575960 A CN105575960 A CN 105575960A CN 201510744778 A CN201510744778 A CN 201510744778A CN 105575960 A CN105575960 A CN 105575960A
- Authority
- CN
- China
- Prior art keywords
- clamper
- esd
- diode
- pin
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101150016601 INP2 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请案涉及一种用于芯片上静电放电保护方案的方法及电路。一种设备包含集成电路(100)、多个双向引脚(114到116)及静电放电ESD箝位器(222)。所述集成电路经配置以提供接地电位(224)。所述多个双向引脚(114到116)经配置以为所述集成电路(100)提供差分输入信号。所述静电放电ESD箝位器(222)耦合在所述接地电位(224)与所述多个双向引脚(114到116)之间。
Description
技术领域
本发明大体来说是针对一种静电放电保护方案。
背景技术
栅极驱动器集成电路(IC)接收控制信号并驱动功率金属氧化物半导体场效应晶体管(MOSFET)。传统栅极驱动器IC通常支持输入引脚的广泛正操作电压范围(即，-0.3v到40v)。在许多应用中，由于控制接地与功率接地之间的电压差，因此将系统级箝位/保护装置用于输入引脚以解决负操作方向上的可靠性问题。
新一代栅极驱动器IC并入输入引脚的双向操作范围(即，-7v到40v)的能力以消除系统级箝位装置。整个系统成本因较少装置、较低功率损耗及较小板面积而降低。然而，提供有效芯片上静电放电(ESD)保护对具有有限裸片面积的多个双向输入引脚具有挑战性。所述输入引脚还可具有高达每纳秒+/-5V的信号瞬态及低泄漏要求。
将期望在快速转换速率(skewrate)条件下为具有有限裸片面积、双向操作及低泄漏要求的低成本栅极驱动器IC提供特定有效ESD保护拓扑。
发明内容
本发明提供一种用于低成本栅极驱动器集成电路的芯片上静电放电保护方案的方法及电路。
在第一实例实施例中，设备包含集成电路、多个双向引脚及静电放电(ESD)箝位器。所述集成电路提供接地电位。所述多个双向引脚为所述集成电路提供差分输入信号。所述ESD箝位器耦合在所述接地电位与所述多个双向引脚之间。
在第二实例实施例中，制造集成电路的方法包含：提供支撑层。所述方法还包含：在所述支撑层上方形成多个双向引脚。所述多个双向引脚为所述集成电路提供差分输入信号。所述方法还包含：在所述支撑层上方形成ESD箝位器。所述ESD箝位器耦合在所述接地电位与所述多个双向引脚之间。
附图说明
图1展示根据本发明的实施例的栅极驱动器；
图2展示根据本发明的实施例的布置；及
图3展示根据本发明的实施例的制造栅极驱动器电路的工艺。
具体实施方式
下文所论述的图1到3及在本专利文件中用于描述本发明的原理的各种实施例仅以说明方式进行且决不应以任何方式解释为限制本发明的范围。所属领域的技术人员将理解本发明的原理可实施于任一电力系统中。
栅极驱动器为功率放大器，其接受来自控制器IC的低功率输入并为高功率晶体管(例如但不限于，绝缘栅极双极晶体管(IGBT)或功率金属氧化物半导体场效应晶体管(MOSFET))的栅极产生高电流驱动输入。栅极驱动器可经提供在芯片上或经提供为离散模块。栅极驱动器可包含电平移位器结合放大器。MOSFET的隔离栅极电极形成电容器(栅极电容器)，所述电容器在每当MOSFET接通或关断时必须经充电或放电。当晶体管需要特定栅极电压以便接通时，栅极电容器必须至少经充电到将晶体管接通所需要的栅极电压。类似地，为将晶体管关断，此电荷必须被耗散，即栅极电容器必须被放电。
当晶体管被接通或关断时，其不会立即从不导电状态切换到导电状态；且可能暂时地不仅支持高电压而且传导高电流。因此，当将栅极电流施加到晶体管以致使其切换时，产生一定量的热，所述热在一些情形中可足以毁坏晶体管。因此，期望使切换时间尽可能地短，以便使切换损失最小化。典型切换时间在数纳秒范围中。晶体管的切换时间与用于为栅极充电的电流量成反比。因此，切换电流通常需要在数百毫安范围中，或甚至在数安培范围中。针对大约10到15V的典型栅极电压，可需要数瓦特功率以驱动切换。当以高频率切换大电流(例如，在大电动机的DC到DC转换器中)时，有时并联提供多个晶体管，以便提供足够高切换电流及切换功率。
用于晶体管的切换信号通常由提供通常限于数毫安电流的输出信号的逻辑电路或微控制器产生。因此，由此信号直接驱动的晶体管将非常缓慢地切换，伴随对应高功率损失。在切换期间，晶体管的栅极电容器可非常快速地汲取电流使得其导致逻辑电路或微控制器中的电流过汲取，从而造成导致芯片的永久损坏或甚至彻底损毁的过热。为防止上述情形发生，可在微控制器输出信号与功率晶体管之间提供栅极驱动器。
图1展示根据本发明的实施例的栅极驱动器100。图1中所展示的栅极驱动器100的实施例仅用于图解说明。可在不背离本发明的范围的情况下使用栅极驱动器100的其它实施例。
如图1中所展示，栅极驱动器100可为低成本栅极驱动器集成电路。在实例实施例中，栅极驱动器100包含引脚102到116。引脚中的一或多者可为双向引脚。举例来说，在一个实施例中，引脚110到116为双向引脚。本发明的一或多个实施例认识到并考虑了栅极驱动器具有高正引脚操作电压、具有双向操作的多个输入引脚、有限裸片大小、高达每纳秒5V信号瞬态及低泄漏要求。引脚102可为栅极驱动器100的接地。引脚102可由GND标示。引脚104可为栅极驱动器100的偏置输入电压。引脚104可由VDD标示。
在实例实施例中，栅极驱动器IC100可为能够有效驱动MOSFET及IGBT电源开关的单通道高速栅极驱动器。栅极驱动器IC100还可包含分离输出配置，其中栅极驱动电流是经由OUTH引脚106获得且经由OUTL引脚108吸入。此引脚布置允许用户将独立的接通及关断电阻器分别应用到OUTH引脚及OUTL引脚且容易地控制切换转换速率。
引脚106可为高电平输出电压而引脚108可为栅极驱动器100的低电平输出电压。引脚106可由OUTH表示且连接到MOSFET的栅极。引脚108可由OUTL表示且连接到MOSFET的栅极。引脚106及108可连接到单个MOSFET的同一栅极或单独地连接到单独MOSFET的栅极。
栅极驱动器100可接收形成差分输入信号的相应极性信号INN及INP，其中INP为非反相输入(或正输入“+”)且INN为反相输入(或负输入“-”)。引脚110为用于内部比较器的正输入INP的双向引脚。引脚110到112可连接到MOSFET的源极。引脚112为第二MOSFET的第二正输入引脚INP2。引脚114为用于内部比较器的负输入INN的双向引脚。引脚116为用于第二MOSFET的第二负输入引脚INN2。引脚114到116可连接到MOSFET的漏极。
图2展示根据本发明的实施例的布置200。图2中所展示的布置200的实施例仅用于图解说明。在不背离本发明的范围的情况下可使用布置200的其它实施例。
如图2中所展示，布置200可为ESD保护方案。在实例实施例中，布置200包含如图1中所展示与栅极驱动器100耦合的引脚110到116、二极管202到218、负箝位器220、正箝位器222、接地224、电阻器226及偏置输入电压228。
在布置200中，每一引脚110到116经由并联二极管、负箝位器220及正箝位器222连接到接地224。举例来说，引脚114经由第一路径上的二极管208与负箝位器220以及第二路径上的二极管210与正箝位器222连接到接地224。同样地，引脚116经由第一路径上的二极管206与负箝位器220以及第二路径上的二极管212与正箝位器222连接到接地224。另外，引脚110经由第一路径上的二极管204与负箝位器220以及第二路径上的二极管214与正箝位器222连接到接地224。此外，引脚112经由第一路径上的二极管202与负箝位器220以及第二路径上的二极管216与正箝位器222连接到接地224。每一引脚的第一路径与第二路径可并联。
在本发明的实施例中，负箝位器220及正箝位器222可为电压箝位器的类型，其确保可使来自ESD事件的突然电压浪涌安全放电使得不对集成电路的内部有源装置造成任何损坏。在一个实例中，负箝位器220或正箝位器222可为提供静态或稳态电流及电压响应的静态箝位器。只要电压超过固定电压电平，电压箝位器即可能够传导电流。在不同实例中，负箝位器220或正箝位器222可为二极管、MOSFET、基于硅控制整流器(SCR)的箝位器或这些中的两者或两者以上的组合。
在另一实例中，负箝位器220或正箝位器222可为瞬态箝位器。负箝位器220或正箝位器222可利用伴随ESD事件的电压或电流的快速改变。在电压的快速改变期间，元件被非常快速地接通且缓慢地关断。
本发明的不同实施例提供分离的高电压正箝位器及低电压负箝位器使得多个IO引脚可共享一个大正箝位器且从正方向的低ESD箝位器电压获益。还使总电压箝位器布局区域减少。多个高电压IO引脚上的低ESD箝位电压可防止寄生组件(即，寄生NPN、寄生SCR)在ESD状况期间接通。分离的正及负ESD单元允许向连接在阻塞二极管与高电压ESD单元之间的共用浮动网施加偏压。在向浮动网施加偏压之后，连接到正ESD单元的二极管在正常操作期间反向偏置。IO引脚上的ESD单元可达成快速信号瞬态抗干扰性。
图3为根据本发明的实施例的制造栅极驱动器电路的工艺300。所述工艺是关于如图1中所展示的栅极驱动器100加以描述。图3中所展示的工艺300的实施例仅用于图解说明。在不背离本发明的范围的情况下可使用工艺300的其它实施例。
在步骤302处，提供支撑层。所述支撑层可为印刷电路板，或某一其它类型的非导电或半导电层。在步骤304处，在所述支撑层上方形成多个双向引脚。所述多个双向引脚为栅极驱动器电路提供差分输入信号。
在步骤306处，在所述支撑层上方形成静电放电(ESD)箝位器。所述ESD箝位器耦合在接地电位与多个双向引脚之间。在步骤308处，形成耦合在ESD箝位器与接地电位之间的第二ESD箝位器。ESD箝位器及第二ESD箝位器可并联布置。在实施例中，ESD箝位器中的一者为正箝位器且一者为负箝位器。
在步骤310处，形成耦合在每一双向引脚与ESD箝位器之间的第一多个二极管。在实例中，多个二极管中的每一二极管的阴极耦合到多个双向引脚且每一二极管的阳极耦合到ESD箝位器。在步骤312处，形成耦合在每一双向引脚与第二ESD箝位器之间的第二多个二极管。在实例中，多个二极管中的每一二极管的阳极耦合到多个双向引脚且每一二极管的阴极耦合到第二ESD箝位器。
在步骤314处，形成耦合在第二多个二极管与第二ESD箝位器之间的栅极驱动器电路的偏置输入电压引脚。
尽管图3图解说明制造栅极驱动器电路的方法300的一个实例，但可对图3做出各种改变。举例来说，虽然展示为一系列步骤，但图3中的各种步骤可重叠、并行发生、以不同次序发生，或发生任何次数。另外，虽然已关于栅极驱动器100描述方法300，但方法300也可与任何其它适合装置一起使用。
陈述贯穿本专利文件使用的某些词语及短语的定义可为有利的。术语“包含”及“包括”以及其派生词意指包括而不限于。术语“或”为包含性的，意指及/或。短语“与相关联”以及其派生词可意指包含、包含在...内、与...互连、含有、含在...内、连接到...或与...连接、耦合到...或与...耦合、可与...通信、与...协作、与...交错、与...并置、接近于...、粘合到...或与...粘合、具有...、具有...的性质、与...具有关系等等。短语“中的至少一者”当与一系列物品一起使用时意指可使用所列物品中的一或多者的不同组合，且可仅需要列表中的一个物品。举例来说，“A、B及C中的至少一者”包含以下组合中的任一者：A、B、C、A及B、A及C、B及C以及A与B与C。
虽然本发明已描述某些实施例及大体相关联方法，但所属领域的技术人员将明了这些实施例及方法的更改及排列。因此，实例实施例的以上说明并不界定或约束本发明在不背离以上权利要求书所界定的本发明精神及范围的情况下，也可能有其它改变、替代及更改。
Claims (20)
1.一种设备，其包括：
集成电路，其经配置以提供接地电位；
多个双向引脚，其经配置以为所述集成电路提供差分输入信号；及
静电放电ESD箝位器，其耦合在所述接地电位与所述多个双向引脚中的每一者之间。
2.根据权利要求1所述的设备，其中所述ESD箝位器包括负箝位器。
3.根据权利要求1所述的设备，其中所述ESD箝位器包括正箝位器。
4.根据权利要求1所述的设备，其进一步包括耦合在所述ESD箝位器与所述接地电位之间的第二ESD箝位器。
5.根据权利要求4所述的设备，其中所述ESD箝位器及所述第二ESD箝位器并联布置。
6.根据权利要求1所述的设备，其进一步包括：
多个二极管，其中所述多个二极管中的二极管耦合在每一双向引脚与所述ESD箝位器之间。
7.根据权利要求6所述的设备，其中所述多个二极管中的每一二极管的阴极耦合到所述每一双向引脚。
8.根据权利要求6所述的设备，其中所述多个二极管中的每一二极管的阳极耦合到所述每一双向引脚。
9.根据权利要求1所述的设备，其中：
所述集成电路包括开关，且
所述ESD箝位器经配置以在从所述多个双向引脚到所述接地电位发生的ESD事件期间控制所述开关。
10.根据权利要求1所述的设备，其进一步包括：
所述集成电路的偏置输入电压引脚，其耦合在所述多个二极管与所述ESD箝位器之间。
11.一种制造集成电路的方法，所述方法包括：
提供支撑层；
在所述支撑层上方形成多个双向引脚，所述多个双向引脚为集成电路提供差分输入信号；及
在所述支撑层上方形成静电放电ESD箝位器，所述ESD箝位器耦合在接地电位与所述多个双向引脚中的每一者之间。
12.根据权利要求11所述的方法，其中所述ESD箝位器包括负箝位器。
13.根据权利要求11所述的方法，其中所述ESD箝位器包括正箝位器。
14.根据权利要求11所述的方法，其进一步包括：
形成耦合在所述ESD箝位器与所述接地电位之间的第二ESD箝位器。
15.根据权利要求14所述的方法，其中所述ESD箝位器及所述第二ESD箝位器并联布置。
16.根据权利要求11所述的方法，其进一步包括：
形成多个二极管，其中所述多个二极管中的二极管耦合在每一双向引脚与所述ESD箝位器之间。
17.根据权利要求16所述的方法，其中所述多个二极管中的每一二极管的阴极耦合到所述每一双向引脚。
18.根据权利要求16所述的方法，其中所述多个二极管中的每一二极管的阳极耦合到所述每一双向引脚。
19.根据权利要求11所述的方法，其中：
所述集成电路包括开关，且
所述ESD箝位器经配置以在从所述多个双向引脚到所述接地电位发生的ESD事件期间控制所述开关。
20.根据权利要求11所述的方法，其进一步包括：
形成所述集成电路的耦合在所述多个二极管与所述ESD箝位器之间的偏置输入电压引脚。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/533,432 | 2014-11-05 | ||
| US14/533,432 US10529702B2 (en) | 2014-11-05 | 2014-11-05 | Method and circuitry for on-chip electro-static discharge protection scheme for low cost gate driver integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575960A true CN105575960A (zh) | 2016-05-11 |
| CN105575960B CN105575960B (zh) | 2021-01-08 |
Family
ID=55853526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510744778.8A Active CN105575960B (zh) | 2014-11-05 | 2015-11-05 | 用于芯片上静电放电保护方案的方法及电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10529702B2 (zh) |
| CN (1) | CN105575960B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473426A (zh) * | 2019-01-17 | 2019-03-15 | 上海艾为电子技术股份有限公司 | 静电放电电路及电子设备 |
| CN111295753A (zh) * | 2017-12-26 | 2020-06-16 | 德州仪器公司 | 减少静电放电电路中的噪声影响 |
| CN116187222A (zh) * | 2022-12-09 | 2023-05-30 | 海光集成电路设计(北京)有限公司 | 一种芯片设计方法、装置及相关设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10529702B2 (en) * | 2014-11-05 | 2020-01-07 | Texas Instruments Incorporated | Method and circuitry for on-chip electro-static discharge protection scheme for low cost gate driver integrated circuit |
| DE102018206896A1 (de) * | 2018-05-04 | 2019-11-07 | Robert Bosch Gmbh | Schutzschaltung gegen elektrostatische Entladungen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110163352A1 (en) * | 2010-01-04 | 2011-07-07 | California Micro Devices | Monolithic multi-channel esd protection device |
| US20130003242A1 (en) * | 2010-07-15 | 2013-01-03 | Kun-Hsien Lin | Transient voltage suppressor for multiple pin assignments |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580591B2 (en) * | 2000-12-21 | 2003-06-17 | Intersil Americas, Inc. | Switched electrostatic discharge ring for integrated circuits with multiple power inputs |
| US6894881B1 (en) * | 2002-02-19 | 2005-05-17 | National Semiconductor Corp | ESD protection methods and devices using additional terminal in the diode structures |
| EP1568080A1 (en) * | 2002-11-25 | 2005-08-31 | Koninklijke Philips Electronics N.V. | Method and circuit arrangement for esd protection of a connection terminal |
| US7164565B2 (en) * | 2002-11-29 | 2007-01-16 | Sigmatel, Inc. | ESD protection circuit |
| US7593202B2 (en) * | 2005-11-01 | 2009-09-22 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit |
| US8111470B2 (en) * | 2006-06-13 | 2012-02-07 | Panasonic Corporation | Composite lens and method for manufacturing the same |
| CN101689545B (zh) * | 2007-06-21 | 2012-07-04 | Nxp股份有限公司 | Esd保护电路 |
| GB2451439A (en) * | 2007-07-30 | 2009-02-04 | Toumaz Technology Ltd | Electrostatic discharge prevention circuit |
| US8278684B1 (en) * | 2007-12-12 | 2012-10-02 | Cypress Semiconductor Corporation | Voltage protection device |
| CN101667727B (zh) * | 2008-09-05 | 2012-11-21 | 群康科技(深圳)有限公司 | 接口静电保护电路 |
| US7812367B2 (en) * | 2008-10-15 | 2010-10-12 | Semiconductor Components Industries, Llc | Two terminal low capacitance multi-channel ESD device |
| US8089095B2 (en) * | 2008-10-15 | 2012-01-03 | Semiconductor Components Industries, Llc | Two terminal multi-channel ESD device and method therefor |
| US8630071B2 (en) * | 2009-03-24 | 2014-01-14 | Broadcom Corporation | ESD protection scheme for designs with positive, negative, and ground rails |
| US8060019B2 (en) * | 2009-10-15 | 2011-11-15 | Texas Instruments Incorporated | Asymmetric ESD protection for FM transmitter |
| JP2011119356A (ja) * | 2009-12-01 | 2011-06-16 | Sanyo Electric Co Ltd | 半導体装置 |
| US8913357B2 (en) * | 2012-06-01 | 2014-12-16 | Globalfoundries Singapore Pte. Ltd. | ESD protection circuit |
| US9172242B2 (en) * | 2012-11-02 | 2015-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrostatic discharge protection for three dimensional integrated circuit |
| US9130008B2 (en) * | 2013-01-31 | 2015-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Robust ESD protection with silicon-controlled rectifier |
| US9601920B2 (en) * | 2014-07-10 | 2017-03-21 | Infineon Technologies Ag | Transient voltage protection circuits and devices |
| US10529702B2 (en) * | 2014-11-05 | 2020-01-07 | Texas Instruments Incorporated | Method and circuitry for on-chip electro-static discharge protection scheme for low cost gate driver integrated circuit |
-
2014
- 2014-11-05 US US14/533,432 patent/US10529702B2/en active Active
-
2015
- 2015-11-05 CN CN201510744778.8A patent/CN105575960B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110163352A1 (en) * | 2010-01-04 | 2011-07-07 | California Micro Devices | Monolithic multi-channel esd protection device |
| US20130003242A1 (en) * | 2010-07-15 | 2013-01-03 | Kun-Hsien Lin | Transient voltage suppressor for multiple pin assignments |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111295753A (zh) * | 2017-12-26 | 2020-06-16 | 德州仪器公司 | 减少静电放电电路中的噪声影响 |
| CN109473426A (zh) * | 2019-01-17 | 2019-03-15 | 上海艾为电子技术股份有限公司 | 静电放电电路及电子设备 |
| CN109473426B (zh) * | 2019-01-17 | 2020-11-10 | 上海艾为电子技术股份有限公司 | 静电放电电路及电子设备 |
| CN116187222A (zh) * | 2022-12-09 | 2023-05-30 | 海光集成电路设计(北京)有限公司 | 一种芯片设计方法、装置及相关设备 |
| CN116187222B (zh) * | 2022-12-09 | 2024-02-02 | 海光集成电路设计(北京)有限公司 | 一种芯片设计方法、装置及相关设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575960B (zh) | 2021-01-08 |
| US10529702B2 (en) | 2020-01-07 |
| US20160126233A1 (en) | 2016-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4727584B2 (ja) | 静電気放電に対する保護回路及びその動作方法 | |
| CN104051453B (zh) | 有源esd保护电路 | |
| CN101506976B (zh) | 性能改善的n沟道esd箝位电路 | |
| KR100852575B1 (ko) | 고전압 허용 파워-레일 정전기 방전(ｅｓｄ) 클램프 회로 | |
| CN103430448B (zh) | 电荷泵静电放电保护 | |
| US7529070B2 (en) | Power pin to power pin electro-static discharge (ESD) clamp | |
| CN105575960A (zh) | 用于芯片上静电放电保护方案的方法及电路 | |
| CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及系统 | |
| CN1829411B (zh) | 静电放电电路 | |
| CN101764397A (zh) | 静电放电保护电路 | |
| US9373612B1 (en) | Electrostatic discharge protection circuits and methods | |
| EP3340298A1 (en) | Electrostatic discharge (esd) protection for use with an internal floating esd rail | |
| KR20090056040A (ko) | 정전기 방전 회로 | |
| CN104867922B (zh) | 半导体集成电路装置以及使用该装置的电子设备 | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| CN105897246B (zh) | 用于高电压应用的电压电平移位器 | |
| CN102593805B (zh) | 防止电荷耦合的esd保护 | |
| CN114498596A (zh) | 静电保护电路、静电保护方法及集成电路 | |
| CN111525533A (zh) | 具有过冲及下冲电压保护及esd保护功能的驱动器电路 | |
| US20130201583A1 (en) | Electronic device and method for protecting against damage by electrostatic discharge | |
| CN116613158A (zh) | 静电放电保护电路及其操作方法 | |
| CN112838849A (zh) | 输出管脚的静电保护电路 | |
| KR20100052309A (ko) | 저전압 동작형 정전기 보호회로 | |
| JP2014063834A (ja) | 過電圧保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |